JPH0455961A - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPH0455961A JPH0455961A JP2166472A JP16647290A JPH0455961A JP H0455961 A JPH0455961 A JP H0455961A JP 2166472 A JP2166472 A JP 2166472A JP 16647290 A JP16647290 A JP 16647290A JP H0455961 A JPH0455961 A JP H0455961A
- Authority
- JP
- Japan
- Prior art keywords
- read
- program
- programmable rom
- storage area
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、プログラマブルROM (リードオンリメモ
リ)を有するマイクロコンピュータに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer having a programmable ROM (read only memory).
[従来の技術]
一般に、マイクロコンピュータはプログラム記憶用のR
OMを内蔵している。[Prior Art] Generally, microcomputers use R for program storage.
It has a built-in OM.
このROMがマスクROMである場合、マイクロコンピ
ュータを製造する工程においてプログラムが設定される
。このため、ソフトウェア技術者がプログラムを作成し
てからこのプログラムを設定したマスクROM内蔵のマ
イクロコンピュータが形成されるまでに多大の時間がか
かつてしまう。If this ROM is a mask ROM, the program is set in the process of manufacturing the microcomputer. For this reason, it takes a long time from the time a software engineer creates a program until the time when a microcomputer with a built-in mask ROM in which this program is set is manufactured.
また、使用数量が少ないマイクロコンピュータの場合、
各種類毎に異なるマスクを作成する必要があるため、手
数及びコストの面から問題が生じる。In addition, in the case of microcomputers that are used in small quantities,
Since it is necessary to create a different mask for each type, problems arise in terms of labor and cost.
このような問題を解決するため、マイクロコンピュータ
作成後にプログラムを電気的に書き込み可能なプログラ
マブルROMを内蔵するマイクロコンピュータが開発さ
れている。In order to solve these problems, microcomputers have been developed that include a programmable ROM into which programs can be electrically written after the microcomputer is created.
FROM (プログラマブルROM)には、これを構成
する素子構造の違いからEFROM (イレーザブルP
ROM) 、E2PROM (電気的イレーザブルFR
OM)及び不揮発性PROMがある。FROM (Programmable ROM) is different from EFROM (Erasable Programmable ROM) due to the difference in the element structure that constitutes it.
ROM), E2PROM (electrically erasable FR
OM) and non-volatile PROM.
EPROMにおいては、電気的に書き込んだデータは紫
外線を照射することにより一括して消去される。In EPROM, electrically written data is erased all at once by irradiation with ultraviolet light.
E2FROMにおいては、データを消去する方法の違い
により、1ビツト毎に書き換える1ビット書き換え型と
全データ又はブロック毎に消去するフラッシュ型とがあ
る。このフラッシュ型E2FROMは消去時間が短く、
1ビット書き換え型に比べ安価に製造できる利点かあり
E2FROMの主流になりつつある。E2FROMs are divided into two types, depending on the method of erasing data: a 1-bit rewritable type in which each bit is rewritten, and a flash type in which all data or blocks are erased. This flash type E2FROM has a short erasing time.
It has the advantage of being cheaper to manufacture than the 1-bit rewritable type, and is becoming the mainstream of E2FROM.
不揮発性FROMは、−度電気的に書き込んだデータを
消去できない構造となっており、ヒユーズ溶断型FRO
Mやダイオード破壊型FROMなどがある。Non-volatile FROM has a structure in which data written electrically cannot be erased, and fuse blowing type FROM
There are M and diode destruction type FROM.
第3図は、上述した如きプログラマブルROMを内蔵し
た従来のマイクロコンピュータの構成を概略的に示すブ
ロック図である。FIG. 3 is a block diagram schematically showing the configuration of a conventional microcomputer incorporating a programmable ROM as described above.
同図において、lOはマイクロコンピュータを示してお
り、このマイクロコンピュータ1θ内にはプログラマブ
ルROMII、プログラムカウンタI2、ALU (演
算器)13、レジスタ14、RAM (ランダムアクセ
スメモリ)15、周辺回路16、及び入出力ボート17
等が設けられている。In the figure, lO indicates a microcomputer, and this microcomputer 1θ includes a programmable ROM II, a program counter I2, an ALU (arithmetic unit) 13, a register 14, a RAM (random access memory) 15, a peripheral circuit 16, and Input/output boat 17
etc. are provided.
作成されたプログラムは、入出力ボート17を通じてプ
ログラマブルROMIIへ書き込まれる。プログラムが
正常に書き込まれているかどうかを確かめるため、プロ
グラマブルROMIIのデータを外部へ読み出す機能が
設けられている。この機能を読み出し機能と称する。The created program is written to the programmable ROM II through the input/output port 17. In order to check whether the program has been written correctly, a function is provided to read data from the programmable ROM II to the outside. This function is called a read function.
第4図は、マイクロコンピュータ10内におけるプログ
ラマブルROMIIへのプログラムの書き込み回路及び
読み出し回路部分を示している。FIG. 4 shows a circuit for writing and reading a program to the programmable ROM II in the microcomputer 10.
プログラムの書き込み動作は、外部からマイクロコンピ
ュータlOを書き込みモードに設定して開始する。この
書き込みモードにおいて、プログラムアドレスA。−A
7が入出力ポート17に印加されると、アドレスデコー
ダ18によってプログラマブルROMIIのメモリマト
リクスにおける1バイトのメモリセルが選択される。こ
の時、書き込み信号が外部からプログラマブルROMI
Iへ与えられると、入出力ポート17に入力されたプロ
グラムデータD。〜D7と同じデータDvo−Dv7が
上述の選択された1バイトのメモリセルに書き込まれる
。全てのアドレスについて、この手順でプログラムを書
き込むことにより書き込みが完了する。The program write operation is started by externally setting the microcomputer IO to write mode. In this write mode, program address A. -A
7 is applied to the input/output port 17, the address decoder 18 selects a 1-byte memory cell in the memory matrix of the programmable ROM II. At this time, the write signal is externally sent to the programmable ROMI.
When given to I, program data D is input to the input/output port 17. ~D7 and the same data Dvo-Dv7 are written into the above-mentioned selected 1-byte memory cell. Writing is completed by writing the program in this procedure for all addresses.
プログラムの読み出し動作は、マイクロコンピュータl
Oを読み出しモードに設定した状態で読み出しアドレス
A。−A。を入出力ポート17へ印加する。これにより
、メモリマトリクスの該当アドレスのプログラムデータ
D RO−D R?が出力され、入出力ポート17を介
して外部へ出力される。The program read operation is carried out by the microcomputer l.
Read address A with O set to read mode. -A. is applied to the input/output port 17. As a result, the program data at the corresponding address in the memory matrix D RO-D R? is output, and is output to the outside via the input/output port 17.
[発明が解決しようとする課題]
上述したごとき従来のマイクロコンピュータによると、
プログラマブルROM内のプログラムが読み出し機能を
用いることにより不正に読み出されてしまう恐れがある
。[Problem to be solved by the invention] According to the conventional microcomputer as described above,
There is a risk that the program in the programmable ROM may be read out illegally by using the read function.
従って本発明の目的は、プログラマブルROM内に書き
込まれているプログラムを不正に読み出すことのできな
いマイクロコンピュータを提供することにある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a microcomputer in which programs written in a programmable ROM cannot be read out illegally.
[課題を解決するための手段]
上述の目的を達成する本願の第1の発明の要旨は、プロ
グラムが書き込まれるプログラマブルROMと、プログ
ラマブルROM内のプログラムを読み出すための読み出
し回路と、プログラマブルROMの一部領域に割り当て
られた読み出し制御情報記憶領域と、読み出し制御情報
記憶領域の内容に応じて上述の読み出し回路の読み出し
動作を阻止する読み出し阻止回路とを備えたことにある
。[Means for Solving the Problems] The gist of the first invention of the present application which achieves the above-mentioned object is to provide a programmable ROM into which a program is written, a reading circuit for reading the program in the programmable ROM, and a part of the programmable ROM. The present invention includes a read control information storage area assigned to the subarea, and a read blocking circuit that blocks the read operation of the above-mentioned read circuit according to the contents of the read control information storage area.
本願の第2の発明の要旨は、プログラムが書き込まれる
プログラマブルROMと、プログラマブルROM内のプ
ログラムを読み出すための読み出し回路と、上述のプロ
グラマブルROMに隣接して配置されたプログラマブル
ROMの一部領域に割り当てられた読み出し制御情報記
憶領域と、読み出し制御情報記憶領域の内容に応じて上
述の読み出し回路の読み出し動作を阻止する読み出し阻
止回路とを備えたことにある。A second gist of the invention of the present application is a programmable ROM into which a program is written, a readout circuit for reading out the program in the programmable ROM, and an area allocated to a partial area of the programmable ROM arranged adjacent to the programmable ROM. The present invention is provided with a readout control information storage area, and a readout prevention circuit that blocks the readout operation of the readout circuit according to the contents of the readout control information storage area.
本願の第3の発明の要旨は、上述の一部領域にさらに、
当該マイクロコンピュータの機能を変更するための情報
を記憶する機能変更制御情報記憶領域が割り当てられて
いることにある。The gist of the third invention of the present application further includes the above-mentioned partial areas.
A function change control information storage area is allocated to store information for changing the function of the microcomputer.
[作用コ
プログラムの書き込まれるプログラマブルROMの一部
領域に割り当てられた読み出し制御情報記憶領域又はプ
ログラムの書き込まれるプログラマブルROMに隣接し
て配置されたプログラマブルROMの一部領域に割り当
てられた読み出し制御情報記憶領域に書き込まれた情報
により読み出し回路の読み出し動作を制御し、読み出し
動作を禁止する情報を書き込んだ後ではプログラムを読
み出せないようにする。[A read control information storage area allocated to a partial area of the programmable ROM where the action co-program is written or a read control information storage area allocated to a partial area of the programmable ROM located adjacent to the programmable ROM where the program is written. The read operation of the read circuit is controlled by the information written in the area, and the program cannot be read after writing the information that prohibits the read operation.
[実施例コ 以下本発明の実施例を詳細に説明する。[Example code] Examples of the present invention will be described in detail below.
第1図は本発明の一実施例の構成を概略的に示すブロッ
ク図である。FIG. 1 is a block diagram schematically showing the configuration of an embodiment of the present invention.
同図において、20はマイクロコンピュータを示してお
り、このマイクロコンピュータ20内にはプログラマブ
ルROM2にプログラムカウンタ22、ALU23、レ
ジスタ24、RAM25、周辺回路26、入出力ポート
27、アドレスデコーダ28、及びこれらを相互に接続
するバス29等が通常の接続形態で設けられている。In the figure, 20 indicates a microcomputer, and the microcomputer 20 includes a programmable ROM 2, a program counter 22, an ALU 23, a register 24, a RAM 25, a peripheral circuit 26, an input/output port 27, an address decoder 28, and a programmable ROM 2. Buses 29 and the like that connect to each other are provided in a normal connection form.
本実施例では、さらに、プログラマブルROM21から
読み出されるプログラムの読み出し回路中に読み出し阻
止回路30が設けられている。In this embodiment, a read blocking circuit 30 is further provided in a reading circuit for a program read from the programmable ROM 21.
なお、本実施例においては、プログラム記憶用のプログ
ラマブルROM21としてEPROM(イレーザブルF
ROM)が用いられており、このプログラマブルROM
21の一部領域(1バイト)には、マイクロコンピュー
タ20の機能の一部を制御するための機能変更制御情報
記憶領域21aとプログラムの外部への読み出しを制御
するための読み出し制御情報記憶領域21bとが形成さ
れている。In this embodiment, an EPROM (erasable memory) is used as the programmable ROM 21 for storing programs.
ROM) is used, and this programmable ROM
A partial area (1 byte) of 21 includes a function change control information storage area 21a for controlling some of the functions of the microcomputer 20 and a read control information storage area 21b for controlling reading of the program to the outside. is formed.
機能変更制御情報記憶領域21aは図示しない機能変更
部に接続されており、マイクロコンピュータ20の一部
機能を用途に合せて変更するための情報が格納されてい
る。例えば、入出力ポートを入力専用ポート又は出力専
用ポートに設定する機能、入力ポートへ取り付ける内部
抵抗をプルアップ抵抗にするかプルダウン抵抗にするか
を設定する機能、もしくは入力又は出力の信号レベルの
極性を変更する機能等である。もちろん、これ以外の機
能に変更するためのものであっても構わない。The function change control information storage area 21a is connected to a function change section (not shown), and stores information for changing some functions of the microcomputer 20 according to the intended use. For example, the function to set an input/output port as an input-only port or an output-only port, the function to set the internal resistor attached to an input port to be a pull-up resistor or a pull-down resistor, or the polarity of the input or output signal level. This is a function to change the Of course, the function may be changed to other functions.
読み出し制御情報記憶領域21bは読み出し阻止回路3
0に接続されており、この読み出し阻止回路30の制御
を行うための1ビツトの情報が書き込まれている。The read control information storage area 21b is the read block circuit 3
0, and 1-bit information for controlling the read blocking circuit 30 is written therein.
本実施例においては、第1図に示すように、プログラム
データが8ビツト、プログラムアドレスが(m+1)ビ
ットとなっている。しかしながら、本発明はこれ以外の
ビット数でも同様に実現できる。また、プログラムアド
レス選択を1ビツトでシリアルに行なってもよい。In this embodiment, as shown in FIG. 1, the program data is 8 bits and the program address is (m+1) bits. However, the present invention can be similarly implemented with other bit numbers. Alternatively, program address selection may be performed serially using one bit.
第2図は第1図の読み出し阻止回路30の構成例を表す
回路図である。FIG. 2 is a circuit diagram showing a configuration example of the read blocking circuit 30 shown in FIG. 1.
同図に示すように、読み出し阻止回路30はプログラマ
ブルROM2+から出力されるプログラムデータDRO
〜DR7がそれぞれ一方の入力端子へ印加され、他方の
入力端子へ読み出し制御情報記憶領域21bからの1ビ
ツトの情報が印加されるように構成された8つの2人カ
アンドゲート30a〜3Qhから構成されている。従っ
て、読み出し制御情報記憶領域21bからの1ビツトの
情報が「1」の場合にプログラムデータD RO−’−
D R7が通過可能となり、「0」の場合にプログラム
データD、。〜DR7の通過が阻止される。As shown in the figure, the read blocking circuit 30 stores program data DRO output from the programmable ROM2+.
~DR7 is applied to one input terminal, and 1-bit information from the read control information storage area 21b is applied to the other input terminal. has been done. Therefore, when the 1-bit information from the read control information storage area 21b is "1", the program data DRO-'-
If D R7 is enabled to pass and is "0", the program data D. - Passage of DR7 is blocked.
この読み出し阻止回路30の構成は第2図の例に限定さ
れるものではなく、読み出し制御情報記憶領域21bか
らの情報に応じてプログラムデータの通過を阻止できる
構成であればどのようなものでもよい。The configuration of this read blocking circuit 30 is not limited to the example shown in FIG. 2, and may be of any configuration as long as it can block passage of program data according to information from the read control information storage area 21b. .
次に本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
プログラムの書き込み動作は、外部からマイクロコンピ
ュータ20を書き込みモードに設定して開始する。この
書き込みモードにおいて、入出力ポート27に印加され
たプログラムアドレスA。〜A、は、バス29を介して
アドレスデコーダ28へ印加される。そしてこのアドレ
スデコーダ28により、プログラマブルROM21のメ
モリマトリクスにおける1バイトのメモリセルが選択さ
れる。この時、書き込み信号が外部からプログラマブル
ROM21へ与えられると、入出力ポート21に入力さ
れたプログラムデータD。−D7と同じデータD、。〜
D、7が上述の選択された1バイトのメモリセルに書き
込まれる。全てのアドレスについて、この手順でプログ
ラムを書き込むことにより書き込みが完了する。The program writing operation is started by setting the microcomputer 20 to a writing mode from the outside. In this write mode, the program address A applied to the input/output port 27. ~A, is applied to address decoder 28 via bus 29. The address decoder 28 selects one byte of memory cell in the memory matrix of the programmable ROM 21. At this time, when a write signal is applied to the programmable ROM 21 from the outside, program data D is input to the input/output port 21. -Data D, same as D7. ~
D,7 is written into the selected 1-byte memory cell mentioned above. Writing is completed by writing the program in this procedure for all addresses.
プログラムを照合するためにプログラマブルROM21
からプログラムを読み出す場合は次のように動作する。Programmable ROM21 to check the program
When reading a program from , it operates as follows.
まず、読み出し制御情報記憶領域21bの初期状態を「
1」としておく。この状態はプログラマブルROM2+
が紫外線の消去により初期化されている状態に対応する
。First, the initial state of the read control information storage area 21b is set to "
Set it to 1. This state is programmable ROM2+
This corresponds to a state in which the data has been initialized by erasure of ultraviolet rays.
この状態でマイクロコンピュータ20を読み出しモード
に設定し、読み出しアドレスA。−A、を入出力ポート
27へ印加すると、メモリマトリクスからは該当アドレ
スのプログラムデータD、。〜D、7が出力される。読
み出し制御情報記憶領域21bからの1ビツトの情報が
「1」であるため、読み出し阻止回路30はプログラム
データD !10−’−D l?を通過可能とする状態
にあり、従ってプログラムデータD 10〜D R7と
同じデータD+to’ 〜D117’ が入出力ポート
27を介して外部へ出力される。In this state, the microcomputer 20 is set to read mode and the read address A is set. -A, is applied to the input/output port 27, program data D, of the corresponding address is output from the memory matrix. ~D, 7 is output. Since the 1-bit information from the read control information storage area 21b is "1", the read blocking circuit 30 detects the program data D! 10-'-D l? Therefore, the same data D+to' to D117' as the program data D10 to DR7 are outputted to the outside via the input/output port 27.
このように、読み出し制御情報記憶領域21bの情報が
「1」の期間には、プログラマブルROM21に書き込
んだプログラムを外部へ読み出して照合することができ
る。In this way, during the period when the information in the read control information storage area 21b is "1", the program written in the programmable ROM 21 can be read out to the outside and checked.
この照合が終了した後、読み出し制御情報記憶領域21
bに情報「0」を書き込む。これにより、読み出し阻止
回路30はプログラムデータDio−D117の通過を
阻止する状態となる。その結果、マイクロコンピュータ
20の外部からアクセスしても、プログラマブルROR
21に記憶されているプログラムは入出力ポート27か
ら出力されない。After this verification is completed, the read control information storage area 21
Write information “0” to b. As a result, the read blocking circuit 30 enters a state of blocking the passage of the program data Dio-D117. As a result, even if accessed from outside the microcomputer 20, the programmable ROR
The program stored in 21 is not output from the input/output port 27.
読み出し制御情報記憶領域21bに「0」の情報を一度
書き込むと、以後プログラムの読み出しはできなくなる
。即ち、読み出し阻止回路30をプログラムデータ通過
可能状態にしようとして読み出し制御情報記憶領域21
bの情報を「1」に戻すためには、EFROMであるプ
ログラマブルROM21に紫外線を照射しなければなら
ない。しかしながら、プログラマブルROM2+に紫外
線を照射すると、記憶されているプログラム自体も全て
消去されてしまうため、結局、プログラムを読みaすこ
とができないこととなる。Once information of "0" is written in the read control information storage area 21b, the program cannot be read from now on. That is, in an attempt to put the read blocking circuit 30 into a state where program data can pass, the read control information storage area 21
In order to return the information b to "1", the programmable ROM 21, which is an EFROM, must be irradiated with ultraviolet light. However, when the programmable ROM 2+ is irradiated with ultraviolet rays, the stored programs themselves are all erased, so that the programs cannot be read after all.
本実施例ではプログラム記憶用のプログラマブルROR
21の一部領域(1バイト)に、機能変更制御情報記憶
領域21aと読み出し制御情報記憶領域21bとを形成
しているので、プログラマブルROM21のアドレスラ
インを共有できる。従って、プログラマブルROM21
のメモリ容量に対応したFROMライタを使用し、プロ
グラムの書き込みと同時に機能変更制御情報記憶領域2
1a及び読み出し制御情報記憶領域21bにも情報を書
き込むことができるため機能の変更及びプログラムの呼
び出し制御を容易に行える。In this embodiment, a programmable ROR for program storage is used.
Since the function change control information storage area 21a and the read control information storage area 21b are formed in a partial area (1 byte) of the programmable ROM 21, the address line of the programmable ROM 21 can be shared. Therefore, programmable ROM21
Function change control information storage area 2 is written at the same time as the program is written using a FROM writer corresponding to the memory capacity of
1a and the read control information storage area 21b, it is possible to easily change functions and control program calls.
なお、同一のマイクロコンピュータに内蔵されたプログ
ラム記憶用EFROMとは別個のEFROMに読み出し
制御情報記憶領域を設けてもよい。Note that the read control information storage area may be provided in an EFROM separate from the program storage EFROM built into the same microcomputer.
この場合、レイアウト設計時に両EFROMを隣接して
配置する。これにより、紫外線を照射した場合に記憶さ
れているプログラム自体も全て消去されてしまうため、
プログラムを読み出すことができない。In this case, both EFROMs are placed adjacent to each other during layout design. As a result, all stored programs will be erased when UV rays are irradiated.
Unable to read program.
以上の実施例ではプログラマブルROMとじてEPRO
Mを用いているが、フラッシュ型E2FROMを用いて
もよく、その場合の作用効果も同様である。即ち、読み
出し制御情報記憶領域21bの情報を変更してプログラ
ムを読み出すためには、ブロック単位の情報又は全情報
を消去する必要があり、このためプログラムも消去され
てプログラムを読み出すことが不可能となる。In the above embodiment, EPRO is used as a programmable ROM.
Although M is used, a flash type E2FROM may also be used, and the effects will be the same in that case. That is, in order to change the information in the read control information storage area 21b and read the program, it is necessary to erase the information in block units or all the information, so the program is also erased and it becomes impossible to read the program. Become.
プログラマブルROMとして不揮発性FROMを用いて
もよく、その場合の作用効果も同様である。即ち、書き
込んだプログラムを読み出し照合した後に読み出し制御
情報記憶領域21bの情報を変更すれば、以後はプログ
ラムを読み出すことが不可能となる。A nonvolatile FROM may be used as the programmable ROM, and the effects in that case are also the same. That is, if the information in the read control information storage area 21b is changed after reading and verifying the written program, it will no longer be possible to read the program.
[発明の効果コ
以上詳細に説明したように本発明によれば、プログラム
が書き込まれるプログラマブルROMと、プログラマブ
ルROM内のプログラムを読み出すための読み出し回路
と、このプログラマブルROMの一部領域に割り当てら
れた読み出し制御情報記憶領域又はプログラムの書き込
まれるプログラマブルROMに隣接して配置されたプロ
グラマブルROMの一部領域に割り当てられた読み出し
制御情報記憶領域と、読み出し制御情報記憶領域の内容
に応じて上述の読み6し回路の読み出し動作を阻止する
読み出し阻止回路とを備えているため、プログラムを読
み出し照合した後に読み出し制御情報記憶領域の情報を
変更することによりプログラムの不正読み出しを防止す
ることができる。[Effects of the Invention] As explained in detail above, according to the present invention, there is provided a programmable ROM into which a program is written, a readout circuit for reading out the program in the programmable ROM, and an area allocated to a part of the programmable ROM. A read control information storage area allocated to the read control information storage area or a partial area of the programmable ROM arranged adjacent to the programmable ROM in which the program is written, and the above-mentioned reading 6 according to the contents of the read control information storage area. Since the device is equipped with a read blocking circuit that blocks the read operation of the read circuit, unauthorized reading of the program can be prevented by changing the information in the read control information storage area after reading and verifying the program.
第1図は本発明の一実施例の構成を概略的に示すブロッ
ク図、第2図は第1図の読み出し阻止回路の構成例を表
す回路図、第3図は従来のマイクロコンピュータの構成
を概略的に示すブロック図、第4図は第3図のプログラ
マブルROMへのプログラムの書き込み回路及び読み出
し回路部分を示すブロック図である。
20・・・・・・マイクロコンピュータ、21・・・・
・・プログラマブルROM、21a・・・・・・機能変
更制御情報記憶領域、21b・・・・・・読み出し制御
情報記憶領域、22・・・・・・プログラムカウンタ、
23・・・・・・ALU、24・・・・・・レジスタ、
25・・・・・・RAM、26・・・・・・周辺回路、
27・・・・・・入出力ポート、28・・・・・・アド
レスデコーダ、29・・・・・・バス、30・・・・・
・読み出し阻止回路、30a〜30h・・・・・・アン
ドゲート。FIG. 1 is a block diagram schematically showing the configuration of an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of the configuration of the read blocking circuit shown in FIG. 1, and FIG. 3 is a block diagram showing the configuration of a conventional microcomputer. FIG. 4 is a block diagram schematically showing a circuit for writing a program into the programmable ROM of FIG. 3 and a circuit for reading the program. 20...Microcomputer, 21...
...Programmable ROM, 21a... Function change control information storage area, 21b... Read control information storage area, 22... Program counter,
23...ALU, 24...Register,
25...RAM, 26...peripheral circuit,
27...Input/output port, 28...Address decoder, 29...Bus, 30...
- Read blocking circuit, 30a to 30h...AND gate.
Claims (3)
と該プログラマブルROM内のプログラムを読み出すた
めの読み出し回路とを有するマイクロコンピュータであ
って、前記プログラマブルROMの一部領域に割り当て
られた読み出し制御情報記憶領域と、該読み出し制御情
報記憶領域の内容に応じて前記読み出し回路の読み出し
動作を阻止する読み出し阻止回路とを備えたことを特徴
とするマイクロコンピュータ。(1) Programmable ROM into which programs are written
and a readout circuit for reading out a program in the programmable ROM, the microcomputer having a readout control information storage area allocated to a partial area of the programmable ROM, and a readout control information storage area according to the contents of the readout control information storage area. and a read blocking circuit for blocking a read operation of the read circuit.
と該プログラマブルROM内のプログラムを読み出すた
めの読み出し回路とを有するマイクロコンピュータであ
って、前記プログラマブルROMに隣接して配置された
プログラマブルROMの一部領域に割り当てられた読み
出し制御情報記憶領域と、該読み出し制御情報記憶領域
の内容に応じて前記読み出し回路の読み出し動作を阻止
する読み出し阻止回路とを備えたことを特徴とするマイ
クロコンピュータ。(2) Programmable ROM into which programs are written
and a readout circuit for reading out a program in the programmable ROM, the readout control information storage area allocated to a partial area of the programmable ROM arranged adjacent to the programmable ROM; A microcomputer comprising: a read blocking circuit that blocks a read operation of the read circuit according to the contents of a read control information storage area.
タの機能を変更するための情報を記憶する機能変更制御
情報記憶領域が割り当てられていることを特徴とする請
求項1又は2に記載のマイクロコンピュータ。(3) The microcomputer according to claim 1 or 2, wherein a function change control information storage area for storing information for changing the function of the microcomputer is further allocated to the partial area. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166472A JPH0455961A (en) | 1990-06-25 | 1990-06-25 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166472A JPH0455961A (en) | 1990-06-25 | 1990-06-25 | Microcomputer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0455961A true JPH0455961A (en) | 1992-02-24 |
Family
ID=15832032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166472A Pending JPH0455961A (en) | 1990-06-25 | 1990-06-25 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0455961A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674899A (en) * | 1979-11-20 | 1981-06-20 | Mitsubishi Electric Corp | Memory information protecting circuit |
| JPS5928300A (en) * | 1982-08-09 | 1984-02-14 | Usac Electronics Ind Co Ltd | Semiconductor device |
| JPS6235958A (en) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | Microcomputer |
-
1990
- 1990-06-25 JP JP2166472A patent/JPH0455961A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674899A (en) * | 1979-11-20 | 1981-06-20 | Mitsubishi Electric Corp | Memory information protecting circuit |
| JPS5928300A (en) * | 1982-08-09 | 1984-02-14 | Usac Electronics Ind Co Ltd | Semiconductor device |
| JPS6235958A (en) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | Microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293610A (en) | Memory system having two-level security system for enhanced protection against unauthorized access | |
| US4430709A (en) | Apparatus for safeguarding data entered into a microprocessor | |
| US5826007A (en) | Memory data protection circuit | |
| US4821240A (en) | Semiconductor integrated circuit with nonvolatile memory | |
| US6339815B1 (en) | Microcontroller system having allocation circuitry to selectively allocate and/or hide portions of a program memory address space | |
| US5206938A (en) | Ic card with memory area protection based on address line restriction | |
| US6229731B1 (en) | Nonvolatile semiconductor memory device with security function and protect function | |
| US5345413A (en) | Default fuse condition for memory device after final test | |
| US5001332A (en) | Method and circuit for manipulation-proof devaluation of EEPROMS | |
| US5890191A (en) | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory | |
| JPH0812646B2 (en) | Semiconductor integrated circuit | |
| JPH11203204A (en) | Electrically erasable and rewritable non-volatile memory including read and/or write protectable area and electronic system incorporating the same | |
| JPH10228422A (en) | Data processing device | |
| US5553019A (en) | Write-once read-many memory using EEPROM cells | |
| US6874069B2 (en) | Microcontroller having an embedded non-volatile memory array with read protection for the array or portions thereof | |
| US6883075B2 (en) | Microcontroller having embedded non-volatile memory with read protection | |
| US5978915A (en) | Device for the protection of the access to memory words | |
| US5559989A (en) | Device for protecting memory areas of an electronic microprocessor | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| KR930004944B1 (en) | Memory system | |
| JP3073748B2 (en) | Erasable and rewritable ROM protection device | |
| US20040208058A1 (en) | Device and method for partial read-protection of a non-volatile storage | |
| JP2842442B2 (en) | Microcomputer, nonvolatile semiconductor memory device, and method for writing and erasing the same | |
| KR100341424B1 (en) | Microcomputer | |
| JPH0455961A (en) | Microcomputer |