JPH0455961A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0455961A JPH0455961A JP2166472A JP16647290A JPH0455961A JP H0455961 A JPH0455961 A JP H0455961A JP 2166472 A JP2166472 A JP 2166472A JP 16647290 A JP16647290 A JP 16647290A JP H0455961 A JPH0455961 A JP H0455961A
- Authority
- JP
- Japan
- Prior art keywords
- read
- program
- programmable rom
- storage area
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、プログラマブルＲＯＭ （リードオンリメモ
リ）を有するマイクロコンピュータに関する。
リ）を有するマイクロコンピュータに関する。
［従来の技術］
一般に、マイクロコンピュータはプログラム記憶用のＲ
ＯＭを内蔵している。
ＯＭを内蔵している。
このＲＯＭがマスクＲＯＭである場合、マイクロコンピ
ュータを製造する工程においてプログラムが設定される
。このため、ソフトウェア技術者がプログラムを作成し
てからこのプログラムを設定したマスクＲＯＭ内蔵のマ
イクロコンピュータが形成されるまでに多大の時間がか
かつてしまう。
ュータを製造する工程においてプログラムが設定される
。このため、ソフトウェア技術者がプログラムを作成し
てからこのプログラムを設定したマスクＲＯＭ内蔵のマ
イクロコンピュータが形成されるまでに多大の時間がか
かつてしまう。
また、使用数量が少ないマイクロコンピュータの場合、
各種類毎に異なるマスクを作成する必要があるため、手
数及びコストの面から問題が生じる。
各種類毎に異なるマスクを作成する必要があるため、手
数及びコストの面から問題が生じる。
このような問題を解決するため、マイクロコンピュータ
作成後にプログラムを電気的に書き込み可能なプログラ
マブルＲＯＭを内蔵するマイクロコンピュータが開発さ
れている。
作成後にプログラムを電気的に書き込み可能なプログラ
マブルＲＯＭを内蔵するマイクロコンピュータが開発さ
れている。
ＦＲＯＭ （プログラマブルＲＯＭ）には、これを構成
する素子構造の違いからＥＦＲＯＭ （イレーザブルＰ
ＲＯＭ） 、Ｅ２ＰＲＯＭ （電気的イレーザブルＦＲ
ＯＭ）及び不揮発性ＰＲＯＭがある。
する素子構造の違いからＥＦＲＯＭ （イレーザブルＰ
ＲＯＭ） 、Ｅ２ＰＲＯＭ （電気的イレーザブルＦＲ
ＯＭ）及び不揮発性ＰＲＯＭがある。
ＥＰＲＯＭにおいては、電気的に書き込んだデータは紫
外線を照射することにより一括して消去される。
外線を照射することにより一括して消去される。
Ｅ２ＦＲＯＭにおいては、データを消去する方法の違い
により、１ビツト毎に書き換える１ビット書き換え型と
全データ又はブロック毎に消去するフラッシュ型とがあ
る。このフラッシュ型Ｅ２ＦＲＯＭは消去時間が短く、
１ビット書き換え型に比べ安価に製造できる利点かあり
Ｅ２ＦＲＯＭの主流になりつつある。
により、１ビツト毎に書き換える１ビット書き換え型と
全データ又はブロック毎に消去するフラッシュ型とがあ
る。このフラッシュ型Ｅ２ＦＲＯＭは消去時間が短く、
１ビット書き換え型に比べ安価に製造できる利点かあり
Ｅ２ＦＲＯＭの主流になりつつある。
不揮発性ＦＲＯＭは、−度電気的に書き込んだデータを
消去できない構造となっており、ヒユーズ溶断型ＦＲＯ
Ｍやダイオード破壊型ＦＲＯＭなどがある。
消去できない構造となっており、ヒユーズ溶断型ＦＲＯ
Ｍやダイオード破壊型ＦＲＯＭなどがある。
第３図は、上述した如きプログラマブルＲＯＭを内蔵し
た従来のマイクロコンピュータの構成を概略的に示すブ
ロック図である。
た従来のマイクロコンピュータの構成を概略的に示すブ
ロック図である。
同図において、ｌＯはマイクロコンピュータを示してお
り、このマイクロコンピュータ１θ内にはプログラマブ
ルＲＯＭＩＩ、プログラムカウンタＩ２、ＡＬＵ （演
算器）１３、レジスタ１４、ＲＡＭ （ランダムアクセ
スメモリ）１５、周辺回路１６、及び入出力ボート１７
等が設けられている。
り、このマイクロコンピュータ１θ内にはプログラマブ
ルＲＯＭＩＩ、プログラムカウンタＩ２、ＡＬＵ （演
算器）１３、レジスタ１４、ＲＡＭ （ランダムアクセ
スメモリ）１５、周辺回路１６、及び入出力ボート１７
等が設けられている。
作成されたプログラムは、入出力ボート１７を通じてプ
ログラマブルＲＯＭＩＩへ書き込まれる。プログラムが
正常に書き込まれているかどうかを確かめるため、プロ
グラマブルＲＯＭＩＩのデータを外部へ読み出す機能が
設けられている。この機能を読み出し機能と称する。
ログラマブルＲＯＭＩＩへ書き込まれる。プログラムが
正常に書き込まれているかどうかを確かめるため、プロ
グラマブルＲＯＭＩＩのデータを外部へ読み出す機能が
設けられている。この機能を読み出し機能と称する。
第４図は、マイクロコンピュータ１０内におけるプログ
ラマブルＲＯＭＩＩへのプログラムの書き込み回路及び
読み出し回路部分を示している。
ラマブルＲＯＭＩＩへのプログラムの書き込み回路及び
読み出し回路部分を示している。
プログラムの書き込み動作は、外部からマイクロコンピ
ュータｌＯを書き込みモードに設定して開始する。この
書き込みモードにおいて、プログラムアドレスＡ。−Ａ
７が入出力ポート１７に印加されると、アドレスデコー
ダ１８によってプログラマブルＲＯＭＩＩのメモリマト
リクスにおける１バイトのメモリセルが選択される。こ
の時、書き込み信号が外部からプログラマブルＲＯＭＩ
Ｉへ与えられると、入出力ポート１７に入力されたプロ
グラムデータＤ。〜Ｄ７と同じデータＤｖｏ−Ｄｖ７が
上述の選択された１バイトのメモリセルに書き込まれる
。全てのアドレスについて、この手順でプログラムを書
き込むことにより書き込みが完了する。
ュータｌＯを書き込みモードに設定して開始する。この
書き込みモードにおいて、プログラムアドレスＡ。−Ａ
７が入出力ポート１７に印加されると、アドレスデコー
ダ１８によってプログラマブルＲＯＭＩＩのメモリマト
リクスにおける１バイトのメモリセルが選択される。こ
の時、書き込み信号が外部からプログラマブルＲＯＭＩ
Ｉへ与えられると、入出力ポート１７に入力されたプロ
グラムデータＤ。〜Ｄ７と同じデータＤｖｏ−Ｄｖ７が
上述の選択された１バイトのメモリセルに書き込まれる
。全てのアドレスについて、この手順でプログラムを書
き込むことにより書き込みが完了する。
プログラムの読み出し動作は、マイクロコンピュータｌ
Ｏを読み出しモードに設定した状態で読み出しアドレス
Ａ。−Ａ。を入出力ポート１７へ印加する。これにより
、メモリマトリクスの該当アドレスのプログラムデータ
Ｄ ＲＯ−Ｄ Ｒ？が出力され、入出力ポート１７を介
して外部へ出力される。
Ｏを読み出しモードに設定した状態で読み出しアドレス
Ａ。−Ａ。を入出力ポート１７へ印加する。これにより
、メモリマトリクスの該当アドレスのプログラムデータ
Ｄ ＲＯ−Ｄ Ｒ？が出力され、入出力ポート１７を介
して外部へ出力される。
［発明が解決しようとする課題］
上述したごとき従来のマイクロコンピュータによると、
プログラマブルＲＯＭ内のプログラムが読み出し機能を
用いることにより不正に読み出されてしまう恐れがある
。
プログラマブルＲＯＭ内のプログラムが読み出し機能を
用いることにより不正に読み出されてしまう恐れがある
。
従って本発明の目的は、プログラマブルＲＯＭ内に書き
込まれているプログラムを不正に読み出すことのできな
いマイクロコンピュータを提供することにある。
込まれているプログラムを不正に読み出すことのできな
いマイクロコンピュータを提供することにある。
［課題を解決するための手段］
上述の目的を達成する本願の第１の発明の要旨は、プロ
グラムが書き込まれるプログラマブルＲＯＭと、プログ
ラマブルＲＯＭ内のプログラムを読み出すための読み出
し回路と、プログラマブルＲＯＭの一部領域に割り当て
られた読み出し制御情報記憶領域と、読み出し制御情報
記憶領域の内容に応じて上述の読み出し回路の読み出し
動作を阻止する読み出し阻止回路とを備えたことにある
。
グラムが書き込まれるプログラマブルＲＯＭと、プログ
ラマブルＲＯＭ内のプログラムを読み出すための読み出
し回路と、プログラマブルＲＯＭの一部領域に割り当て
られた読み出し制御情報記憶領域と、読み出し制御情報
記憶領域の内容に応じて上述の読み出し回路の読み出し
動作を阻止する読み出し阻止回路とを備えたことにある
。
本願の第２の発明の要旨は、プログラムが書き込まれる
プログラマブルＲＯＭと、プログラマブルＲＯＭ内のプ
ログラムを読み出すための読み出し回路と、上述のプロ
グラマブルＲＯＭに隣接して配置されたプログラマブル
ＲＯＭの一部領域に割り当てられた読み出し制御情報記
憶領域と、読み出し制御情報記憶領域の内容に応じて上
述の読み出し回路の読み出し動作を阻止する読み出し阻
止回路とを備えたことにある。
プログラマブルＲＯＭと、プログラマブルＲＯＭ内のプ
ログラムを読み出すための読み出し回路と、上述のプロ
グラマブルＲＯＭに隣接して配置されたプログラマブル
ＲＯＭの一部領域に割り当てられた読み出し制御情報記
憶領域と、読み出し制御情報記憶領域の内容に応じて上
述の読み出し回路の読み出し動作を阻止する読み出し阻
止回路とを備えたことにある。
本願の第３の発明の要旨は、上述の一部領域にさらに、
当該マイクロコンピュータの機能を変更するための情報
を記憶する機能変更制御情報記憶領域が割り当てられて
いることにある。
当該マイクロコンピュータの機能を変更するための情報
を記憶する機能変更制御情報記憶領域が割り当てられて
いることにある。
［作用コ
プログラムの書き込まれるプログラマブルＲＯＭの一部
領域に割り当てられた読み出し制御情報記憶領域又はプ
ログラムの書き込まれるプログラマブルＲＯＭに隣接し
て配置されたプログラマブルＲＯＭの一部領域に割り当
てられた読み出し制御情報記憶領域に書き込まれた情報
により読み出し回路の読み出し動作を制御し、読み出し
動作を禁止する情報を書き込んだ後ではプログラムを読
み出せないようにする。
領域に割り当てられた読み出し制御情報記憶領域又はプ
ログラムの書き込まれるプログラマブルＲＯＭに隣接し
て配置されたプログラマブルＲＯＭの一部領域に割り当
てられた読み出し制御情報記憶領域に書き込まれた情報
により読み出し回路の読み出し動作を制御し、読み出し
動作を禁止する情報を書き込んだ後ではプログラムを読
み出せないようにする。
［実施例コ
以下本発明の実施例を詳細に説明する。
第１図は本発明の一実施例の構成を概略的に示すブロッ
ク図である。
ク図である。
同図において、２０はマイクロコンピュータを示してお
り、このマイクロコンピュータ２０内にはプログラマブ
ルＲＯＭ２にプログラムカウンタ２２、ＡＬＵ２３、レ
ジスタ２４、ＲＡＭ２５、周辺回路２６、入出力ポート
２７、アドレスデコーダ２８、及びこれらを相互に接続
するバス２９等が通常の接続形態で設けられている。
り、このマイクロコンピュータ２０内にはプログラマブ
ルＲＯＭ２にプログラムカウンタ２２、ＡＬＵ２３、レ
ジスタ２４、ＲＡＭ２５、周辺回路２６、入出力ポート
２７、アドレスデコーダ２８、及びこれらを相互に接続
するバス２９等が通常の接続形態で設けられている。
本実施例では、さらに、プログラマブルＲＯＭ２１から
読み出されるプログラムの読み出し回路中に読み出し阻
止回路３０が設けられている。
読み出されるプログラムの読み出し回路中に読み出し阻
止回路３０が設けられている。
なお、本実施例においては、プログラム記憶用のプログ
ラマブルＲＯＭ２１としてＥＰＲＯＭ（イレーザブルＦ
ＲＯＭ）が用いられており、このプログラマブルＲＯＭ
２１の一部領域（１バイト）には、マイクロコンピュー
タ２０の機能の一部を制御するための機能変更制御情報
記憶領域２１ａとプログラムの外部への読み出しを制御
するための読み出し制御情報記憶領域２１ｂとが形成さ
れている。
ラマブルＲＯＭ２１としてＥＰＲＯＭ（イレーザブルＦ
ＲＯＭ）が用いられており、このプログラマブルＲＯＭ
２１の一部領域（１バイト）には、マイクロコンピュー
タ２０の機能の一部を制御するための機能変更制御情報
記憶領域２１ａとプログラムの外部への読み出しを制御
するための読み出し制御情報記憶領域２１ｂとが形成さ
れている。
機能変更制御情報記憶領域２１ａは図示しない機能変更
部に接続されており、マイクロコンピュータ２０の一部
機能を用途に合せて変更するための情報が格納されてい
る。例えば、入出力ポートを入力専用ポート又は出力専
用ポートに設定する機能、入力ポートへ取り付ける内部
抵抗をプルアップ抵抗にするかプルダウン抵抗にするか
を設定する機能、もしくは入力又は出力の信号レベルの
極性を変更する機能等である。もちろん、これ以外の機
能に変更するためのものであっても構わない。
部に接続されており、マイクロコンピュータ２０の一部
機能を用途に合せて変更するための情報が格納されてい
る。例えば、入出力ポートを入力専用ポート又は出力専
用ポートに設定する機能、入力ポートへ取り付ける内部
抵抗をプルアップ抵抗にするかプルダウン抵抗にするか
を設定する機能、もしくは入力又は出力の信号レベルの
極性を変更する機能等である。もちろん、これ以外の機
能に変更するためのものであっても構わない。
読み出し制御情報記憶領域２１ｂは読み出し阻止回路３
０に接続されており、この読み出し阻止回路３０の制御
を行うための１ビツトの情報が書き込まれている。
０に接続されており、この読み出し阻止回路３０の制御
を行うための１ビツトの情報が書き込まれている。
本実施例においては、第１図に示すように、プログラム
データが８ビツト、プログラムアドレスが（ｍ＋１）ビ
ットとなっている。しかしながら、本発明はこれ以外の
ビット数でも同様に実現できる。また、プログラムアド
レス選択を１ビツトでシリアルに行なってもよい。
データが８ビツト、プログラムアドレスが（ｍ＋１）ビ
ットとなっている。しかしながら、本発明はこれ以外の
ビット数でも同様に実現できる。また、プログラムアド
レス選択を１ビツトでシリアルに行なってもよい。
第２図は第１図の読み出し阻止回路３０の構成例を表す
回路図である。
回路図である。
同図に示すように、読み出し阻止回路３０はプログラマ
ブルＲＯＭ２＋から出力されるプログラムデータＤＲＯ
〜ＤＲ７がそれぞれ一方の入力端子へ印加され、他方の
入力端子へ読み出し制御情報記憶領域２１ｂからの１ビ
ツトの情報が印加されるように構成された８つの２人カ
アンドゲート３０ａ〜３Ｑｈから構成されている。従っ
て、読み出し制御情報記憶領域２１ｂからの１ビツトの
情報が「１」の場合にプログラムデータＤ ＲＯ−’−
Ｄ Ｒ７が通過可能となり、「０」の場合にプログラム
データＤ、。〜ＤＲ７の通過が阻止される。
ブルＲＯＭ２＋から出力されるプログラムデータＤＲＯ
〜ＤＲ７がそれぞれ一方の入力端子へ印加され、他方の
入力端子へ読み出し制御情報記憶領域２１ｂからの１ビ
ツトの情報が印加されるように構成された８つの２人カ
アンドゲート３０ａ〜３Ｑｈから構成されている。従っ
て、読み出し制御情報記憶領域２１ｂからの１ビツトの
情報が「１」の場合にプログラムデータＤ ＲＯ−’−
Ｄ Ｒ７が通過可能となり、「０」の場合にプログラム
データＤ、。〜ＤＲ７の通過が阻止される。
この読み出し阻止回路３０の構成は第２図の例に限定さ
れるものではなく、読み出し制御情報記憶領域２１ｂか
らの情報に応じてプログラムデータの通過を阻止できる
構成であればどのようなものでもよい。
れるものではなく、読み出し制御情報記憶領域２１ｂか
らの情報に応じてプログラムデータの通過を阻止できる
構成であればどのようなものでもよい。
次に本実施例の動作を説明する。
プログラムの書き込み動作は、外部からマイクロコンピ
ュータ２０を書き込みモードに設定して開始する。この
書き込みモードにおいて、入出力ポート２７に印加され
たプログラムアドレスＡ。〜Ａ、は、バス２９を介して
アドレスデコーダ２８へ印加される。そしてこのアドレ
スデコーダ２８により、プログラマブルＲＯＭ２１のメ
モリマトリクスにおける１バイトのメモリセルが選択さ
れる。この時、書き込み信号が外部からプログラマブル
ＲＯＭ２１へ与えられると、入出力ポート２１に入力さ
れたプログラムデータＤ。−Ｄ７と同じデータＤ、。〜
Ｄ、７が上述の選択された１バイトのメモリセルに書き
込まれる。全てのアドレスについて、この手順でプログ
ラムを書き込むことにより書き込みが完了する。
ュータ２０を書き込みモードに設定して開始する。この
書き込みモードにおいて、入出力ポート２７に印加され
たプログラムアドレスＡ。〜Ａ、は、バス２９を介して
アドレスデコーダ２８へ印加される。そしてこのアドレ
スデコーダ２８により、プログラマブルＲＯＭ２１のメ
モリマトリクスにおける１バイトのメモリセルが選択さ
れる。この時、書き込み信号が外部からプログラマブル
ＲＯＭ２１へ与えられると、入出力ポート２１に入力さ
れたプログラムデータＤ。−Ｄ７と同じデータＤ、。〜
Ｄ、７が上述の選択された１バイトのメモリセルに書き
込まれる。全てのアドレスについて、この手順でプログ
ラムを書き込むことにより書き込みが完了する。
プログラムを照合するためにプログラマブルＲＯＭ２１
からプログラムを読み出す場合は次のように動作する。
からプログラムを読み出す場合は次のように動作する。
まず、読み出し制御情報記憶領域２１ｂの初期状態を「
１」としておく。この状態はプログラマブルＲＯＭ２＋
が紫外線の消去により初期化されている状態に対応する
。
１」としておく。この状態はプログラマブルＲＯＭ２＋
が紫外線の消去により初期化されている状態に対応する
。
この状態でマイクロコンピュータ２０を読み出しモード
に設定し、読み出しアドレスＡ。−Ａ、を入出力ポート
２７へ印加すると、メモリマトリクスからは該当アドレ
スのプログラムデータＤ、。〜Ｄ、７が出力される。読
み出し制御情報記憶領域２１ｂからの１ビツトの情報が
「１」であるため、読み出し阻止回路３０はプログラム
データＤ ！１０−’−Ｄ ｌ？を通過可能とする状態
にあり、従ってプログラムデータＤ １０〜Ｄ Ｒ７と
同じデータＤ＋ｔｏ’ 〜Ｄ１１７’ が入出力ポート
２７を介して外部へ出力される。
に設定し、読み出しアドレスＡ。−Ａ、を入出力ポート
２７へ印加すると、メモリマトリクスからは該当アドレ
スのプログラムデータＤ、。〜Ｄ、７が出力される。読
み出し制御情報記憶領域２１ｂからの１ビツトの情報が
「１」であるため、読み出し阻止回路３０はプログラム
データＤ ！１０−’−Ｄ ｌ？を通過可能とする状態
にあり、従ってプログラムデータＤ １０〜Ｄ Ｒ７と
同じデータＤ＋ｔｏ’ 〜Ｄ１１７’ が入出力ポート
２７を介して外部へ出力される。
このように、読み出し制御情報記憶領域２１ｂの情報が
「１」の期間には、プログラマブルＲＯＭ２１に書き込
んだプログラムを外部へ読み出して照合することができ
る。
「１」の期間には、プログラマブルＲＯＭ２１に書き込
んだプログラムを外部へ読み出して照合することができ
る。
この照合が終了した後、読み出し制御情報記憶領域２１
ｂに情報「０」を書き込む。これにより、読み出し阻止
回路３０はプログラムデータＤｉｏ−Ｄ１１７の通過を
阻止する状態となる。その結果、マイクロコンピュータ
２０の外部からアクセスしても、プログラマブルＲＯＲ
２１に記憶されているプログラムは入出力ポート２７か
ら出力されない。
ｂに情報「０」を書き込む。これにより、読み出し阻止
回路３０はプログラムデータＤｉｏ−Ｄ１１７の通過を
阻止する状態となる。その結果、マイクロコンピュータ
２０の外部からアクセスしても、プログラマブルＲＯＲ
２１に記憶されているプログラムは入出力ポート２７か
ら出力されない。
読み出し制御情報記憶領域２１ｂに「０」の情報を一度
書き込むと、以後プログラムの読み出しはできなくなる
。即ち、読み出し阻止回路３０をプログラムデータ通過
可能状態にしようとして読み出し制御情報記憶領域２１
ｂの情報を「１」に戻すためには、ＥＦＲＯＭであるプ
ログラマブルＲＯＭ２１に紫外線を照射しなければなら
ない。しかしながら、プログラマブルＲＯＭ２＋に紫外
線を照射すると、記憶されているプログラム自体も全て
消去されてしまうため、結局、プログラムを読みａすこ
とができないこととなる。
書き込むと、以後プログラムの読み出しはできなくなる
。即ち、読み出し阻止回路３０をプログラムデータ通過
可能状態にしようとして読み出し制御情報記憶領域２１
ｂの情報を「１」に戻すためには、ＥＦＲＯＭであるプ
ログラマブルＲＯＭ２１に紫外線を照射しなければなら
ない。しかしながら、プログラマブルＲＯＭ２＋に紫外
線を照射すると、記憶されているプログラム自体も全て
消去されてしまうため、結局、プログラムを読みａすこ
とができないこととなる。
本実施例ではプログラム記憶用のプログラマブルＲＯＲ
２１の一部領域（１バイト）に、機能変更制御情報記憶
領域２１ａと読み出し制御情報記憶領域２１ｂとを形成
しているので、プログラマブルＲＯＭ２１のアドレスラ
インを共有できる。従って、プログラマブルＲＯＭ２１
のメモリ容量に対応したＦＲＯＭライタを使用し、プロ
グラムの書き込みと同時に機能変更制御情報記憶領域２
１ａ及び読み出し制御情報記憶領域２１ｂにも情報を書
き込むことができるため機能の変更及びプログラムの呼
び出し制御を容易に行える。
２１の一部領域（１バイト）に、機能変更制御情報記憶
領域２１ａと読み出し制御情報記憶領域２１ｂとを形成
しているので、プログラマブルＲＯＭ２１のアドレスラ
インを共有できる。従って、プログラマブルＲＯＭ２１
のメモリ容量に対応したＦＲＯＭライタを使用し、プロ
グラムの書き込みと同時に機能変更制御情報記憶領域２
１ａ及び読み出し制御情報記憶領域２１ｂにも情報を書
き込むことができるため機能の変更及びプログラムの呼
び出し制御を容易に行える。
なお、同一のマイクロコンピュータに内蔵されたプログ
ラム記憶用ＥＦＲＯＭとは別個のＥＦＲＯＭに読み出し
制御情報記憶領域を設けてもよい。
ラム記憶用ＥＦＲＯＭとは別個のＥＦＲＯＭに読み出し
制御情報記憶領域を設けてもよい。
この場合、レイアウト設計時に両ＥＦＲＯＭを隣接して
配置する。これにより、紫外線を照射した場合に記憶さ
れているプログラム自体も全て消去されてしまうため、
プログラムを読み出すことができない。
配置する。これにより、紫外線を照射した場合に記憶さ
れているプログラム自体も全て消去されてしまうため、
プログラムを読み出すことができない。
以上の実施例ではプログラマブルＲＯＭとじてＥＰＲＯ
Ｍを用いているが、フラッシュ型Ｅ２ＦＲＯＭを用いて
もよく、その場合の作用効果も同様である。即ち、読み
出し制御情報記憶領域２１ｂの情報を変更してプログラ
ムを読み出すためには、ブロック単位の情報又は全情報
を消去する必要があり、このためプログラムも消去され
てプログラムを読み出すことが不可能となる。
Ｍを用いているが、フラッシュ型Ｅ２ＦＲＯＭを用いて
もよく、その場合の作用効果も同様である。即ち、読み
出し制御情報記憶領域２１ｂの情報を変更してプログラ
ムを読み出すためには、ブロック単位の情報又は全情報
を消去する必要があり、このためプログラムも消去され
てプログラムを読み出すことが不可能となる。
プログラマブルＲＯＭとして不揮発性ＦＲＯＭを用いて
もよく、その場合の作用効果も同様である。即ち、書き
込んだプログラムを読み出し照合した後に読み出し制御
情報記憶領域２１ｂの情報を変更すれば、以後はプログ
ラムを読み出すことが不可能となる。
もよく、その場合の作用効果も同様である。即ち、書き
込んだプログラムを読み出し照合した後に読み出し制御
情報記憶領域２１ｂの情報を変更すれば、以後はプログ
ラムを読み出すことが不可能となる。
［発明の効果コ
以上詳細に説明したように本発明によれば、プログラム
が書き込まれるプログラマブルＲＯＭと、プログラマブ
ルＲＯＭ内のプログラムを読み出すための読み出し回路
と、このプログラマブルＲＯＭの一部領域に割り当てら
れた読み出し制御情報記憶領域又はプログラムの書き込
まれるプログラマブルＲＯＭに隣接して配置されたプロ
グラマブルＲＯＭの一部領域に割り当てられた読み出し
制御情報記憶領域と、読み出し制御情報記憶領域の内容
に応じて上述の読み６し回路の読み出し動作を阻止する
読み出し阻止回路とを備えているため、プログラムを読
み出し照合した後に読み出し制御情報記憶領域の情報を
変更することによりプログラムの不正読み出しを防止す
ることができる。
が書き込まれるプログラマブルＲＯＭと、プログラマブ
ルＲＯＭ内のプログラムを読み出すための読み出し回路
と、このプログラマブルＲＯＭの一部領域に割り当てら
れた読み出し制御情報記憶領域又はプログラムの書き込
まれるプログラマブルＲＯＭに隣接して配置されたプロ
グラマブルＲＯＭの一部領域に割り当てられた読み出し
制御情報記憶領域と、読み出し制御情報記憶領域の内容
に応じて上述の読み６し回路の読み出し動作を阻止する
読み出し阻止回路とを備えているため、プログラムを読
み出し照合した後に読み出し制御情報記憶領域の情報を
変更することによりプログラムの不正読み出しを防止す
ることができる。
第１図は本発明の一実施例の構成を概略的に示すブロッ
ク図、第２図は第１図の読み出し阻止回路の構成例を表
す回路図、第３図は従来のマイクロコンピュータの構成
を概略的に示すブロック図、第４図は第３図のプログラ
マブルＲＯＭへのプログラムの書き込み回路及び読み出
し回路部分を示すブロック図である。 ２０・・・・・・マイクロコンピュータ、２１・・・・
・・プログラマブルＲＯＭ、２１ａ・・・・・・機能変
更制御情報記憶領域、２１ｂ・・・・・・読み出し制御
情報記憶領域、２２・・・・・・プログラムカウンタ、
２３・・・・・・ＡＬＵ、２４・・・・・・レジスタ、
２５・・・・・・ＲＡＭ、２６・・・・・・周辺回路、
２７・・・・・・入出力ポート、２８・・・・・・アド
レスデコーダ、２９・・・・・・バス、３０・・・・・
・読み出し阻止回路、３０ａ〜３０ｈ・・・・・・アン
ドゲート。
ク図、第２図は第１図の読み出し阻止回路の構成例を表
す回路図、第３図は従来のマイクロコンピュータの構成
を概略的に示すブロック図、第４図は第３図のプログラ
マブルＲＯＭへのプログラムの書き込み回路及び読み出
し回路部分を示すブロック図である。 ２０・・・・・・マイクロコンピュータ、２１・・・・
・・プログラマブルＲＯＭ、２１ａ・・・・・・機能変
更制御情報記憶領域、２１ｂ・・・・・・読み出し制御
情報記憶領域、２２・・・・・・プログラムカウンタ、
２３・・・・・・ＡＬＵ、２４・・・・・・レジスタ、
２５・・・・・・ＲＡＭ、２６・・・・・・周辺回路、
２７・・・・・・入出力ポート、２８・・・・・・アド
レスデコーダ、２９・・・・・・バス、３０・・・・・
・読み出し阻止回路、３０ａ〜３０ｈ・・・・・・アン
ドゲート。
Claims (3)
- （１）プログラムが書き込まれるプログラマブルＲＯＭ
と該プログラマブルＲＯＭ内のプログラムを読み出すた
めの読み出し回路とを有するマイクロコンピュータであ
って、前記プログラマブルＲＯＭの一部領域に割り当て
られた読み出し制御情報記憶領域と、該読み出し制御情
報記憶領域の内容に応じて前記読み出し回路の読み出し
動作を阻止する読み出し阻止回路とを備えたことを特徴
とするマイクロコンピュータ。 - （２）プログラムが書き込まれるプログラマブルＲＯＭ
と該プログラマブルＲＯＭ内のプログラムを読み出すた
めの読み出し回路とを有するマイクロコンピュータであ
って、前記プログラマブルＲＯＭに隣接して配置された
プログラマブルＲＯＭの一部領域に割り当てられた読み
出し制御情報記憶領域と、該読み出し制御情報記憶領域
の内容に応じて前記読み出し回路の読み出し動作を阻止
する読み出し阻止回路とを備えたことを特徴とするマイ
クロコンピュータ。 - （３）前記一部領域にさらに、当該マイクロコンピュー
タの機能を変更するための情報を記憶する機能変更制御
情報記憶領域が割り当てられていることを特徴とする請
求項１又は２に記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166472A JPH0455961A (ja) | 1990-06-25 | 1990-06-25 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166472A JPH0455961A (ja) | 1990-06-25 | 1990-06-25 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0455961A true JPH0455961A (ja) | 1992-02-24 |
Family
ID=15832032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166472A Pending JPH0455961A (ja) | 1990-06-25 | 1990-06-25 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0455961A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674899A (en) * | 1979-11-20 | 1981-06-20 | Mitsubishi Electric Corp | Memory information protecting circuit |
| JPS5928300A (ja) * | 1982-08-09 | 1984-02-14 | Usac Electronics Ind Co Ltd | 半導体装置 |
| JPS6235958A (ja) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | マイクロ・コンピユ−タ |
-
1990
- 1990-06-25 JP JP2166472A patent/JPH0455961A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674899A (en) * | 1979-11-20 | 1981-06-20 | Mitsubishi Electric Corp | Memory information protecting circuit |
| JPS5928300A (ja) * | 1982-08-09 | 1984-02-14 | Usac Electronics Ind Co Ltd | 半導体装置 |
| JPS6235958A (ja) * | 1985-08-09 | 1987-02-16 | Hitachi Ltd | マイクロ・コンピユ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293610A (en) | Memory system having two-level security system for enhanced protection against unauthorized access | |
| US4430709A (en) | Apparatus for safeguarding data entered into a microprocessor | |
| US5826007A (en) | Memory data protection circuit | |
| US4821240A (en) | Semiconductor integrated circuit with nonvolatile memory | |
| US6339815B1 (en) | Microcontroller system having allocation circuitry to selectively allocate and/or hide portions of a program memory address space | |
| US5206938A (en) | Ic card with memory area protection based on address line restriction | |
| US6229731B1 (en) | Nonvolatile semiconductor memory device with security function and protect function | |
| US5345413A (en) | Default fuse condition for memory device after final test | |
| US5001332A (en) | Method and circuit for manipulation-proof devaluation of EEPROMS | |
| US5890191A (en) | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory | |
| JPH0812646B2 (ja) | 半導体集積回路 | |
| JPH11203204A (ja) | 読出しおよび／または書込み保護可能領域を含む電気的に消去再書込み可能な不揮発性メモリ、ならびにこのメモリを内蔵した電子システム | |
| JPH10228422A (ja) | デ−タ処理装置 | |
| US5553019A (en) | Write-once read-many memory using EEPROM cells | |
| US6874069B2 (en) | Microcontroller having an embedded non-volatile memory array with read protection for the array or portions thereof | |
| US6883075B2 (en) | Microcontroller having embedded non-volatile memory with read protection | |
| US5978915A (en) | Device for the protection of the access to memory words | |
| US5559989A (en) | Device for protecting memory areas of an electronic microprocessor | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| KR930004944B1 (ko) | 데이타 저장용 메모리 시스템을 구비하는 집적회로 | |
| JP3073748B2 (ja) | 消去及び再書き込み可能なｒｏｍ用保護装置 | |
| US20040208058A1 (en) | Device and method for partial read-protection of a non-volatile storage | |
| JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JPH0455961A (ja) | マイクロコンピュータ |