JPH0456158A - 表面実装用半導体パッケージ - Google Patents
表面実装用半導体パッケージInfo
- Publication number
- JPH0456158A JPH0456158A JP2163392A JP16339290A JPH0456158A JP H0456158 A JPH0456158 A JP H0456158A JP 2163392 A JP2163392 A JP 2163392A JP 16339290 A JP16339290 A JP 16339290A JP H0456158 A JPH0456158 A JP H0456158A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- hole
- board
- diameter
- terminal pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体搭載用に用いられる表面実装用の半
導体パッケージに係る。
導体パッケージに係る。
プリント配線板による表面実装用の半導体パッケージと
して第５図に示した特開昭６１−１７４７５２号公報に
開示されたものがある。プリント配線板１の表面に形成
された導体回１ｓ５は貫通孔２を通じて裏面へ展設され
、貫通孔２にはピン３などの穴埋め剤が半田４が確実に
厚く盛れるようにフラット化され、半田４のバンプが厚
く形成できるものである。しかし、半田４のバンプが厚
く形成できたものであっても、この半導体パッケージを
マザーボード上の導電パターンと半田４のバンプによっ
て接続するには、半田がマザーボードの反りやねじれの
隙間を埋める支柱材とはなりえないので、マザーボード
に反りやねじれのないことが必須条件になり表面実装上
の問題を残していた。
して第５図に示した特開昭６１−１７４７５２号公報に
開示されたものがある。プリント配線板１の表面に形成
された導体回１ｓ５は貫通孔２を通じて裏面へ展設され
、貫通孔２にはピン３などの穴埋め剤が半田４が確実に
厚く盛れるようにフラット化され、半田４のバンプが厚
く形成できるものである。しかし、半田４のバンプが厚
く形成できたものであっても、この半導体パッケージを
マザーボード上の導電パターンと半田４のバンプによっ
て接続するには、半田がマザーボードの反りやねじれの
隙間を埋める支柱材とはなりえないので、マザーボード
に反りやねじれのないことが必須条件になり表面実装上
の問題を残していた。
マザーボードの反りやねじれに係わり無く表面実装が容
易に行える表面実装用パンケージを提供することにある
。
易に行える表面実装用パンケージを提供することにある
。
本発明は、前記の課題を解決するため絶縁基板の表面か
ら端子ピンが突出した表面実装用の半導体パッケージに
おいて、絶縁基板に形成された貫通孔に、この貫通孔よ
り小さい径の外部接続用の端子ピンが挿入され、この端
子ピンの突出した端部の少なくとも一方は、挿入部分よ
り大きな形状の鍔を有することを特徴とする表面実装用
半導体パッケージである。
ら端子ピンが突出した表面実装用の半導体パッケージに
おいて、絶縁基板に形成された貫通孔に、この貫通孔よ
り小さい径の外部接続用の端子ピンが挿入され、この端
子ピンの突出した端部の少なくとも一方は、挿入部分よ
り大きな形状の鍔を有することを特徴とする表面実装用
半導体パッケージである。
以下、図面にしたがって本発明の一実施例について説明
する。
する。
第１図の断面図は本発明の一実施例に係る表面実装用半
導体パッケージを示す。この表面実装用半導体パ、７ケ
ージは、絶縁基板１に形成された円形の貫通孔２、この
貫通孔２の径より小さな径の円柱状の端子ピン３が貫通
孔２に挿入されたものである。この端子ピン３の絶縁基
板１から突出した端部は貫通孔２の径より大きな径の鍔
６を有している。この端子ピン３は貫通孔２において、
半田４によって一時固定されている。この表面実装用半
導体バ、ケージをマザーボードに半田リフローで実装す
るとき、−時固定の半田４が融け、貫通孔２の径より端
子ピン３の径が小さいことから端子ピン３が上下に自由
に動くことができ、マザボートの反りやねしれに端子ピ
ン３が追随して取りつけることができるのである。さら
に、端子ピン３が絶縁基板から突出した部分の鰐６の形
状は断面Ｔ字状に形成され、広い面形状を有するために
マザーボードの導電パターンとの接続面積が拡大するの
で接続の信顛性も向上するのである。
導体パッケージを示す。この表面実装用半導体パ、７ケ
ージは、絶縁基板１に形成された円形の貫通孔２、この
貫通孔２の径より小さな径の円柱状の端子ピン３が貫通
孔２に挿入されたものである。この端子ピン３の絶縁基
板１から突出した端部は貫通孔２の径より大きな径の鍔
６を有している。この端子ピン３は貫通孔２において、
半田４によって一時固定されている。この表面実装用半
導体バ、ケージをマザーボードに半田リフローで実装す
るとき、−時固定の半田４が融け、貫通孔２の径より端
子ピン３の径が小さいことから端子ピン３が上下に自由
に動くことができ、マザボートの反りやねしれに端子ピ
ン３が追随して取りつけることができるのである。さら
に、端子ピン３が絶縁基板から突出した部分の鰐６の形
状は断面Ｔ字状に形成され、広い面形状を有するために
マザーボードの導電パターンとの接続面積が拡大するの
で接続の信顛性も向上するのである。
第２図は、貫通孔２に挿入した端子ピン３を絶縁基板１
から突出した上下の鍔６で抜けないようにした他の実施
例であり、特に半田で一時固定しなくても良い場合を示
す。第３図と第４図は、貫通孔２に挿入した端子ピン３
を半田４で一時固定した他の実施例である。
から突出した上下の鍔６で抜けないようにした他の実施
例であり、特に半田で一時固定しなくても良い場合を示
す。第３図と第４図は、貫通孔２に挿入した端子ピン３
を半田４で一時固定した他の実施例である。
端子ピン３の形状は、第２図の絶縁基板１からの突出し
た端部が円盤状や円錐台状の鍔６である端子ピン３でも
よく、第３図の円柱の一方の端部に円盤状の鍔６の付い
た断面Ｔ字型の端子ピン３でもよく、第４図の円柱の一
方の端部に円錐台状の鍔６の付いた断面路Ｔ字型の端子
ピン３でもよい。また、このような円柱状の端子ピンす
なわち、平面円形に限るものではなく平面が足型、十字
型の形状など適宜選ぶことができるものである。
た端部が円盤状や円錐台状の鍔６である端子ピン３でも
よく、第３図の円柱の一方の端部に円盤状の鍔６の付い
た断面Ｔ字型の端子ピン３でもよく、第４図の円柱の一
方の端部に円錐台状の鍔６の付いた断面路Ｔ字型の端子
ピン３でもよい。また、このような円柱状の端子ピンす
なわち、平面円形に限るものではなく平面が足型、十字
型の形状など適宜選ぶことができるものである。
このときは、これら足型、十字型の凹凸の稜線で一時固
定することもできる。
定することもできる。
次に、表面実装用半導体パッケージの使用材料について
述べる。第１図から第４図の表面実装用半導体パノケー
ノを構成する絶縁基板１には、アルミナ、窒化珪素など
のセラミック基板や基材に樹脂を含浸乾燥して得られた
プリプレグの樹脂を硬化させた絶縁樹脂材料などを用い
ることができる。この絶縁樹脂材料の樹脂としては耐熱
性、耐湿性に優れかつ樹脂純度、特にイオン性不純物の
少ないものが好ましい。具体的にはエポキシ樹脂、ポリ
イミド樹脂、弗素樹脂、フェノール樹脂、ポリフェニレ
ンオキサイド樹脂などの樹脂が適している。なお、基材
としては、ガラス繊維などの無機材料の方が有機材料よ
りも耐熱性、耐湿性などに優れ好ましい。
述べる。第１図から第４図の表面実装用半導体パノケー
ノを構成する絶縁基板１には、アルミナ、窒化珪素など
のセラミック基板や基材に樹脂を含浸乾燥して得られた
プリプレグの樹脂を硬化させた絶縁樹脂材料などを用い
ることができる。この絶縁樹脂材料の樹脂としては耐熱
性、耐湿性に優れかつ樹脂純度、特にイオン性不純物の
少ないものが好ましい。具体的にはエポキシ樹脂、ポリ
イミド樹脂、弗素樹脂、フェノール樹脂、ポリフェニレ
ンオキサイド樹脂などの樹脂が適している。なお、基材
としては、ガラス繊維などの無機材料の方が有機材料よ
りも耐熱性、耐湿性などに優れ好ましい。
外部接続用の端子ピン３としては、銅、りん青銅、アル
ミニウム、鉄、鉄合金などの金属の線材から用途に応し
て適宜選択し、さらに、金、銀、半田などのメツキ加工
し使用することができる。
ミニウム、鉄、鉄合金などの金属の線材から用途に応し
て適宜選択し、さらに、金、銀、半田などのメツキ加工
し使用することができる。
中でちりん青銅が、加工のし易さ、電気抵抗の小さい点
で優れ、好んで用いることができる。
で優れ、好んで用いることができる。
〔作用］
貫通孔の径より端子ピンの径が小さいことから端子ピン
が上下に自由に動くことができ、マザボードの反りやね
しれに追随可能なのである。さらに、貫通孔に挿入され
た端子ピンの絶縁基板から突出した端子ピンの鍔がピン
の軸径より大きいのでマザーボードの導電パターンとの
接続面積を拡大し、接続信頼性を向上させるのである。
が上下に自由に動くことができ、マザボードの反りやね
しれに追随可能なのである。さらに、貫通孔に挿入され
た端子ピンの絶縁基板から突出した端子ピンの鍔がピン
の軸径より大きいのでマザーボードの導電パターンとの
接続面積を拡大し、接続信頼性を向上させるのである。
本発明の表面実装用半導体パッケージによって端子ピン
が可動できる構成のために、マザーボドの反りやねしれ
に係わり無く端子ピンがマザボードに追随し、表面実装
が容易にかつ確実に行えるのである。
が可動できる構成のために、マザーボドの反りやねしれ
に係わり無く端子ピンがマザボードに追随し、表面実装
が容易にかつ確実に行えるのである。
第１図は本発明の一実施例の断面図、
第２図、第３図、第４図は本発明のそれぞれ異なる他の
実施例の断面図、 ４図は一従来例の断面図である。 第１ 図 １・・・絶縁基板 ２・・・貫通孔 ３・・・端子ピン ４・・・半田 ５・・・導体回路 ６・・・鍔 第２ 因 第３ 第４図 特許出願人 松下電工株式会社 代理人弁理士 佐藤成示 （ほか１名）第５ 凶 手続補正書（方式） ％式％ 事件の表示 平成２年 特許願 第１６３３９２号 発明の名称 表面実装用半導体パンケージ 補正をする者 事件との関係 特許出願人 補正の内容 （１）明細書の第７頁第２行の「第４図は一従来例の断
面図である。」を 「第５図は一従来例の断面図である
。」に訂正します。 以上 代表者 二好俊夫 平成２年 ９月２５日 （全送日）
実施例の断面図、 ４図は一従来例の断面図である。 第１ 図 １・・・絶縁基板 ２・・・貫通孔 ３・・・端子ピン ４・・・半田 ５・・・導体回路 ６・・・鍔 第２ 因 第３ 第４図 特許出願人 松下電工株式会社 代理人弁理士 佐藤成示 （ほか１名）第５ 凶 手続補正書（方式） ％式％ 事件の表示 平成２年 特許願 第１６３３９２号 発明の名称 表面実装用半導体パンケージ 補正をする者 事件との関係 特許出願人 補正の内容 （１）明細書の第７頁第２行の「第４図は一従来例の断
面図である。」を 「第５図は一従来例の断面図である
。」に訂正します。 以上 代表者 二好俊夫 平成２年 ９月２５日 （全送日）
Claims (1)
- （１）絶縁基板の表面から端子ピンが突出した表面実装
用の半導体パッケージにおいて、絶縁基板に形成された
貫通孔に、この貫通孔より小さい径の外部接続用の端子
ピンが挿入され、この端子ピンの突出した端部の少なく
とも一方は、挿入部分より大きな形状の鍔を有すること
を特徴とする表面実装用半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163392A JPH0456158A (ja) | 1990-06-21 | 1990-06-21 | 表面実装用半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163392A JPH0456158A (ja) | 1990-06-21 | 1990-06-21 | 表面実装用半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456158A true JPH0456158A (ja) | 1992-02-24 |
Family
ID=15773018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163392A Pending JPH0456158A (ja) | 1990-06-21 | 1990-06-21 | 表面実装用半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456158A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889333A (en) * | 1994-08-09 | 1999-03-30 | Fujitsu Limited | Semiconductor device and method for manufacturing such |
| US6031283A (en) * | 1996-09-09 | 2000-02-29 | Intel Corporation | Integrated circuit package |
| JP2001035968A (ja) * | 1999-07-01 | 2001-02-09 | Intersil Corp | ボールグリッドアレイを具えるパワー半導体実装パッケージ |
| CN100464429C (zh) * | 2003-10-28 | 2009-02-25 | 株式会社半导体能源研究所 | 液晶显示设备及其制造方法,以及液晶电视接收机 |
-
1990
- 1990-06-21 JP JP2163392A patent/JPH0456158A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889333A (en) * | 1994-08-09 | 1999-03-30 | Fujitsu Limited | Semiconductor device and method for manufacturing such |
| US6031283A (en) * | 1996-09-09 | 2000-02-29 | Intel Corporation | Integrated circuit package |
| JP2001035968A (ja) * | 1999-07-01 | 2001-02-09 | Intersil Corp | ボールグリッドアレイを具えるパワー半導体実装パッケージ |
| CN100464429C (zh) * | 2003-10-28 | 2009-02-25 | 株式会社半导体能源研究所 | 液晶显示设备及其制造方法,以及液晶电视接收机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760469A (en) | Semiconductor device and semiconductor device mounting board | |
| EP3929979A2 (en) | Electronic component | |
| US20040168824A1 (en) | Circuit board having deformation interrupting section and circuit board forming method | |
| JPH0456158A (ja) | 表面実装用半導体パッケージ | |
| US5849609A (en) | Semiconductor package and a method of manufacturing thereof | |
| US5444299A (en) | Electronic package with lead wire connections | |
| JP2001156416A (ja) | フレキシブル配線基板の接続構造 | |
| JP2655118B2 (ja) | 半導体装置 | |
| JPH07221419A (ja) | 混成集積回路装置 | |
| JP2532026B2 (ja) | 電子部品搭載用基板 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| EP0727819A2 (en) | Stucked arranged semiconductor device and manufacturing method for the same | |
| JPH02135764A (ja) | 電子部品搭載用基板 | |
| JPS635248Y2 (ja) | ||
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JP2580607B2 (ja) | 回路基板及び回路基板の製造方法 | |
| JPH08107127A (ja) | 半導体装置 | |
| KR100416838B1 (ko) | 반도체의 패키지장치 및 그 방법 | |
| JPH07211814A (ja) | 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法 | |
| JPH041744Y2 (ja) | ||
| JP2925376B2 (ja) | 回路基板 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JP2626809B2 (ja) | 電子部品搭載用基板のリードフレーム | |
| JP2005064274A (ja) | プリント回路板及びプリント回路板の製造方法 |