JPH0456381A - プリント配線板のエッチング方法 - Google Patents

プリント配線板のエッチング方法

Info

Publication number
JPH0456381A
JPH0456381A JP16785390A JP16785390A JPH0456381A JP H0456381 A JPH0456381 A JP H0456381A JP 16785390 A JP16785390 A JP 16785390A JP 16785390 A JP16785390 A JP 16785390A JP H0456381 A JPH0456381 A JP H0456381A
Authority
JP
Japan
Prior art keywords
layer
etching
resist layer
groove
etching resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16785390A
Other languages
English (en)
Inventor
Yoshiyuki Kuboi
窪井 良行
Michinobu Usagawa
宇佐川 道信
Munehiko Fukushima
福島 宗彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP16785390A priority Critical patent/JPH0456381A/ja
Publication of JPH0456381A publication Critical patent/JPH0456381A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はプリント配線板をエツチングにより形成する方
法に関するものである。
[従来の技術] 従来、金属貼り積層板1の金属導電層2に回路パターン
に沿ってエツチングレジスト層3を形成し、これに第3
図(a)に示す矢印のようにエツチング液を噴射してエ
ツチングレジスト層3のない部分の金属導電層3を溶解
除去し、第3図(b)に示すように回路部4を形成して
いる。
[発明が解決しようとする課題] 上記のようにエツチングしているとき金属導電N2が金
属導電層2の厚さ方向に溶解する以外に横方向にも溶解
してエツチングレジスト層3の両側の下部も浸食を受け
、回路部4のトップ幅Tとボトム幅Bの寸法差が大きく
生じて高精度の回路を形成できないという問題がある。
本発明は叙述の点に鑑みてなされたものであって、本発
明の目的とするところは回路部のトップ幅とボトム幅と
の寸法差を少なくして高精度の回路を得ることができる
プリント配線板のエツチング方法を提供するにある。
[課題を解決するための手段] 上記目的を達成するため本発明プリント配線板のエツチ
ング方法は、金属貼り積層板1の金属導電層2に所定の
回路パターンに沿ってエツチングレジスト層3を形成し
、金属導電層2にエツチング液を噴射してエツチングレ
ジスト層3のない部分を一部溶解して未完成渭5aを形
成した後、液切りすると共に加熱してエツチングレジス
ト層3をだれさせて未完成渭5aの上部側部をエツチン
グレジスト層3で覆い、次いでエツチング液を再び噴射
して金属貼り積層板1の絶縁層6に至る完成溝5bを形
成することを特徴とする。
[作用] 上部が必要以上浸食されないようにしてエツチングでき
て回路部4のトップ幅とボトム幅の寸法差を少なくエツ
チングできて高精度の回路を形成できる。
[実施例〕 銅貼り積層板のような金属貼り積層板1の銅のような金
属導電層2に回nパターンに沿ってエツチングレジスト
層3が形成されている。このエツチングレジスト層3を
形成するのはスクリーン印刷レジストを用いても、UV
硬化レジストを用いても、フォトレジストを用いてもよ
い。レジスト樹脂としてはビニル系等である。このエツ
チングレジスト層3を有する金属貼り積層板1にエツチ
ング液を噴射して第1回目のエツチング加工を一定時間
行う。これにより第1図(a)に示すようにエツチング
レジスト層3のない部分の金属導電層2が溶解されて絶
縁層6まで至らない未完成漬5aが形成される。第1回
目のエツチングをした後、液切りがされると共に一定時
間加熱される。これにより第1図(b)に示すようにエ
ツチングレジスト層3が軟化してエツチングレジスト層
3の両側がだれてエツチングレジスト層3にて未完成渭
5の上部両側が覆われる。次いで再びエツチング液を噴
射して第2回目のエツチングを行う、これにより絶縁層
6まで至るように金属導電層2が溶解されて完成溝5b
が形成され、完成溝5b間に回路部4が形成される。し
がる後エツチングレジスト層3が除去されて第1図(e
)の状態になる。上記の工程で第1回目のエツチングを
行う時間は例えば50秒で、加熱するのは例えば80℃
、1分で、第2回目のエツチングを行うのは例えば50
秒である。上記のように1.て回路部4を形成すると、
2回目のエツチングを行うとき回路部4の上部がエツチ
ングレジスト層3にて覆われて第2回目のエツチングの
とき浸食されなく、回路部4のトップ幅Tとボトム幅B
の寸法差が小さい。
ところでエツチングファクター(EF)は次式%式% 二二でT、B、Hは第2図に示す回路部4のトップ幅、
ボトム幅、及び高さである。
このエツチングファクターは従来2〜2.5であったの
が、本発明では3.5〜4になるように改善された。
[発明の効果] 本発明は叙述の如く金属導電層にエツチング液を噴射し
てエツチングレジスト層のない部分を一部溶解して未完
成清を形成した後、液切りすると共に加熱してエツチン
グレジスト層をだれさせて未完成渭の上部側部をエツチ
ングレジスト層で覆い、次いでエツチング液を再び噴射
して金属貼り積層板の絶縁層に至る完成溝を形成するの
で、回路部の上部が必要以上溶解されないようにしてエ
ツチングできて回路部のトップ幅とボトム幅の寸法差が
小さくなって高精度の回路を形成できるものである。
【図面の簡単な説明】
第1図(a)(b)(e)は本発明の一実施例の工程を
説明する断面図、第2図はエツチングファクターを説明
する断面図、第3図(a)(b)は従来例を説明する断
面図であって、1は金属貼り積層板、2は金属導電層、
3はエツチングレジスト層、4は回路部、5aは未完成
漬、5bは完成溝である。 代理人 弁理士 石 1)長 七

Claims (1)

    【特許請求の範囲】
  1. [1]金属貼り積層板の金属導電層に所定の回路パター
    ンに沿ってエッチングレジスト層を形成し、金属導電層
    にエッチング液を噴射してエッチングレジスト層のない
    部分を一部溶解して未完成溝を形成した後、液切りする
    と共に加熱してエッチングレジスト層をだれさせて未完
    成溝の上部側部をエッチングレジスト層で覆い、次いで
    エッチング液を再び噴射して金属貼り積層板の絶縁層に
    至る完成溝を形成することを特徴とするプリント配線板
    のエッチング方法。
JP16785390A 1990-06-26 1990-06-26 プリント配線板のエッチング方法 Pending JPH0456381A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16785390A JPH0456381A (ja) 1990-06-26 1990-06-26 プリント配線板のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16785390A JPH0456381A (ja) 1990-06-26 1990-06-26 プリント配線板のエッチング方法

Publications (1)

Publication Number Publication Date
JPH0456381A true JPH0456381A (ja) 1992-02-24

Family

ID=15857305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16785390A Pending JPH0456381A (ja) 1990-06-26 1990-06-26 プリント配線板のエッチング方法

Country Status (1)

Country Link
JP (1) JPH0456381A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105611753A (zh) * 2016-02-24 2016-05-25 北京梦之墨科技有限公司 一种液态金属多层电路制作方法及装置
CN105934105A (zh) * 2016-04-29 2016-09-07 北京梦之墨科技有限公司 一种光固化树脂封装液态金属印刷电路的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5037374A (ja) * 1973-08-06 1975-04-08

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5037374A (ja) * 1973-08-06 1975-04-08

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105611753A (zh) * 2016-02-24 2016-05-25 北京梦之墨科技有限公司 一种液态金属多层电路制作方法及装置
CN105934105A (zh) * 2016-04-29 2016-09-07 北京梦之墨科技有限公司 一种光固化树脂封装液态金属印刷电路的方法

Similar Documents

Publication Publication Date Title
US4054484A (en) Method of forming crossover connections
WO1993014516A1 (fr) Carte de cablage de circuit flexible et fabrication de cette carte
US5665525A (en) Method for producing printed circuit boards
US3508984A (en) Method of producing printed circuits
US20010012692A1 (en) Thick-film etch-back process for use in manufacturing fine-line hybrid circuits
US6952871B1 (en) Method for manufacturing printed circuit boards
KR100279112B1 (ko) 기판에 전기 전도성 접점을 형성하는 방법
US4835008A (en) Process of forming breadboard interconnect structure having plated through-holes
US12532722B2 (en) Process for developing fine openings in a flexible electronic component with a plasma-etching technique
JPH0629647A (ja) フォトレジストの剥離方法
JPS5852897A (ja) 印刷配線板の製造方法
JPH01188700A (ja) 高密度パターン形成方法
KR100619366B1 (ko) 플래튼 온도 제어장치를 이용한 솔더 레지스트 패턴 형성방법
US4498954A (en) Selective process for etching chromium
SU375821A1 (ja)
KR100460798B1 (ko) 반도체소자제조방법
JPH02105596A (ja) 印刷配線板の製造方法
JPS60115290A (ja) パタ−ニング方法
JPH05327179A (ja) プリント配線基板の製造方法
JPH03101229A (ja) 半導体集積回路装置の製造方法
JPH0586679B2 (ja)
JPH04239714A (ja) コンデンサ用金属化フィルムの製造方法
JPH03239331A (ja) 半導体装置の製造方法
JPH04115842U (ja) 薄板材の反転機構
JPH04243130A (ja) エッチング処理方法