JPH0456410A - 輻射雑音低減回路 - Google Patents
輻射雑音低減回路Info
- Publication number
- JPH0456410A JPH0456410A JP2166496A JP16649690A JPH0456410A JP H0456410 A JPH0456410 A JP H0456410A JP 2166496 A JP2166496 A JP 2166496A JP 16649690 A JP16649690 A JP 16649690A JP H0456410 A JPH0456410 A JP H0456410A
- Authority
- JP
- Japan
- Prior art keywords
- osc
- output
- signal line
- ground
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005855 radiation Effects 0.000 title claims description 9
- 230000003068 static effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は輻射雑音低減回路、特に、論理回路のスイッチ
ング時に発生する高調波の輻射雑音低減回路に関する。
ング時に発生する高調波の輻射雑音低減回路に関する。
従来の輻射雑音低減回路は、信号線にインダクタンスと
コンデンサを組合わせたＥＭＩフィルタを挿入し、矩形
波の持つ高調波成分を除去することにより、自装置外へ
の輻射雑音を低減していた。
コンデンサを組合わせたＥＭＩフィルタを挿入し、矩形
波の持つ高調波成分を除去することにより、自装置外へ
の輻射雑音を低減していた。
上述した従来の輻射雑音低減回路は、ＥＭＩフィルタの
構成部品が固定常数であるため、入力波形に対する出力
波形全体の鈍りが著しく、これが信号の遅れとなって表
われ、回路の動作マージンを少なくし、最悪の場合は正
常な動作ができなくなるという欠点があった。
構成部品が固定常数であるため、入力波形に対する出力
波形全体の鈍りが著しく、これが信号の遅れとなって表
われ、回路の動作マージンを少なくし、最悪の場合は正
常な動作ができなくなるという欠点があった。
本発明の輻射雑音低減回路は、信号線と電源間、または
前記信号線とグランド間、または前記信号線と前記電源
および前記信号線と前記グランド間に可変容量ダイオー
ドを挿入する手段を備える。
前記信号線とグランド間、または前記信号線と前記電源
および前記信号線と前記グランド間に可変容量ダイオー
ドを挿入する手段を備える。
次に、本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示す回路図である。
第１図に示す輻射雑音低減回路は、０３Ｃ１がクロック
として使用される矩形波を出力する。
として使用される矩形波を出力する。
０８Ｃ１と電源Ｖ ｃ ｃとの間に可変容量ダイオード
２が、カソードを電源Ｖｃｃに接続して入っている。
２が、カソードを電源Ｖｃｃに接続して入っている。
さらに、０３Ｃ１の出力とグランド間に可変容量ダイオ
ード３が、アノードをグランドに接続して入っている。
ード３が、アノードをグランドに接続して入っている。
次に、動作について説明する。
Ｏ３Ｃの出力がハイレベルにあるときは、電源Ｖｃｃと
の電位差がほば０となるため、可変容量ダイオード２の
静電容量は最大となり、Ｏ５Ｃ１の出力のハイレベルに
作用する。
の電位差がほば０となるため、可変容量ダイオード２の
静電容量は最大となり、Ｏ５Ｃ１の出力のハイレベルに
作用する。
逆に、０ＳＣＩの出力がローレベルにあるときは、グラ
ンドとの電位差がほばＯとなるため、可変容量ダイオー
ド３の静電容量は最大となり、０３ＣＩの出力のローレ
ベルに作用する。
ンドとの電位差がほばＯとなるため、可変容量ダイオー
ド３の静電容量は最大となり、０３ＣＩの出力のローレ
ベルに作用する。
スレッシュホールド電圧付近では、可変容量ダイオード
２，３には、それぞれ、はぼＶ ｃ ｃ ／ ２の電圧
がかかっているが、この時の靜電容Ｉが０３ＣＩの信号
波形への影響を無視できるような値の可変容量ダイオー
ドを選択することにより、信号遅延を最小としながら、
不要な高調波成分を除去する。この様子を第２図に示す
。
２，３には、それぞれ、はぼＶ ｃ ｃ ／ ２の電圧
がかかっているが、この時の靜電容Ｉが０３ＣＩの信号
波形への影響を無視できるような値の可変容量ダイオー
ドを選択することにより、信号遅延を最小としながら、
不要な高調波成分を除去する。この様子を第２図に示す
。
本発明の輻射雑音低減回路は、信号遅延を最小にしなが
ら、不要な高調波成分を除去できるという効果がある。
ら、不要な高調波成分を除去できるという効果がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す輻射雑音低減回路動作を説明するための波形図
である。 １・・・・・・０８Ｃ１２〜３・・・・・−可変容量ダ
イオード。 代理人 弁理士 内 原 晋
図に示す輻射雑音低減回路動作を説明するための波形図
である。 １・・・・・・０８Ｃ１２〜３・・・・・−可変容量ダ
イオード。 代理人 弁理士 内 原 晋
Claims (1)
- 信号線と電源間、または前記信号線とグランド間、また
は前記信号線と前記電源および前記信号線と前記グラン
ド間に可変容量ダイオードを挿入する手段を備えること
を特徴とする輻射雑音低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166496A JPH0456410A (ja) | 1990-06-25 | 1990-06-25 | 輻射雑音低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2166496A JPH0456410A (ja) | 1990-06-25 | 1990-06-25 | 輻射雑音低減回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0456410A true JPH0456410A (ja) | 1992-02-24 |
Family
ID=15832444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166496A Pending JPH0456410A (ja) | 1990-06-25 | 1990-06-25 | 輻射雑音低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0456410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005080920A (ja) * | 2003-09-09 | 2005-03-31 | Key Tranding Co Ltd | 樹脂皿およびその製法 |
-
1990
- 1990-06-25 JP JP2166496A patent/JPH0456410A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005080920A (ja) * | 2003-09-09 | 2005-03-31 | Key Tranding Co Ltd | 樹脂皿およびその製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5216588A (en) | Charge pump with high output current | |
| US5041739A (en) | Substrate potential generating circuit | |
| US6553057B1 (en) | Circuit and method for linear control of a spread spectrum transition | |
| JPH0456410A (ja) | 輻射雑音低減回路 | |
| EP0871290A2 (en) | Circuit to suppress glitches | |
| KR950009817B1 (ko) | 반도체 집적 회로 | |
| US6118320A (en) | Clock input circuit | |
| US6061804A (en) | Pulse generating circuit for providing a low-noise microprocessor clock signal | |
| US2792494A (en) | Semiconductor superregenerative detector | |
| JPH098233A (ja) | 半導体装置 | |
| JPH0750524A (ja) | マイクロコンピュータシステム | |
| JP2639213B2 (ja) | 位相比較器 | |
| US4184120A (en) | Mixing circuit | |
| JP3732046B2 (ja) | 水晶発振器 | |
| US6810497B2 (en) | Semiconductor integrated circuit compensating variations of delay time | |
| JP2853718B2 (ja) | 出力制御回路 | |
| US6005429A (en) | Icc current electromagnetic interference choke with multiple choking levels | |
| US4980655A (en) | D type flip-flop oscillator | |
| KR890006239Y1 (ko) | 튜너용 밴드 절환 장치 | |
| US4473819A (en) | Digital-to-analog conversion apparatus with a variable active-level | |
| JPS6080314A (ja) | ワンシヨツト回路 | |
| SU1417164A1 (ru) | Генератор импульсов | |
| JPH0491511A (ja) | 可変遅延回路 | |
| JPH0658943B2 (ja) | 基板電圧発生回路 | |
| JP2882349B2 (ja) | 半導体装置 |