JPH0456489B2 - - Google Patents
Info
- Publication number
- JPH0456489B2 JPH0456489B2 JP58015389A JP1538983A JPH0456489B2 JP H0456489 B2 JPH0456489 B2 JP H0456489B2 JP 58015389 A JP58015389 A JP 58015389A JP 1538983 A JP1538983 A JP 1538983A JP H0456489 B2 JPH0456489 B2 JP H0456489B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- clock signal
- voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/725—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for AC voltages or currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/54—Circuit arrangements not adapted to a particular application of the switching device and for which no provision exists elsewhere
- H01H9/541—Contacts shunted by semiconductor devices
- H01H9/542—Contacts shunted by static switch means
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
- Arc-Extinguishing Devices That Are Switches (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は、入力．出力間の交流電圧をスイツチ
ングするための電力スイツチ回路に関する。
ングするための電力スイツチ回路に関する。
従来のこの種スイツチ回路は多大の電力を浪費
し、しかも多量の無線周波妨害波を発生してい
た。最も単純なスイツチは機械的リレーである。
機械的リレーは、その接点開閉時に多量の妨害波
を生じ、そして特に負荷が誘導性で回路が開放に
なる場合は、それ自身が発生するアークのために
短寿命である。従来は単方向性半導体スイツチ素
子が使用されてきたが、それらはオン時でも多量
の妨害波を生じ、そして多大の電力を浪費し、且
つ電流過負荷および電圧スパイクにより破壊され
ることがある。また、誘導負荷をスイツチングす
るときには、過度のdv／dtにより開放後ターン
オンされる可能性がある。更にはオフ状態である
程度の漏れ電流が生ずる。これらの場合、両方向
性半導体リレーがこれらの問題のいくつかを解決
することができるけれども、すべてではない。
し、しかも多量の無線周波妨害波を発生してい
た。最も単純なスイツチは機械的リレーである。
機械的リレーは、その接点開閉時に多量の妨害波
を生じ、そして特に負荷が誘導性で回路が開放に
なる場合は、それ自身が発生するアークのために
短寿命である。従来は単方向性半導体スイツチ素
子が使用されてきたが、それらはオン時でも多量
の妨害波を生じ、そして多大の電力を浪費し、且
つ電流過負荷および電圧スパイクにより破壊され
ることがある。また、誘導負荷をスイツチングす
るときには、過度のdv／dtにより開放後ターン
オンされる可能性がある。更にはオフ状態である
程度の漏れ電流が生ずる。これらの場合、両方向
性半導体リレーがこれらの問題のいくつかを解決
することができるけれども、すべてではない。
本発明によるスイツチ回路は、交流電圧が印加
される入力端と負荷が接続される出力端との間に
機械的スイツチとSCRやトライアク（TR IA
Ｃ）のような単一方向性の半導体スイツチ素子を
並列に接続して成る。出力端が入力端に接続され
るとき、機械的リレースイツチは半導体スイツチ
の後で閉結され、そして半導体スイツチは閉結さ
れたままの状態にある。出力端が入力端から断路
されるとき、半導体スイツチ素子がまだ閉結され
ていなければ閉結され、そして機械的スイツチが
開放となる。その後、半導体スイツチは再び開放
となる。したがつて、機械的スイツチが開放ある
いは閉結されるときに、前記スイツチ素子の端子
間電圧は半導体スイツチの両端間電圧（約1V位）
に等しくなる。
される入力端と負荷が接続される出力端との間に
機械的スイツチとSCRやトライアク（TR IA
Ｃ）のような単一方向性の半導体スイツチ素子を
並列に接続して成る。出力端が入力端に接続され
るとき、機械的リレースイツチは半導体スイツチ
の後で閉結され、そして半導体スイツチは閉結さ
れたままの状態にある。出力端が入力端から断路
されるとき、半導体スイツチ素子がまだ閉結され
ていなければ閉結され、そして機械的スイツチが
開放となる。その後、半導体スイツチは再び開放
となる。したがつて、機械的スイツチが開放ある
いは閉結されるときに、前記スイツチ素子の端子
間電圧は半導体スイツチの両端間電圧（約1V位）
に等しくなる。
出力端の入力端への接続は交流電圧がスイツチ
素子をターンオンする方向に軸を横切る直前に半
導体スイツチをトリガすることにより、零ボルト
で達成される。半導体スイツチがトリガされると
き、もしリレーが機械的スイツチを閉結するよう
に指令され、そしてトリガのタイミングが正確に
選択されれば、該リレーは交流電圧がその軸を横
切つた直後に機械的スイツチを閉結する。
素子をターンオンする方向に軸を横切る直前に半
導体スイツチをトリガすることにより、零ボルト
で達成される。半導体スイツチがトリガされると
き、もしリレーが機械的スイツチを閉結するよう
に指令され、そしてトリガのタイミングが正確に
選択されれば、該リレーは交流電圧がその軸を横
切つた直後に機械的スイツチを閉結する。
零電流で出力端を入力端から切断するには、半
導体スイツチがいまだ閉結されていなければこれ
を閉結するようにトリガし、交流電圧のピーク付
近で機械的スイツチを開放するようにリレーへ信
号を送ればよい。かくすれば、電流が零ラインを
通るときに半導体スイツチは開放となる。
導体スイツチがいまだ閉結されていなければこれ
を閉結するようにトリガし、交流電圧のピーク付
近で機械的スイツチを開放するようにリレーへ信
号を送ればよい。かくすれば、電流が零ラインを
通るときに半導体スイツチは開放となる。
スイツチング動作を交流電圧と同期させるため
に２個のクロツク信号が導入される。一方は入力
交流電圧の負の半サイクルの間低レベル状態にな
り、他方は前者と180度位相が異なる。第１クロ
ツク信号より約90度だけ遅延した第３信号を導入
することも必要である。
に２個のクロツク信号が導入される。一方は入力
交流電圧の負の半サイクルの間低レベル状態にな
り、他方は前者と180度位相が異なる。第１クロ
ツク信号より約90度だけ遅延した第３信号を導入
することも必要である。
本発明の他の目的によれば、第３クロツク信号
が交流電圧の周波数に関係なく導入される。それ
により、本発明の電力スイツチは、60Hzのときと
同様に電源が50Hzのときでも所定の機能を発揮す
ることができる。これはクロツク信号の一つを時
定数の異なる２個の別々の手段で積分し、そして
積分した信号を比較器に印加することにより達成
される。後で詳述するように、本発明のスイツチ
回路は、過電流保護装置を具備し、そしてスイツ
チが開放され且つ負荷が誘導性のときに他のスイ
ツチで生ずるような再ターンオンの問題がなく、
またオフ状態での漏れもなく妨害波は最小であ
る。以下図面を用いて本発明を詳述する。
が交流電圧の周波数に関係なく導入される。それ
により、本発明の電力スイツチは、60Hzのときと
同様に電源が50Hzのときでも所定の機能を発揮す
ることができる。これはクロツク信号の一つを時
定数の異なる２個の別々の手段で積分し、そして
積分した信号を比較器に印加することにより達成
される。後で詳述するように、本発明のスイツチ
回路は、過電流保護装置を具備し、そしてスイツ
チが開放され且つ負荷が誘導性のときに他のスイ
ツチで生ずるような再ターンオンの問題がなく、
またオフ状態での漏れもなく妨害波は最小であ
る。以下図面を用いて本発明を詳述する。
第１図は本発明の一実施例による電力スイツチ
回路の回路図、第２図Ａ〜Ｐはその動作を説明す
るための波形図である。第１図において、交流電
圧源２は入力端Ｉと接地点との間に接続される。
入力端Ｉは線路４を通りそして半導体スイツチ
SCRと機械的スイツチＲとの並列回路を経て出
力端Ｏに接続される。電圧または電流が所定の状
態にあるとき、半導体スイツチSCRと機械的ス
イツチＲとのシーケンス制御は次の論理回路によ
り達成される。
回路の回路図、第２図Ａ〜Ｐはその動作を説明す
るための波形図である。第１図において、交流電
圧源２は入力端Ｉと接地点との間に接続される。
入力端Ｉは線路４を通りそして半導体スイツチ
SCRと機械的スイツチＲとの並列回路を経て出
力端Ｏに接続される。電圧または電流が所定の状
態にあるとき、半導体スイツチSCRと機械的ス
イツチＲとのシーケンス制御は次の論理回路によ
り達成される。
まず、クロツクパルスを送り出す論理回路につ
いて説明する。それはスイツチSCRおよびＲの
動作を入力端Ｉにおける交流電圧に関係づけるた
めに用いられる。入力トランスT1の一次巻線は
接地点と入力端Ｉとの間に接続され、そして中間
タツプ付二次巻線８の両端はダイオード１０およ
び１２を通つて共通点１４に接続され、もつてコ
ンデンサ１５により平滑された非安定の直流電圧
を生ずる。この非安定電圧は電源１６により安定
化され、そして母線１８に供給される。入力端Ｉ
の交流電圧は第２Ａ図の点線VIによつて示され
る。なお、その軸は図の都合上正の電位ｐにある
ように示されているが、これは交流接地点または
中性点である。二次巻線８の下半分とダイオード
１２との接続点２０に現われる交流電圧は、「・」
印で指示された巻線方向によれば前記VIと180度
位相が異なる。この電圧の軸はまた交流接地点で
あるが、第２Ａ図の実線VCで示したように次の
方法でｐにシフトされる。すなわち、抵抗器２２
とコンデンサ２４の直列回路は前記接続点２０と
浮動接地点との間に接続される。また、抵抗器２
８と３０の直列回路は安定化直流電圧の母線１８
と浮動接地点との間に接続され、その共通接続点
は前記抵抗器２２とコンデンサ２４の共通接続点
Ｊに接続される。しかして、抵抗器２８，３０の
値は接続点Ｊにおける交流電圧の軸が正の電位ｐ
になるように設定され、そして電位ｐは交流電圧
の振幅よりも大きい。
いて説明する。それはスイツチSCRおよびＲの
動作を入力端Ｉにおける交流電圧に関係づけるた
めに用いられる。入力トランスT1の一次巻線は
接地点と入力端Ｉとの間に接続され、そして中間
タツプ付二次巻線８の両端はダイオード１０およ
び１２を通つて共通点１４に接続され、もつてコ
ンデンサ１５により平滑された非安定の直流電圧
を生ずる。この非安定電圧は電源１６により安定
化され、そして母線１８に供給される。入力端Ｉ
の交流電圧は第２Ａ図の点線VIによつて示され
る。なお、その軸は図の都合上正の電位ｐにある
ように示されているが、これは交流接地点または
中性点である。二次巻線８の下半分とダイオード
１２との接続点２０に現われる交流電圧は、「・」
印で指示された巻線方向によれば前記VIと180度
位相が異なる。この電圧の軸はまた交流接地点で
あるが、第２Ａ図の実線VCで示したように次の
方法でｐにシフトされる。すなわち、抵抗器２２
とコンデンサ２４の直列回路は前記接続点２０と
浮動接地点との間に接続される。また、抵抗器２
８と３０の直列回路は安定化直流電圧の母線１８
と浮動接地点との間に接続され、その共通接続点
は前記抵抗器２２とコンデンサ２４の共通接続点
Ｊに接続される。しかして、抵抗器２８，３０の
値は接続点Ｊにおける交流電圧の軸が正の電位ｐ
になるように設定され、そして電位ｐは交流電圧
の振幅よりも大きい。
第２Ａ図の実線VCの電圧は、前記接続点Ｊに
現われ、そして比較器２６の反転入力端に印加さ
れる。抵抗器３２と３４の直列回路は安定化直流
電圧の母線１８と浮動接地点との間に接続され、
その共通接続点J1は前記比較器２６の非反転入力
端に接続される。かくして前記接続点J1における
直流電圧は第２Ａ図のＰ＋に示したように、軸ｐ
よりも正になるようにする。プルアツプ抵抗器３
６は、母線１８と前記比較器２６の出力端との間
に接続され、帰還抵抗器３８は、前記比較器２６
の出力端と前記共通接続点J1との間に接続され
る。したがつて、第２Ｂ図に示したように電圧
VCが電位Ｐ＋より大きいとき比較器２６の出力
は“ロー”状態となり、そしてＰ＋より低いとき
は“ハイ”状態となる。帰還抵抗器３８のために
比較器２６の“ハイ”出力状態は、第２Ａ図に示
したように接続点J1の電圧を上げてヒステリシス
を与える。なお、第２Ｂ図に示した波を以下CL
K1という。そしてCL K2はインバータ４０で前
記CL K1を単に反転したものである。
現われ、そして比較器２６の反転入力端に印加さ
れる。抵抗器３２と３４の直列回路は安定化直流
電圧の母線１８と浮動接地点との間に接続され、
その共通接続点J1は前記比較器２６の非反転入力
端に接続される。かくして前記接続点J1における
直流電圧は第２Ａ図のＰ＋に示したように、軸ｐ
よりも正になるようにする。プルアツプ抵抗器３
６は、母線１８と前記比較器２６の出力端との間
に接続され、帰還抵抗器３８は、前記比較器２６
の出力端と前記共通接続点J1との間に接続され
る。したがつて、第２Ｂ図に示したように電圧
VCが電位Ｐ＋より大きいとき比較器２６の出力
は“ロー”状態となり、そしてＰ＋より低いとき
は“ハイ”状態となる。帰還抵抗器３８のために
比較器２６の“ハイ”出力状態は、第２Ａ図に示
したように接続点J1の電圧を上げてヒステリシス
を与える。なお、第２Ｂ図に示した波を以下CL
K1という。そしてCL K2はインバータ４０で前
記CL K1を単に反転したものである。
信号CL K1より約90度だけ遅延した信号CL
K3（第２Ｅ図参照）は次のようにして得られる。
まず、信号CL K1が導出される前記比較器２６
の出力端と浮動接地点との間には抵抗器４２とコ
ンデンサ４４との直列回路が接続されて第１積分
回路を形成する。この時定数により該直列回路の
共通接続点J2には第２Ｄ図の波J2が生ずる。ま
た、抵抗器４６とコンデンサ４８の直列回路より
成る第２積分回路の共通接続点J3には第２Ｄ図の
実線J3によつて示される波が生ずる。次に、前記
接続点J2は比較器５０に反転入力端に接続され、
そして接続点J3は抵抗器５２を通つて非反転入力
端に接続される。前記比較器５０の出力端は抵抗
器５４を介して母線１８に、そして抵抗器５６を
介してその非反転入力端にそれぞれ接続される。
前記抵抗器５２および５６は、接続点J3の電圧が
J2の電圧を越えるときはいつでも第２Ｄ図の点線
Ｈによつて示したようにヒステリシス特性の動作
を与える。なお、比較器５０の出力信号は第２Ｅ
図の信号CL K3である。
K3（第２Ｅ図参照）は次のようにして得られる。
まず、信号CL K1が導出される前記比較器２６
の出力端と浮動接地点との間には抵抗器４２とコ
ンデンサ４４との直列回路が接続されて第１積分
回路を形成する。この時定数により該直列回路の
共通接続点J2には第２Ｄ図の波J2が生ずる。ま
た、抵抗器４６とコンデンサ４８の直列回路より
成る第２積分回路の共通接続点J3には第２Ｄ図の
実線J3によつて示される波が生ずる。次に、前記
接続点J2は比較器５０に反転入力端に接続され、
そして接続点J3は抵抗器５２を通つて非反転入力
端に接続される。前記比較器５０の出力端は抵抗
器５４を介して母線１８に、そして抵抗器５６を
介してその非反転入力端にそれぞれ接続される。
前記抵抗器５２および５６は、接続点J3の電圧が
J2の電圧を越えるときはいつでも第２Ｄ図の点線
Ｈによつて示したようにヒステリシス特性の動作
を与える。なお、比較器５０の出力信号は第２Ｅ
図の信号CL K3である。
点線５８で示した電力検知回路は、母線１８の
安定化直流電圧がほぼ所定値に到達するまでは論
理回路の動作を停止せしめ、そして所定値に達し
たときのみ遅延リセツト信号を生ずるようにす
る。前記電力検知回路５８は、母線１８と浮動接
地点との間に直列接続された抵抗器６０とゼナー
ダイオードＺから成る第１分圧器および抵抗器６
２と６４から成る第２分圧器を含む。前記抵抗器
６０とゼナーダイオードＺとの共通接続点J4は比
較器６６の反転入力端に接続され、そして抵抗器
６２と６４との共通接続点J5は非反転入力点に接
続される。また、抵抗器６８とコンデンサ７０の
直列回路は前記母線１８と浮動接地点との間に接
続され、この共通接続点は前記比較器６６の出力
端に接続される。しかして、前記接続点J4におけ
る電圧は、ダイオードＺの非線形性により安定化
直流電圧が低いときに接続点J5の電圧よりも大き
い。これは比較器６６の出力を“ロー”にさせ
る。母線１８の安定化直流電圧が所定値に十分近
いとき、接続点J5の電圧はJ4の電圧を越え、そし
て比較器６６の出力を“ハイ”にしてコンデンサ
７０を抵抗器６８を通して充電する。この充電作
用で数秒の遅延時間が生ずる。比較器６６の出力
信号は直列に接続されたインバータ７２および７
４を通り２個のＤ形フリツプ・フロツプU1およ
びU2のクリア入力端に接続されたリセツトライ
ン７６に送り出される。インバータがヒステリシ
ス特性を具えているので、前記リセツトライン７
６に送り出される電圧信号はデジタルである。
安定化直流電圧がほぼ所定値に到達するまでは論
理回路の動作を停止せしめ、そして所定値に達し
たときのみ遅延リセツト信号を生ずるようにす
る。前記電力検知回路５８は、母線１８と浮動接
地点との間に直列接続された抵抗器６０とゼナー
ダイオードＺから成る第１分圧器および抵抗器６
２と６４から成る第２分圧器を含む。前記抵抗器
６０とゼナーダイオードＺとの共通接続点J4は比
較器６６の反転入力端に接続され、そして抵抗器
６２と６４との共通接続点J5は非反転入力点に接
続される。また、抵抗器６８とコンデンサ７０の
直列回路は前記母線１８と浮動接地点との間に接
続され、この共通接続点は前記比較器６６の出力
端に接続される。しかして、前記接続点J4におけ
る電圧は、ダイオードＺの非線形性により安定化
直流電圧が低いときに接続点J5の電圧よりも大き
い。これは比較器６６の出力を“ロー”にさせ
る。母線１８の安定化直流電圧が所定値に十分近
いとき、接続点J5の電圧はJ4の電圧を越え、そし
て比較器６６の出力を“ハイ”にしてコンデンサ
７０を抵抗器６８を通して充電する。この充電作
用で数秒の遅延時間が生ずる。比較器６６の出力
信号は直列に接続されたインバータ７２および７
４を通り２個のＤ形フリツプ・フロツプU1およ
びU2のクリア入力端に接続されたリセツトライ
ン７６に送り出される。インバータがヒステリシ
ス特性を具えているので、前記リセツトライン７
６に送り出される電圧信号はデジタルである。
入力端Ｉと出力端Ｏとの間を接続したり切断す
るためのスイツチング回路に対する制御信号は、
プロセツサ８２の信号源からフリツプ・フロツプ
U1のＤ入力端、つまりピン４に供給することが
できる。ここで、前記制御信号が“ハイ”状態で
あれば入力端Ｉと出力端Ｏとを接続し、そして
“ロー”状態で切断する。信号源８２の出力信号
は信号CL K1により付勢されたフリツプ・フロ
ツプU1の入力端４に印加され、そしてフリツ
プ・フロツプのU1の出力端２における出力信号
はオアゲートU3の一方の入力端１およびフリツ
プ・フロツプU2のＤ入力端４に導入される。ま
た、信号CL K2によつて付勢されたフリツプ・
フロツプU2の出力信号は排他的オアゲートU4の
一方の入力端２とアンドゲートU5の一方の入力
端６とに導入される。アンドゲートU5の他方の
入力端５は信号CL K3へ接続され、その出力端
４はオアゲートU3の他方の入力端２へ接続され
る。前記オアゲートU3の出力端３はゲートU4の
他方の入力端１へ接続され、該ゲートU4の出力
端３はインバータU6の入力端に接続され、そし
て該インバータU6の出力端１８はパルストラン
スT2の一次巻線７８の一端に接続される。なお、
巻線７８の他端は前記非安定直流電圧が現われる
共通点１４に接続される。また、前記出力端１８
と浮動接地点との間にはゼナーダイオード７９が
接続される。前記パルストランスT2の二次巻線
８０はコンデンサ８２によつて分路され、そした
その一端は半導体スイツチSCRのトリガ電極に
接続される。巻線８０の他端はスイツチSCRの
陰極に接続される。したがつて、インバータU6
の出力が“ロー”のとき、スイツチSCRのトリ
ガ電極にパルスが印加されてスイツチSCRが導
通する。
るためのスイツチング回路に対する制御信号は、
プロセツサ８２の信号源からフリツプ・フロツプ
U1のＤ入力端、つまりピン４に供給することが
できる。ここで、前記制御信号が“ハイ”状態で
あれば入力端Ｉと出力端Ｏとを接続し、そして
“ロー”状態で切断する。信号源８２の出力信号
は信号CL K1により付勢されたフリツプ・フロ
ツプU1の入力端４に印加され、そしてフリツ
プ・フロツプのU1の出力端２における出力信号
はオアゲートU3の一方の入力端１およびフリツ
プ・フロツプU2のＤ入力端４に導入される。ま
た、信号CL K2によつて付勢されたフリツプ・
フロツプU2の出力信号は排他的オアゲートU4の
一方の入力端２とアンドゲートU5の一方の入力
端６とに導入される。アンドゲートU5の他方の
入力端５は信号CL K3へ接続され、その出力端
４はオアゲートU3の他方の入力端２へ接続され
る。前記オアゲートU3の出力端３はゲートU4の
他方の入力端１へ接続され、該ゲートU4の出力
端３はインバータU6の入力端に接続され、そし
て該インバータU6の出力端１８はパルストラン
スT2の一次巻線７８の一端に接続される。なお、
巻線７８の他端は前記非安定直流電圧が現われる
共通点１４に接続される。また、前記出力端１８
と浮動接地点との間にはゼナーダイオード７９が
接続される。前記パルストランスT2の二次巻線
８０はコンデンサ８２によつて分路され、そした
その一端は半導体スイツチSCRのトリガ電極に
接続される。巻線８０の他端はスイツチSCRの
陰極に接続される。したがつて、インバータU6
の出力が“ロー”のとき、スイツチSCRのトリ
ガ電極にパルスが印加されてスイツチSCRが導
通する。
次にスイツチSCRの陽極と前記交流ライン４
との間には、抵抗器８４とインダクタ８６の直列
回路が接続され、そして陰極と接地点との間には
抵抗器８８とコンデンサ９０の直列回路が接続さ
れている。ここで、前記抵抗器８４はスイツチ
SCRを通つて流れるピーク電流を制限し、イン
ダクタ８６はdi／dtを制限してスイツチSCRの破
壊を防ぎ、そして抵抗器８８とコンデンサ９０は
dv／dtを制限する。したがつて、負荷が誘導性
でスイツチSCRがターンオフされるときに発生
する妨害波が制限される。
との間には、抵抗器８４とインダクタ８６の直列
回路が接続され、そして陰極と接地点との間には
抵抗器８８とコンデンサ９０の直列回路が接続さ
れている。ここで、前記抵抗器８４はスイツチ
SCRを通つて流れるピーク電流を制限し、イン
ダクタ８６はdi／dtを制限してスイツチSCRの破
壊を防ぎ、そして抵抗器８８とコンデンサ９０は
dv／dtを制限する。したがつて、負荷が誘導性
でスイツチSCRがターンオフされるときに発生
する妨害波が制限される。
オアゲートU3の出力端３はまたインバータU7
の入力端に接続され、U7の出力端１７と浮動接
地点との間にはゼナーダイオード９２が接続され
る。前記出力端１７は機械的スイツチＲを駆動さ
せるためのリレーコイル９４および抵抗器９６の
直列回路を通つて前記共通点１４に接続される。
そして前記直列回路の共通接続点と浮動接地点と
の間にはコンデンサ９８が接続される。かくし
て、インバータU7の出力が“ロー”状態のとき、
機械的スイツチＲは閉結される。前記リレーコイ
ル９４には初期電圧としてコンデンサ９８の端子
間非安定電圧が印加されるけれども、機械的スイ
ツチＲが閉結した後電圧は半導体スイツチよつて
減少される。
の入力端に接続され、U7の出力端１７と浮動接
地点との間にはゼナーダイオード９２が接続され
る。前記出力端１７は機械的スイツチＲを駆動さ
せるためのリレーコイル９４および抵抗器９６の
直列回路を通つて前記共通点１４に接続される。
そして前記直列回路の共通接続点と浮動接地点と
の間にはコンデンサ９８が接続される。かくし
て、インバータU7の出力が“ロー”状態のとき、
機械的スイツチＲは閉結される。前記リレーコイ
ル９４には初期電圧としてコンデンサ９８の端子
間非安定電圧が印加されるけれども、機械的スイ
ツチＲが閉結した後電圧は半導体スイツチよつて
減少される。
上述構成のスイツチング回路の動作を次に説明
する。第２Ｆ図に示したように、リセツト信号が
“ハイ”で、且つ入力端Ｉが出力端Ｏに接続され
るものと仮定する。プロセツサ８２は第２Ｇ図の
ｃで示したように、フリツプ・フロツプU1の入
力端４を“ハイ”状態の電圧レベルにする。信号
CL K1の次の立ち上りでフリツプ・フロツプU1
の出力端２は“ハイ”にラツチされる。この出力
信号は第２Ｈ図に示したように、ゲートU3の入
力端１とフリツプ・フロツプU2の入力端４とに
導入される。したがつて、ゲートU3は少なくと
も一個の“ハイ”入力をもち、その結果該ゲート
U3の出力端３は“ハイ”状態になる。第２Ｉ図
に示すように、前記ゲートU3の出力は排他的オ
アゲートU4の入力端１とインバータU7の入力端
とに導入される。このとき、フリツプ・フロツプ
U2の出力端２のレベルはまだ“ロー”であるか
ら、ゲートU4の入力は１個だけ“ハイ”となり、
その結果第２Ｊ図に示すようにその出力端３の信
号は“ハイ”になる。これはまた、第２Ｋ図に示
すようにインバータU6の出力端１８を“ロー”
にさせ、スイツチSCRのトリガ電極に付勢電圧
を印加し、それによりスイツチSCRを導通させ
る。この導通は交流電圧VIがその軸を上方へ通
過する直前に起こる。これが起こると、スイツチ
SCRは第２Ｌ図のｃに示したように閉結される。
する。第２Ｆ図に示したように、リセツト信号が
“ハイ”で、且つ入力端Ｉが出力端Ｏに接続され
るものと仮定する。プロセツサ８２は第２Ｇ図の
ｃで示したように、フリツプ・フロツプU1の入
力端４を“ハイ”状態の電圧レベルにする。信号
CL K1の次の立ち上りでフリツプ・フロツプU1
の出力端２は“ハイ”にラツチされる。この出力
信号は第２Ｈ図に示したように、ゲートU3の入
力端１とフリツプ・フロツプU2の入力端４とに
導入される。したがつて、ゲートU3は少なくと
も一個の“ハイ”入力をもち、その結果該ゲート
U3の出力端３は“ハイ”状態になる。第２Ｉ図
に示すように、前記ゲートU3の出力は排他的オ
アゲートU4の入力端１とインバータU7の入力端
とに導入される。このとき、フリツプ・フロツプ
U2の出力端２のレベルはまだ“ロー”であるか
ら、ゲートU4の入力は１個だけ“ハイ”となり、
その結果第２Ｊ図に示すようにその出力端３の信
号は“ハイ”になる。これはまた、第２Ｋ図に示
すようにインバータU6の出力端１８を“ロー”
にさせ、スイツチSCRのトリガ電極に付勢電圧
を印加し、それによりスイツチSCRを導通させ
る。この導通は交流電圧VIがその軸を上方へ通
過する直前に起こる。これが起こると、スイツチ
SCRは第２Ｌ図のｃに示したように閉結される。
ゲートU3の出力端３における“ハイ”信号は、
インバータU7の入力端にも印加され、その結果
その出力端１７は第２Ｍ図に示したように“ロ
ー”になる。次に数ミリ秒後、機械的スイツチＲ
は第１回目の閉結を行ない、そして第２Ｎ図に示
したようにチヤタリングをした後完全に閉結され
る。第２Ｌ図および第２Ｎ図はそれぞれスイツチ
SCRおよびＲに流れる電流を示す。スイツチＲ
が閉結されたとき大部分の電流が該スイツチＲに
流れる。次に、スイツチSCRが導通し、その両
端間の電圧は低電圧のレベルになるので、スイツ
チＲがいかにチヤタリングをしてもほとんど妨害
波を生じない。この場合、機械的スイツチＲは開
放指令があるまでその接点は閉結されたままであ
る。信号CL K2の次の正の遷移のときに、フリ
ツプ・フロツプU2の出力は“ハイ”状態にラツ
チされる。ここで、排他的オアゲートU4の２個
の入力端はいずれも“ハイ”になつたので、その
出力は“ロー”になる。インバータU6の出力端
１８のレベルは第２Ｋ図のように“ハイ”とな
り、パルストランスT2はターンオフとなる。こ
こで前記トランスT2は交流ラインサイクルの少
なくとも２分の１のパルスを通すに十分な大きさ
である。フリツプ・フロツプU1がクロツクオフ
されるまでスイツチSCRに関する動作はそれ以
上起こらない。
インバータU7の入力端にも印加され、その結果
その出力端１７は第２Ｍ図に示したように“ロ
ー”になる。次に数ミリ秒後、機械的スイツチＲ
は第１回目の閉結を行ない、そして第２Ｎ図に示
したようにチヤタリングをした後完全に閉結され
る。第２Ｌ図および第２Ｎ図はそれぞれスイツチ
SCRおよびＲに流れる電流を示す。スイツチＲ
が閉結されたとき大部分の電流が該スイツチＲに
流れる。次に、スイツチSCRが導通し、その両
端間の電圧は低電圧のレベルになるので、スイツ
チＲがいかにチヤタリングをしてもほとんど妨害
波を生じない。この場合、機械的スイツチＲは開
放指令があるまでその接点は閉結されたままであ
る。信号CL K2の次の正の遷移のときに、フリ
ツプ・フロツプU2の出力は“ハイ”状態にラツ
チされる。ここで、排他的オアゲートU4の２個
の入力端はいずれも“ハイ”になつたので、その
出力は“ロー”になる。インバータU6の出力端
１８のレベルは第２Ｋ図のように“ハイ”とな
り、パルストランスT2はターンオフとなる。こ
こで前記トランスT2は交流ラインサイクルの少
なくとも２分の１のパルスを通すに十分な大きさ
である。フリツプ・フロツプU1がクロツクオフ
されるまでスイツチSCRに関する動作はそれ以
上起こらない。
次に入力端Ｉと出力端Ｏとの間の断路について
説明する。まず、プロセツサ８２は第２Ｇ図の９
３で示したようにフリツプ・フロツプU1の入力
端４を“ロー”状態にする。信号CL K1の次の
正の端縁でフリツプ・フロツプU1は、入力端４
の“ロー”信号を出力端２にラツチする。この
“ロー”信号はまた第２Ｈ図のようにゲートU3の
入力端１およびフリツプ・フロツプU2の入力端
４に印加される。入力端Ｉが出力端Ｏに接続され
た後、アンドゲートU5の出力端４は第２Ｐ図に
示したように信号CL K3に追従することに注目
すべきである。したがつて、信号CL K3の次の
“ロー”のときにゲートU5の出力端４は“ロー”
となり、その結果ゲートU3の２個の入力端は
“ロー”となり、そしてその出力端３も“ロー”
となる。この“ロー”信号は第２Ｉ図のようにゲ
ートU4の入力端１に印加され、そして他方の入
力端２は“ハイ”であるから、該ゲートU4の出
力は“ハイ”となり、これがインバータU6によ
り反転され、その結果出力端１８が“ロー”レベ
ルとなつてスイツチSCRのゲート電流を流す。
そして１ミリ秒後にスイツチSCRは第２Ｌ図の
９５に示すような電流を流す。次に第２Ｉ図に示
したようにゲートU3の出力端３から送り出され
た“ロー”信号は、ゲートU4の入力端１とイン
バータU7の入力端とに導入され、そして第２Ｍ
図で示すように出力端１７を“ハイ”レベルにす
る。その結果、機械的スイツチＲは第２Ｎ図に示
したように数ミリ秒内に開放され、そしてスイツ
チSCRが負荷電流を供給する。ここで機械的ス
イツチＲは何度かチヤタリングをする。そして約
４分の１サイクルの後、信号CL K2が“ハイ”
になつたときフリツプ・フロツプU2の入力端４
の“ロー”レベルは、その出力端２にラツチされ
る。ゲートU4の両入力端１および２は、ここで
“ロー”となり、その結果該ゲートU4の出力は
“ロー”レベルとなる。これにより第２Ｋ図に示
したようにインバータU6の出力は“ハイ”にな
り、第２Ａ図の実線Ｉによつて示された負荷内の
電流が零を通るとき、第２Ｌ図に示したようにス
イツチSCRが開放される。
説明する。まず、プロセツサ８２は第２Ｇ図の９
３で示したようにフリツプ・フロツプU1の入力
端４を“ロー”状態にする。信号CL K1の次の
正の端縁でフリツプ・フロツプU1は、入力端４
の“ロー”信号を出力端２にラツチする。この
“ロー”信号はまた第２Ｈ図のようにゲートU3の
入力端１およびフリツプ・フロツプU2の入力端
４に印加される。入力端Ｉが出力端Ｏに接続され
た後、アンドゲートU5の出力端４は第２Ｐ図に
示したように信号CL K3に追従することに注目
すべきである。したがつて、信号CL K3の次の
“ロー”のときにゲートU5の出力端４は“ロー”
となり、その結果ゲートU3の２個の入力端は
“ロー”となり、そしてその出力端３も“ロー”
となる。この“ロー”信号は第２Ｉ図のようにゲ
ートU4の入力端１に印加され、そして他方の入
力端２は“ハイ”であるから、該ゲートU4の出
力は“ハイ”となり、これがインバータU6によ
り反転され、その結果出力端１８が“ロー”レベ
ルとなつてスイツチSCRのゲート電流を流す。
そして１ミリ秒後にスイツチSCRは第２Ｌ図の
９５に示すような電流を流す。次に第２Ｉ図に示
したようにゲートU3の出力端３から送り出され
た“ロー”信号は、ゲートU4の入力端１とイン
バータU7の入力端とに導入され、そして第２Ｍ
図で示すように出力端１７を“ハイ”レベルにす
る。その結果、機械的スイツチＲは第２Ｎ図に示
したように数ミリ秒内に開放され、そしてスイツ
チSCRが負荷電流を供給する。ここで機械的ス
イツチＲは何度かチヤタリングをする。そして約
４分の１サイクルの後、信号CL K2が“ハイ”
になつたときフリツプ・フロツプU2の入力端４
の“ロー”レベルは、その出力端２にラツチされ
る。ゲートU4の両入力端１および２は、ここで
“ロー”となり、その結果該ゲートU4の出力は
“ロー”レベルとなる。これにより第２Ｋ図に示
したようにインバータU6の出力は“ハイ”にな
り、第２Ａ図の実線Ｉによつて示された負荷内の
電流が零を通るとき、第２Ｌ図に示したようにス
イツチSCRが開放される。
第２Ｇ図に示したように、制御信号が入力端Ｉ
と出力端Ｏとを接続させるように示していると
き、スイツチSCRはプリトリガされ、その結果
スイツチSCRはもしもなんらかの負荷があれば
次の交流電圧の零交差点で自動的に導通する。こ
れは零ボルトでの導通を保証する。ここで、リレ
ーコイル９４は次の電圧交差点の前に機械的スイ
ツチＲを閉結することができるときにエネルギー
が付与される。
と出力端Ｏとを接続させるように示していると
き、スイツチSCRはプリトリガされ、その結果
スイツチSCRはもしもなんらかの負荷があれば
次の交流電圧の零交差点で自動的に導通する。こ
れは零ボルトでの導通を保証する。ここで、リレ
ーコイル９４は次の電圧交差点の前に機械的スイ
ツチＲを閉結することができるときにエネルギー
が付与される。
第２Ｇ図に示したように制御信号が入力端Ｉを
出力端Ｏから切断するようになつているとき、電
流がスイツチSCRを導通させる方向の極性で交
流電圧のピーク直前に、信号CL K3に応答して
スイツチSCRのプリトリガが起こるのが望まし
い。リレーコイル９４は前記プリトリガと同時に
エネルギーが止められ、そして第２Ａ図の波形Ｉ
に示したように、電流の次の交差点で前で機械的
スイツチＲを開放しなければならない。機械的ス
イツチＲは４分の１サイクル以内で開放されなけ
ればならないので、最悪の場合は負荷が抵抗とし
て動作する場合である。もし、負荷が誘導性であ
れば、機械的スイツチＲは２分の１サイクル以内
で開放されねばならない。ここで各スイツチング
素子と制御論理回路は、機械的スイツチＲおよび
トランスT1，T2により絶縁されていることに注
目すべきである。次に両積分回路を構成する抵抗
器４２，４６とコンデンサ４４，４８および比較
器５０で信号CL K3を得ることの利点は、信号
CL K1に関する信号CL K3の約90度の遅延が、
入力端Ｉに印加される交流電圧の周波数変化に影
響されないことであり、その結果、本電力スイツ
チ回路は50Hzおよび60Hzの電源周波数で動作でき
る。
出力端Ｏから切断するようになつているとき、電
流がスイツチSCRを導通させる方向の極性で交
流電圧のピーク直前に、信号CL K3に応答して
スイツチSCRのプリトリガが起こるのが望まし
い。リレーコイル９４は前記プリトリガと同時に
エネルギーが止められ、そして第２Ａ図の波形Ｉ
に示したように、電流の次の交差点で前で機械的
スイツチＲを開放しなければならない。機械的ス
イツチＲは４分の１サイクル以内で開放されなけ
ればならないので、最悪の場合は負荷が抵抗とし
て動作する場合である。もし、負荷が誘導性であ
れば、機械的スイツチＲは２分の１サイクル以内
で開放されねばならない。ここで各スイツチング
素子と制御論理回路は、機械的スイツチＲおよび
トランスT1，T2により絶縁されていることに注
目すべきである。次に両積分回路を構成する抵抗
器４２，４６とコンデンサ４４，４８および比較
器５０で信号CL K3を得ることの利点は、信号
CL K1に関する信号CL K3の約90度の遅延が、
入力端Ｉに印加される交流電圧の周波数変化に影
響されないことであり、その結果、本電力スイツ
チ回路は50Hzおよび60Hzの電源周波数で動作でき
る。
別の動作モードによれば、機械的スイツチＲが
閉結する前から機械的スイツチＲが開放された後
までスイツチSCRに電流を流すことができる。
これは第１図の点線ルートで示したように、オア
ゲートU8の入力端をフリツプ・フロツプU1，U2
の各出力端２に接続し、そしてその出力端は前記
ゲートU4に一方の入力端２に接続し、且つゲー
トU4の他方の入力端１には信号CL K2を印加す
ることにより達成される。。この場合、ゲートU4
の各入力端１と２はｘ印で示すようにゲートU3
の出力端３およびフリツプ・フロツプU2の出力
端２から切り離される。
閉結する前から機械的スイツチＲが開放された後
までスイツチSCRに電流を流すことができる。
これは第１図の点線ルートで示したように、オア
ゲートU8の入力端をフリツプ・フロツプU1，U2
の各出力端２に接続し、そしてその出力端は前記
ゲートU4に一方の入力端２に接続し、且つゲー
トU4の他方の入力端１には信号CL K2を印加す
ることにより達成される。。この場合、ゲートU4
の各入力端１と２はｘ印で示すようにゲートU3
の出力端３およびフリツプ・フロツプU2の出力
端２から切り離される。
第１図は本発明の一実施例による電力スイツチ
回路の回路図、第２図Ａ〜Ｐ図はその動作を説明
するための波形図である。 ２……交流電圧源、２６，５０，６６……比較
器、４０，７２，７４……インバータ、５８……
電力検知回路、８２……プロセツサ、U1，U2…
…フリツプ・フロツプ、SCR……半導体スイツ
チ、Ｒ……機械的スイツチ、９４……リレーコイ
ル、T1……入力トランス、T2……パルストラン
ス、U3……オアゲート、U4……排他的オアゲー
ト、U5……アンドゲート、U6，U7……インバー
タ。
回路の回路図、第２図Ａ〜Ｐ図はその動作を説明
するための波形図である。 ２……交流電圧源、２６，５０，６６……比較
器、４０，７２，７４……インバータ、５８……
電力検知回路、８２……プロセツサ、U1，U2…
…フリツプ・フロツプ、SCR……半導体スイツ
チ、Ｒ……機械的スイツチ、９４……リレーコイ
ル、T1……入力トランス、T2……パルストラン
ス、U3……オアゲート、U4……排他的オアゲー
ト、U5……アンドゲート、U6，U7……インバー
タ。
Claims (1)
- 【特許請求の範囲】 １ シリコン制御整流器手段と機械的スイツチと
の並列接続回路から成り、入力端に印加される入
力交流電圧を出力端に接続するスイツチング手段
と、 前記入力交流電圧に応答し、該入力交流電圧の
所定値以上の部分では第１レベルを有し、他の部
分では第２レベルを有する第１クロツク信号を発
生する第１クロツク信号発生手段と、 前記第１クロツク信号とほぼ180度位相の異な
る第２クロツク信号を発生する第２クロツク信号
発生手段と、 前記第１クロツク信号に応答して、前記第１、
第２クロツク信号の１つの位相がほぼ90度異なる
第３クロツク信号を発生する第３クロツク信号発
生手段と、 前記スイツチング手段の閉結、開放制御に関連
する制御信号源と、 前記制御信号源が入力に接続され、前記第１ク
ロツク信号発生手段の出力がクロツク入力端に接
続された第１のＤ型フリツプフロツプ手段と、 前記第１のＤ型フリツプフロツプ手段と直列接
続され、前記第２クロツク信号発生手段の出力が
クロツク入力端に接続された第２のＤ型フリツプ
フロツプ手段と、 一方の入力が前記第２のＤ型フリツプフロツプ
手段の出力に接続され、他方の入力が前記第３ク
ロツク信号発生手段の出力に接続された論理積手
段と、 一方の入力が前記第１のＤ型フリツプフロツプ
手段の出力に接続され、他方の入力が前記論理積
手段の出力に接続された論理和手段と、 一方の入力が前記第２のＤ型フリツプフロツプ
手段の出力に接続され、他方の入力が前記論理和
手段の出力に接続された排他的論理和手段と、 前記排他的論理和手段の出力と直流電圧源との
間に接続された、変成器手段の第１巻線と、 前記シリコン制御整流器手段の制御端子とカソ
ード端子との間に接続された、前記変成器手段の
第２巻線と、 前記論理和手段の出力と直流電圧源との間に接
続された、前記機械的スイツチの駆動用リレーコ
イルと、 を備えて成る電力スイツチ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US344853 | 1982-02-01 | ||
| US06/344,853 US4466038A (en) | 1982-02-01 | 1982-02-01 | Hybrid power switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58133037A JPS58133037A (ja) | 1983-08-08 |
| JPH0456489B2 true JPH0456489B2 (ja) | 1992-09-08 |
Family
ID=23352337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015389A Granted JPS58133037A (ja) | 1982-02-01 | 1983-02-01 | 電力スイツチ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4466038A (ja) |
| JP (1) | JPS58133037A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4618906A (en) * | 1984-07-16 | 1986-10-21 | Westinghouse Electric Corp. | Hybrid solid state/mechanical switch with failure protection |
| GB8421070D0 (en) * | 1984-08-20 | 1984-09-26 | Muirhead A D | Power switching device |
| KR900000310B1 (en) * | 1985-02-20 | 1990-01-25 | Takamisawa Electric Co | Hybrid relay circuit having electromagnetic relay for switching ac power supply |
| US4658320A (en) * | 1985-03-08 | 1987-04-14 | Elecspec Corporation | Switch contact arc suppressor |
| US4811163A (en) * | 1987-01-14 | 1989-03-07 | Varo, Inc. | Automatic power bus transfer equipment |
| US4748343A (en) * | 1987-02-19 | 1988-05-31 | Westinghouse Electric Corp. | Electromagnetic contactor with universal control |
| JP3703862B2 (ja) * | 1994-04-25 | 2005-10-05 | 富士電機機器制御株式会社 | ハイブリッドスイッチ |
| US5933304A (en) * | 1998-04-28 | 1999-08-03 | Carlingswitch, Inc. | Apparatus and method of interrupting current for reductions in arcing of the switch contacts |
| NL1016791C2 (nl) * | 2000-12-04 | 2002-06-05 | Holec Holland Nv | Hybride elektrische schakelinrichting. |
| AUPR212700A0 (en) * | 2000-12-18 | 2001-01-25 | Southcorp Australia Pty Ltd | Thermostat to provide a water heater with adaptive adjustment to controlled water temperature |
| KR100394245B1 (ko) * | 2001-01-15 | 2003-08-06 | 엘지산전 주식회사 | 콘덴서 부하용 하이브리드 개폐기 |
| KR100434153B1 (ko) * | 2002-04-12 | 2004-06-04 | 엘지산전 주식회사 | 하이브리드 직류 전자 접촉기 |
| EP1890214A1 (en) * | 2006-08-15 | 2008-02-20 | ABB Technology Ltd | Signal generation unit and method to generate a data signal in a control unit of a power system device |
| US8619395B2 (en) | 2010-03-12 | 2013-12-31 | Arc Suppression Technologies, Llc | Two terminal arc suppressor |
| US8928184B2 (en) | 2010-10-15 | 2015-01-06 | Echola Systems, Llc. | Reliable low-cost hybrid switch module for switched power distribution systems |
| US8674555B2 (en) | 2011-03-07 | 2014-03-18 | Layerzero Power Systems, Inc. | Neutral switching high speed AC transfer switch |
| CN104184105B (zh) * | 2013-05-27 | 2017-06-23 | 深圳市海洋王照明工程有限公司 | 一种过流保护装置和电子设备 |
| CN104518766A (zh) * | 2015-01-14 | 2015-04-15 | 厦门海瑞斯智能有限公司 | 功率器件的开关控制方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3237030A (en) * | 1962-09-28 | 1966-02-22 | Dynamics Controls Corp | Radio noise-free switch |
| US4068273A (en) * | 1976-01-08 | 1978-01-10 | International Telephone And Telegraph Corporation | Hybrid power switch |
| JPS5649495A (en) * | 1980-09-29 | 1981-05-06 | Chiyoda Chem Eng & Constr Co Ltd | Regasifying method for liquefied natural gas |
| US4356525A (en) * | 1981-01-05 | 1982-10-26 | General Electric Company | Method and circuit for controlling a hybrid contactor |
-
1982
- 1982-02-01 US US06/344,853 patent/US4466038A/en not_active Expired - Fee Related
-
1983
- 1983-02-01 JP JP58015389A patent/JPS58133037A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4466038A (en) | 1984-08-14 |
| JPS58133037A (ja) | 1983-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456489B2 (ja) | ||
| US5930122A (en) | Inverter and DC power supply apparatus with inverter used therein | |
| US4356525A (en) | Method and circuit for controlling a hybrid contactor | |
| JPS62190620A (ja) | ハイブリツド電力制御装置 | |
| US4736286A (en) | Switching power supply | |
| GB2178255A (en) | Solid state power controller with leakage current shunt circuit | |
| JPS6134693B2 (ja) | ||
| JPS6338934B2 (ja) | ||
| JPS5871517A (ja) | 転流補助付き電力継電器 | |
| US4010386A (en) | Synchronous switch control circuit | |
| US4045822A (en) | Ground fault interrupter apparatus | |
| JPS6134692B2 (ja) | ||
| US3992638A (en) | Synchronous switch | |
| US4359681A (en) | Alternating current power controller with DC transistor switching and an internal DC power supply | |
| KR900015424A (ko) | 스위치 모드 전원회로 | |
| US3502957A (en) | Anti-shorting circuit for load-guided inverters | |
| US5675476A (en) | Phase controlled bridge | |
| US3569999A (en) | A.c. control circuit | |
| US3466466A (en) | Static alternating current circuit breaking device | |
| JPS619120A (ja) | 漏電検出回路 | |
| SU1272394A1 (ru) | Устройство дл защиты трехфазной электроустановки от несимметричных режимов работы | |
| GB2136227A (en) | Direct Current Circuit Breakers | |
| US4320336A (en) | Circuit arrangement for the on-off switching of a line voltage to and from a load | |
| SU1394311A1 (ru) | Устройство дл защиты от короткого замыкани между фазами разных цепей двухцепной линии электропередачи | |
| SU652643A1 (ru) | Устройство дл защиты электроустановки от пропадани напр жени одной из фаз |