JPH045703A - シーケンスプログラム作成装置 - Google Patents
シーケンスプログラム作成装置Info
- Publication number
- JPH045703A JPH045703A JP10721390A JP10721390A JPH045703A JP H045703 A JPH045703 A JP H045703A JP 10721390 A JP10721390 A JP 10721390A JP 10721390 A JP10721390 A JP 10721390A JP H045703 A JPH045703 A JP H045703A
- Authority
- JP
- Japan
- Prior art keywords
- program
- circuit
- double coil
- memory
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 claims abstract description 13
- 238000005457 optimization Methods 0.000 claims abstract description 6
- 230000002452 interceptive effect Effects 0.000 claims abstract description 5
- 238000012937 correction Methods 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、実行すべきシーケンス命令をラダー図の形態
で入力することが可能であり、この命令と実行形式の機
械語とが1;1で対応する命令体系のプログラマブル
コントローラのシーケンスプログラム作成装置に関する
。
で入力することが可能であり、この命令と実行形式の機
械語とが1;1で対応する命令体系のプログラマブル
コントローラのシーケンスプログラム作成装置に関する
。
(ロ)従来の技術
従来ラダー図によってシーケンス命令を入力し得るプロ
グラマブル・コントローラのプログラム作成装置がある
。上記シーケンス・プログラム作成装置は、例えば第6
0で示されるようなラダー図に基づいてプログラムを作
成する。このように入力されたシーケンス プログラム
のエラーチェック、回路の最適化(特願昭63−116
79号)二重コイル(特願昭63−322759号)の
修正等をシーケンス・プログラム作成後に行う装置があ
る。
グラマブル・コントローラのプログラム作成装置がある
。上記シーケンス・プログラム作成装置は、例えば第6
0で示されるようなラダー図に基づいてプログラムを作
成する。このように入力されたシーケンス プログラム
のエラーチェック、回路の最適化(特願昭63−116
79号)二重コイル(特願昭63−322759号)の
修正等をシーケンス・プログラム作成後に行う装置があ
る。
(ハ)発明が解決しようとする課題
ところで、こうした方法ではユーザがプログラムを作成
していく上でプログラム全部を作成後チエツク、最適化
、二重コイル等の修正等を行う場合、エラーリスト等を
出してそれを参照しながらチエツクを行っていかなけれ
ばならず、プログラムノチエツクと修正に時間と労力が
かかるという問題があった。
していく上でプログラム全部を作成後チエツク、最適化
、二重コイル等の修正等を行う場合、エラーリスト等を
出してそれを参照しながらチエツクを行っていかなけれ
ばならず、プログラムノチエツクと修正に時間と労力が
かかるという問題があった。
本発明は斯かる事情に鑑みてなされたものであリ、プロ
グラムのチエツク、最適化、修正等を一回路毎に行うこ
とにより、シーケンスプログラム作成の労力と時間を軽
減することを目的とする。
グラムのチエツク、最適化、修正等を一回路毎に行うこ
とにより、シーケンスプログラム作成の労力と時間を軽
減することを目的とする。
(ニ)課題を解決するための手段
上記目的を達成するために、本発明のプログラム作成装
置は、操作者からのコマンド入力に応じて、上記ユーザ
プログラムの文法エラーのチエツクを行なう文法エラー
処理手段と、二重コイルを検索し、修正する二重コイル
処理手段と、回路の最適化を行なう最適化回路処理手段
とを具備し、これらの処理をユーザと対話形式で行なう
ものである。
置は、操作者からのコマンド入力に応じて、上記ユーザ
プログラムの文法エラーのチエツクを行なう文法エラー
処理手段と、二重コイルを検索し、修正する二重コイル
処理手段と、回路の最適化を行なう最適化回路処理手段
とを具備し、これらの処理をユーザと対話形式で行なう
ものである。
(ホ)作 用
以上の構成のシーケンスプログラム作成装置によれば、
プログラム作成時に、−回路作成毎に対話形式で文法エ
ラーチェック、二重コイルチエツクと修正、回路の最適
化を同時に行なえる。これによりプログラムを全て入力
し終わってからエラーチェックを行ない、エラーリスト
等を見ながらプログラムの修正を行なわなくてもよいの
でプログラム作成に要する時間、及び労力の軽減を図る
ことができる。
プログラム作成時に、−回路作成毎に対話形式で文法エ
ラーチェック、二重コイルチエツクと修正、回路の最適
化を同時に行なえる。これによりプログラムを全て入力
し終わってからエラーチェックを行ない、エラーリスト
等を見ながらプログラムの修正を行なわなくてもよいの
でプログラム作成に要する時間、及び労力の軽減を図る
ことができる。
(へ)実施例
以下に、この発明に係るシーケンス プログラム作成装
置の実施例を添付図面を参照しながら説明する。
置の実施例を添付図面を参照しながら説明する。
第1図は、プログラム作成装置の機能ブロック口を示す
。
。
このシーケンス・プログラム作成装置は、ユーザプログ
ラムの命令等を入力する入力部(1)と、−回路作成毎
に文法エラーチェックを行なう文法エラー処理部(2)
と、文法エラーがなくなれば、二重コイルがあるか検索
し、修正をする二重コイル処理部(3)と、回路のステ
ップ数を少なくして実行速度向上のために回路の最適化
を行なう最適回路処理部(4)と、(2)、+31 (
4)の処理部の結果を表示し、ユーザと対話形式で処理
して行くために必要な表示部(5)とを有する。
ラムの命令等を入力する入力部(1)と、−回路作成毎
に文法エラーチェックを行なう文法エラー処理部(2)
と、文法エラーがなくなれば、二重コイルがあるか検索
し、修正をする二重コイル処理部(3)と、回路のステ
ップ数を少なくして実行速度向上のために回路の最適化
を行なう最適回路処理部(4)と、(2)、+31 (
4)の処理部の結果を表示し、ユーザと対話形式で処理
して行くために必要な表示部(5)とを有する。
第2図は、シーケンスプログラム作成装置のハードウェ
ア構成図を示す。
ア構成図を示す。
このシーケンスプログラム作成装置のパスライン(18
)には、CPU1ll)と、システムプロクラムメモリ
(12)と、ユーザプログラムメモリ(13)と、デー
タメモリ(14)と、入力回路(15)と、出力回路(
16)と、周辺装置インターフェース(17)とが接続
されている。
)には、CPU1ll)と、システムプロクラムメモリ
(12)と、ユーザプログラムメモリ(13)と、デー
タメモリ(14)と、入力回路(15)と、出力回路(
16)と、周辺装置インターフェース(17)とが接続
されている。
CP U (11)は、システムプログラムメモリ(1
2)に予め格納されるシステムプログラムに基づいて、
二重コイルチエツク処理等を実行する。
2)に予め格納されるシステムプログラムに基づいて、
二重コイルチエツク処理等を実行する。
システムプログラムメモリ(]2)は、二重コイルチエ
ツク処理等を上記CP U (11)に行なわせるシス
テムプログラムを格納する。このシステムプログラムに
基づいて表したものが、上記第1図の機能ブロック図で
ある。
ツク処理等を上記CP U (11)に行なわせるシス
テムプログラムを格納する。このシステムプログラムに
基づいて表したものが、上記第1図の機能ブロック図で
ある。
ユーザプログラムメモリ(13)は、ユーザがラダー図
に基づいて、プロクラム変換したユーザプログラムを格
納する。また、データメモリ(14)は、検索した二重
コイルデータ等を一時的に格納する。さらに、入力回路
(15)は、各種スイッチ、あるいは操作コイル等多数
の入力信号源を有するものであり、出力回路(16)は
、多数の制御用リレーを装備している。
に基づいて、プロクラム変換したユーザプログラムを格
納する。また、データメモリ(14)は、検索した二重
コイルデータ等を一時的に格納する。さらに、入力回路
(15)は、各種スイッチ、あるいは操作コイル等多数
の入力信号源を有するものであり、出力回路(16)は
、多数の制御用リレーを装備している。
周辺装置インターフェース(17)は、プログラマブル
・コントローラとその周辺装置であるブロクラミング
コンソール間の電圧レベル等の整合を取っている。
・コントローラとその周辺装置であるブロクラミング
コンソール間の電圧レベル等の整合を取っている。
第3図は、シーケンス プログラム作成装置に接続され
る操作パネルf15a)を示す。
る操作パネルf15a)を示す。
操作パネル(15a’)は、0〜9までの数字キーf1
5b)と要素キー(15c)と、命令キー(15dlと
、各種処理キー(15elに別れており、数字キー(1
5b)は。
5b)と要素キー(15c)と、命令キー(15dlと
、各種処理キー(15elに別れており、数字キー(1
5b)は。
ユーザプログラム作成時に要素番号等を入力するときに
使用するものであり、各種処理キー(15e)は、プロ
グラム作成、修正時に操作される各種機能キーを備えて
おり、命令キー(15c)はシーケンス命令を入力する
ときに使用される。
使用するものであり、各種処理キー(15e)は、プロ
グラム作成、修正時に操作される各種機能キーを備えて
おり、命令キー(15c)はシーケンス命令を入力する
ときに使用される。
第4図は入力回路の初期表示画面、第5図はシーケンス
・プログラム作成処理プログラムのフローチャートを示
す。
・プログラム作成処理プログラムのフローチャートを示
す。
こうした構成において、丈ず、操作者により、−回路プ
ログラムを作成する(第6図)。そしてこの回路のチエ
ツクを行ない何もないことがわかると、次回路の作成を
行ないく第7図)、−回路入力後「回路作成」キーを押
すと、回路のチエツクを開始する。この場合は文法エラ
ーrLD、AND命令が8個以上ある」と表示される。
ログラムを作成する(第6図)。そしてこの回路のチエ
ツクを行ない何もないことがわかると、次回路の作成を
行ないく第7図)、−回路入力後「回路作成」キーを押
すと、回路のチエツクを開始する。この場合は文法エラ
ーrLD、AND命令が8個以上ある」と表示される。
そこで回路の修正を行ない再び「回路作成」キーを押す
と回路のチエツクを行ない何もないので次回路の作成に
移る(第8図)。3つ目の回路(第9図)作成後、「回
路作成」キーを入力すると第5図のフローに基づいて、
チエツクを行ない結果を表示する(第9図)。「二重コ
イルが存在します、修正しますか<Y/N>J、「最適
化しますか〈Y/N〉」というメツセージが出て両者と
も「Y」とすると第10図のようになる。そして「作成
終了」キーを押してプログラムの作成を終える。
と回路のチエツクを行ない何もないので次回路の作成に
移る(第8図)。3つ目の回路(第9図)作成後、「回
路作成」キーを入力すると第5図のフローに基づいて、
チエツクを行ない結果を表示する(第9図)。「二重コ
イルが存在します、修正しますか<Y/N>J、「最適
化しますか〈Y/N〉」というメツセージが出て両者と
も「Y」とすると第10図のようになる。そして「作成
終了」キーを押してプログラムの作成を終える。
上記構成のプログラム作成装置であれば、−回路作成毎
にチエツクを行ないながらプログラムを作成して行ける
ので、プログラム作成後チエツクを行ないリスト等を見
ながらプログラムの修正を行なう方法に較べ、プログラ
ム作成の時間および労力が軽減できる。
にチエツクを行ないながらプログラムを作成して行ける
ので、プログラム作成後チエツクを行ないリスト等を見
ながらプログラムの修正を行なう方法に較べ、プログラ
ム作成の時間および労力が軽減できる。
(ト)発明の効果
以上のように、本発明のシーケンス プログラム作成装
置によれば、−回路毎にチエツクを行ないながら対話形
式でプログラム作成が行なえるので、プログラム作成後
−度にチエツクを行ないリスト等を見ながら修正を行な
う方法に較べてプログラム作成の時間および労力が軽減
でき、引いてはプログラムミスによる被制御対象の誤動
を減少させることができるという特有の効果が得られる
。
置によれば、−回路毎にチエツクを行ないながら対話形
式でプログラム作成が行なえるので、プログラム作成後
−度にチエツクを行ないリスト等を見ながら修正を行な
う方法に較べてプログラム作成の時間および労力が軽減
でき、引いてはプログラムミスによる被制御対象の誤動
を減少させることができるという特有の効果が得られる
。
第1図は本願発明に係るシーケンス・プログラム作成装
置の機能ブロック図、第2図はシーケンス・プログラム
作成装置のハードウェア構成図、第3図はシーケンス・
プログラム作成装置の操作パネルを示す外観図、第4図
は、シーケンス・プログラム作成装置の初期画面、第5
図は、プログラム作成処理の流れ図、第6図乃至第10
図は入力回路の表示部の表示形態を示す状態模式図であ
る。 t、ll)・・・CPU、(12)・・−システムプロ
グラムメモリ、(13)・・・ユーザプログラムメモリ
、(14)・・データメモリ、(15)・・・入力回路
、(16)・・・出力回路、(17)−・−周辺装置イ
ンターフェース。
置の機能ブロック図、第2図はシーケンス・プログラム
作成装置のハードウェア構成図、第3図はシーケンス・
プログラム作成装置の操作パネルを示す外観図、第4図
は、シーケンス・プログラム作成装置の初期画面、第5
図は、プログラム作成処理の流れ図、第6図乃至第10
図は入力回路の表示部の表示形態を示す状態模式図であ
る。 t、ll)・・・CPU、(12)・・−システムプロ
グラムメモリ、(13)・・・ユーザプログラムメモリ
、(14)・・データメモリ、(15)・・・入力回路
、(16)・・・出力回路、(17)−・−周辺装置イ
ンターフェース。
Claims (1)
- 1)被制御対象をシーケンス制御するユーザプログラム
をラダー図を用いて対話形式で一回路毎に入力する入力
手段と、入力されたユーザプログラムを格納する記憶手
段と、ユーザプログラム内の文法エラーチェックを行う
文法エラー処理手段と、ラダー図内の二重コイルを修正
する二重コイル処理手段と、回路の最適化を行う最適化
処理手段と、を有して成るシーケンスプログラム作成装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10721390A JPH045703A (ja) | 1990-04-23 | 1990-04-23 | シーケンスプログラム作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10721390A JPH045703A (ja) | 1990-04-23 | 1990-04-23 | シーケンスプログラム作成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045703A true JPH045703A (ja) | 1992-01-09 |
Family
ID=14453357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10721390A Pending JPH045703A (ja) | 1990-04-23 | 1990-04-23 | シーケンスプログラム作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045703A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204307B1 (en) | 1997-09-05 | 2001-03-20 | Seiko Epson Corporation | Ink composition capable of realizing image possessing excellent rubbing/scratch resistance |
| US6538047B1 (en) | 1999-09-29 | 2003-03-25 | Seiko Epson Corporation | Ink composition and ink jet recording method using the same |
| US7040747B2 (en) | 1999-07-30 | 2006-05-09 | Seiko Epson Corporation | Recording method for printing using two liquids on recording medium |
| JP2009134366A (ja) * | 2007-11-28 | 2009-06-18 | Digital Electronics Corp | エディタ装置、エディタプログラムおよびそれを記録した記録媒体 |
-
1990
- 1990-04-23 JP JP10721390A patent/JPH045703A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204307B1 (en) | 1997-09-05 | 2001-03-20 | Seiko Epson Corporation | Ink composition capable of realizing image possessing excellent rubbing/scratch resistance |
| US6653367B2 (en) | 1997-09-05 | 2003-11-25 | Seiko Epson Corporation | Ink composition capable of realizing image possessing excellent rubbing/scratch resistance |
| US7040747B2 (en) | 1999-07-30 | 2006-05-09 | Seiko Epson Corporation | Recording method for printing using two liquids on recording medium |
| US6538047B1 (en) | 1999-09-29 | 2003-03-25 | Seiko Epson Corporation | Ink composition and ink jet recording method using the same |
| JP2009134366A (ja) * | 2007-11-28 | 2009-06-18 | Digital Electronics Corp | エディタ装置、エディタプログラムおよびそれを記録した記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3705735B2 (ja) | オンデマンド・インタフェース装置とそのウィンドウ表示装置 | |
| JPH045703A (ja) | シーケンスプログラム作成装置 | |
| JP4242361B2 (ja) | 開発支援装置 | |
| JPH03223901A (ja) | 半導体製造装置 | |
| JPH0554277A (ja) | プラント監視装置 | |
| JPH0410081B2 (ja) | ||
| JPH07261992A (ja) | プログラム変換編集方法およびプログラム変換編集装置 | |
| JPH06138925A (ja) | 数値制御装置 | |
| JPH05173844A (ja) | コーディングミス修正方式 | |
| JPS58103023A (ja) | デイスプレイ端末におけるフイ−ルド入力方式 | |
| JP3000281B2 (ja) | データ入力システム | |
| JPH08339208A (ja) | プログラマブルコントローラのプログラム作成装置 | |
| JPH0863218A (ja) | 数値制御装置のプログラム構成表示方式 | |
| JPS6132106A (ja) | プログラマブルコントロ−ラのプログラミング装置 | |
| JP2700887B2 (ja) | 数値制御装置 | |
| JPH02250122A (ja) | Cpuシミュレータ | |
| JPH07105376A (ja) | 画像処理装置及び画像処理方法 | |
| JPH0433010A (ja) | 加工プログラムの検索方式 | |
| JP3283055B2 (ja) | プログラム編集装置 | |
| JPH01177613A (ja) | Ncプログラム表示方式 | |
| JPH02165305A (ja) | プログラマブル・コントローラ | |
| JPH0439746A (ja) | プログラム開発支援装置 | |
| JPH11110014A (ja) | プログラマブル表示装置 | |
| JPH08328793A (ja) | 機械制御装置 | |
| JPS63228341A (ja) | プログラム構文チエツク方式 |