JPH0457110B2

JPH0457110B2 -

Info

Publication number: JPH0457110B2
Application number: JP58233778A
Authority: JP
Inventors: Jaianto Bariga Bantobaru
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1982-12-13
Filing date: 1983-12-13
Publication date: 1992-09-10
Also published as: DE3373747D1; EP0111804B1; JPS59132666A; EP0111804A1; CA1200322A

Description

【発明の詳細な説明】発明の背景本発明は一般的に絶縁ゲート整流器に関するも
のであり、特に絶縁ゲートを介して印加電圧の両
方の極性に対して電流導通を制御することができ
ると云う理由で二方向性である絶縁ゲート整流器
に関するものである。更に本発明は受動陽極短絡
（passive anode shorting）の場合に起る望まし
くない逆阻止能力の喪失および順方向電流密度の
減少を起さずに高速スイツチングを達成するため
に能動陽極短絡（active anode shorting）モー
ドで上記のような二方向性整流器を作動する方法
に関するものである。

種々の形式の絶縁ゲート整流器が1980年12月２
日出願の米国特許出願第212181号（特願昭56−
190983号）に開示されている。（上記特許出願で
用いられている「ゲート・エンハンス形整流器」
またはその略語である「GERECT」は本明細書
では「絶縁ゲート整流器」または「IGR」と呼ん
でいる。この２つの用語は同一のデバイスを意味
する）。

上記米国特許出願第212181号に詳述されている
ように、絶縁ゲート整流器（IGR）は主端子間す
なわち陽極端子と陰極端子の間の電流の流れを制
御するための絶縁ゲートをそなえた半導体デバイ
スである。IGRのゲートと導通チヤンネルは金
属・酸化物・半導体電界効果トランジスタ
（MOSFET）またはもつと一般的に絶縁ゲート
電界効果トランジスタ（IGFET）の対応する要
素に類似している。しかしこの２つのデバイス
（IGRとMOSFET）の間には、前記米国特許出願
第212181号に詳述されているように重要な違いが
ある。

基本的なIGRは順方向と逆方向の両方の阻止能
力がある（後で概説するような陽極短絡型のもの
は除く）。しかし絶縁ゲートを介して電流を制御
できるのは順方向だけである。逆方向について
は、基本的なIGRの場合のようにデバイスは常に
阻止状態であるか又は陽極短絡型IGRのように常
に導通状態である。回路の用途によつては、この
単極性制御機能が制約となり、また両方の極性の
印加電圧に対して電流の流れを制御し得るデバイ
スが望ましい場合がある。

以前に開示されたIGRは構造的に二重拡散
MOS（DMOS）またはＶ字形溝付きMOS
（VMOS）の垂直チヤンネルMOSFETに似てい
るように見えるが、重要な違いがある。具体的に
Ｎチヤンネル・デバイスの場合を考えると、
MOSFETにはないP⁺型（すなわちドーピング濃
度の高いＰ導電型）陽極領域が含まれている。そ
の結果、４層すなわちPNPNデバイスとなる。
動作もMOSFETの動作とは異なつており、最も
重要な相違点はIGRの順方向導電度がより高いと
いうことである。

構造を更に検討すると、従来の電力用Ｎチヤン
ネルMOSFETではＮ型（すなわち高抵抗のＮ導
電型）ドリフト領域はMOSFETドレイン端子領
域の延長部を形成する。このようなMOSFETに
おける導通は主として、絶縁ゲート電極から電界
によつてシールド・ベース領域内に誘起される空
乏チヤンネルを通る単なる電気流によつて行なわ
れ、過剰キヤリヤは存在しない。過剰キヤリヤが
ないので、MOSFETのスイツチング速度はかな
り高速である。

これに対してIGRでは、P⁺型陽極領域は少数
キヤリヤ（たとえば正孔）をMOSFETのドリフ
ト領域に対応するＮ導電型の領域に注入する。
SCRのドリフト領域は、本明細書では便宜上
「活性ベース」領域と呼ぶものを構成するが、こ
れはこの特定の領域における導通には多数キヤリ
ヤ、たとえば電子の単なる流れ以上のものも関連
していることを表わしている。すなわち、動作中
に、ここで能動ベース領域と呼ぶ領域に導入され
た正孔が陰極から導入された電子と再結合するの
で、デバイスの導電度が大きくなる。このため導
通モードは部分的に双極性（bipolar）になる。

IGRは４層PNPNサイリスタとは異なつてい
る。但しIGRには見かけ上、その構造が若干
MOSゲート付きSCRまたはサイリスタの構造に
類似するものがあり、またIGRは寄生SCRを含ん
でいると考えることができる。IGRの通常の動作
で重要なことは、ゲート電極がデバイスを流れる
電流のターンオンとターンオフの両方の制御を行
うこと、ならびに寄生SORが導通状態にラツチ
されることは許されないということである。

上記米国特許出願第212181号にも伸べられてい
るように、寄生SCRが動作する（寄生SCRによ
つてデバイスが意図に反して導通状態にラツチさ
れてゲート制御が出来なくなる）のを防止するた
めの方法がある。基本的な方法はデバイスの陰極
領域と隣接のＰ導電型シールド・ベース領域との
間の短絡部を設けるものである。便宜上このよう
な短絡部を本明細書では「陰極短絡部」と呼ぶ。
したがつてデバイスの陰極短絡密度は陰極電極の
Ｐ型シールド・ベース領域およびN⁺型陰極領域
自体との相対的な接触面積によつて決まる。
SCRでは、サイリスタ構造で用いられる陰極短
絡密度に比べて比較的高い陰極短絡密度が使用さ
れる。寄生SCRが望ましくない電流導通状態に
ラツチされることを防止するもう１つの方法は
1982年４月５日出願の米国特許出願第365076号
（特願昭58−058825号）に開示された構造を使う
ことである。この特許出願で開示された構造によ
れば、IGRシールド・ベース領域には２つの部分
が含まれている。この２つの部分の一方は正孔へ
の抵抗値を下げるために他方の部分に比べてかな
り高いドーピング濃度を有し、そして更に他方の
部分に比べて一層深い拡散領域で構成されてい
る。

前記米国特許出願第212181号に更に述べられて
いるように、ターンオフ速度を高速にするため、
デバイスの陽極領域と隣接のＮ型活性ベース領域
との間の短絡部を設けることができる。便宜上、
これらの短絡部を本明細書では「陽極短絡部」と
呼ぶ。陽極短絡部はIGRの双極性導通モードによ
りIGRのターンオフ速度を高めるのに役立つ。具
体的に云うと、IGRの導通中、活性ベース領域に
は過剰な電気と正孔があり、そしてターンオフ
時、これらの過剰な電子と正孔は一時的に活性ベ
ース領域に捕捉される。このためデバイスの導通
が延長されるので、ターンオフ速度が遅くなる。
IGRのＮ導電型の活性ベース領域内の過剰正孔は
Ｐ導電型のシールド・ベース領域を通つて陰極電
極へ出て行く。しかし、陽極短絡部がない場合に
は、活性ベース領域内の過剰電子に対する類似の
経路はない。陽極短絡部を含めることによりこの
特定の欠点は解消され、その結果としてデバイス
のターンオフ速度が向上する。

しかし陽極短絡部による欠点は、便宜上なお
「整流器」と呼ぶが、このデバイスにもはや有効
な逆方向阻止能力がないということである。勿論
改良された特性のターンオフ速度である。もう１
つの欠点は陽極注入効率が低下することである。
この特徴の要因の結果として順方向電流密度が低
下する。（しかしＮ導電型の活性ベース領域の厚
さを薄くすることができるので、デバイスの順方
向導通を改善することが可能である）。

従来の陽極短絡部に対する代替構造が1981年11
月23日出願の米国特許出願第324245号（特願昭57
−204693号）に開示されている。この米国特許出
願に開示されている構造では、高度にドーピング
されたN⁺またはN⁺⁺型拡散領域がP⁺型陽極領域
の中に複数個配置されている。この構成によつて
も同様に、デバイスのターンオフ時にＮ導電型の
活性ベース領域内の過剰電子を急速に除去するこ
とができる。しかしこの形式の受動短絡
（passive shorting）の場合でも、デバイスの逆
方向阻止能力が失なわれ、また陽極注入効率の低
下により順方向電流密度が小さくなる。

本発明により、絶縁ゲートを介して印加電圧の
両方の極性に対し電流の流れを制御することので
きる二方向IGR構造が提供される。本発明はまた
阻止能力の喪失や順方向電流密度の低下を起さず
にターンオフ速度を向上した能動陽極短絡型IGR
を提供する。

発明の概要したがつて本発明の１つの目的は両方の極性の
印加電圧に対して電流の流れを制御することので
きる二方向性IGR構造を提供することである。

本発明のもう１つの目的は陽極短絡型IGRのタ
ーンオフ・スイツチング速度をより高速にし、し
かも逆方向阻止能力を低下したり陽極注入効率を
低下させたりする欠点を生じないことである。

簡略に云うと、本発明の一側面に従つて、二方
向性絶縁ゲート整流器構造は半導体材料の本体を
有し、該本体には一導電型たとえばＮ導電型の活
性ベース領域が含まれている。反対導電型、この
例ではＰ導電型の第１および第２のシールド・ベ
ース領域が本体内に形成される。双極性導通モー
ドを得るためにシールド・ベース領域には少なく
とも、活性ベース領域よりも高いドーピング濃度
を有する部分が含まれている。

本発明の二方向性IGRには更に、シールド・ベ
ース領域によつて活性ベース領域から隔てられた
第１および第２の主端子構造が含まれており、シ
ールド・ベース領域内には各主端子構造と活性ベ
ース領域との間に伸びるチヤンネル部分がそれぞ
れ設けられる。主端子構造にはそれぞれ第１また
は第２の主端子電極ならびに一導電型の第１およ
び第２のドーピング濃度の高い主端子領域、この
例ではN⁺型領域が含まれている。短絡部を形成
するため、各主端子電極は関連する主端子領域と
シールド・ベース領域の両方にそれぞれ接触して
いる。

最後に、第１および第２の絶縁ゲート電極がそ
れぞれ関連するチヤンネル部分の上方に配置され
ており、チヤンネル部分から絶縁して隔てられて
いる。ゲート電極は該ゲート電極にゲート電圧が
印加されたときそれぞれ関連するチヤンネル部分
の中に、関連する主端子構造と活性ベース領域と
を導通結合する一導電型の反転チヤンネル領域を
誘起するように構成されている。この例では、誘
起される反転チヤンネルはＮ導電型であり、正の
ゲート電圧が印加されたときに誘起される。この
ように設けられた構造は一方の反転チヤンネルが
誘起されたとき一方向の導通を維持し、該一方の
反転チヤンネルがもはや誘起されなくなつたとき
には該一方向の導通を停止する。また、この二方
向性整流器は他方の反転チヤンネルが誘起された
とき他方の方向の導通を維持し、該他方の反転チ
ヤンネルがもはや誘起されなくなつたときには該
他方の方向の導通を停止する。

簡単に述べると、本発明のもう１つの側面に従
えば、上に概説した二方向性構造は能動陽極短絡
を行うように作動される。このようにして、本発
明の特徴はIGRの能動陽極短絡の概念である。そ
の結果、陽極短絡による高速スイツチングが実現
され、受動陽極短絡で経験するような逆方向阻止
能力や順方向電流密度の低下が生じることはな
い。能動陽極短絡の概念はどちらの極性の場合に
も適用することができる。但し、本明細書では便
宜上、この概念を主として一方の導通極性を前提
として説明している。しかしデバイス構造は対称
であることが好ましいので、能動陽極短絡の概念
は逆方向のデバイス導通に適用することができ
る。

更に詳しく云うと、任意でよいがデバイスの主
端子電極のいずれか一方を陽極端子電極と呼び、
これには正極性の電圧を印加し、そして他方の主
端子電極を陰極端子電極と呼び、これに負極性の
動作電圧を印加する。

このデバイスは陰極側絶縁ゲート電極にゲート
電圧を印加して陰極端子領域を活性ベースと領域
を導通結合する反転チヤンネルを誘起することに
より順方向導通を維持する状態に置かれる。同時
に、陽極端子領域と活性ベース領域との間の陽極
側シールド・ベース領域に反転チヤンネルが誘起
されないように陽極側絶縁ゲート電極に不充分な
電圧が印加される。Ｎ導電型の活性ベース領域内
で双極性導通が生じる。というのは陰極端子領域
からの電子が誘起された反転チヤンネルを通つて
活性ベース領域に入り、同時に正孔が（Ｐ導電型
の）陽極側シールド・ベース領域から活性ベース
領域に注入されるためである。この場合、陽極は
短絡されていないので、陽極の注入効率は良好に
維持される。

次のデバイスを順方向阻止状態にするため、陰
極側絶縁ゲート電極からゲート電圧を除去して陰
極端子領域と活性ベース領域とを接続する反転チ
ヤンネルがもはや存在しないようにし、同時に陽
極側絶縁ゲート電極にゲート電圧を印加して陽極
側シールド・ベース領域に反転チヤンネルを誘起
し、陽極端子領域と活性ベース領域とを導通接続
する。これにより、陰極側シールド・ベース領域
内に生じていた主導通反転チヤンネルが遮断さ
れ、同時に陽極側シールド・ベース領域内にＮ導
電型の活性ベース領域から陽極端子電極に至る短
絡路をつくる、この短絡により、Ｎ導電型の活性
ベース領域内の電子を急速に除去するための経路
が与えられる。基本的なIGR構造と同様に、Ｎ導
電型の活性ベース領域内の過剰正孔はＰ導電型の
陰極側シールド・ベース領域を介して除去され
る。

好ましい実施例の説明第１図はDMOS技術を使用した垂直チヤンネ
ル・デバイスとして製造された二方向性絶縁ゲー
ト整流器（IGR）１０の能動部分を示している。
しかし他の形状のデバイスを、たとえばVMOS
技術を使つて製造することができる。デバイス１
０はシリコン等の半導体材料の本体１２を有し、
この本体１２には向い合つた第１および第２の主
表面１４および１６が形成されている。第１の主
表面１４は一般的に第１の複数の代表的な単位セ
ル１８が形成され、対応する第２の複数の代表的
な単位セル２０が一般的に第２の主表面１６に形
成される。第１図からわかることは、第１の複数
の対セル１８と第２の複数の単位セル２０は基本
的に同一であるが、互いに対して横方向に対称的
にずらして動作中の順方向電流導電度が最大にな
るようにしている。

同一の単位セル群１８の１つおよび同一の単位
セル群２０の１つの構造を詳細に検討すると、本
体１２には少なくとも第１および第２のチヤンネ
ル表面２２および２４が含まれており、これらは
本体１２の向い合う両面上にある、本体１２の大
部分は一導電型にたとえばＮ導電型の活性ベース
領域２６で構成されている。

チヤンネル表面２２および２４にそれぞれ隣接
して本体１２の中に形成されているのは反対導電
型、この例ではＰ導電型の第１および第２のシー
ルド・ベース領域２８および３０である。シール
ド・ベース領域２８および３０の少なくとも一部
は活性ベース領域２６より高いドーピング濃度を
有する、第１図の実施例では、シールド・ベース
領域はほぼ一様なドーピング濃度を有する。

全体を３２と３４で表わした第１および第２の
主端子構造が本体１２の中に形成され、シール
ド・ベース領域２８および３０によつて活性ベー
ス領域２６から隔てられている。シールド・ベー
ス領域２８および３０の中には、第１および第２
の主端子構造３２および３４の各々と活性ベース
領域２６との間で表面２２および２４の真下に伸
びているチヤンネル部分３６および３８が定めら
れている。

更に詳しく言えば、主端子構造３２および３４
は更に一導電型たとえばN⁺型の第１および第２
のドーピング濃度の高い主端子領域４０および４
２をそれぞれ含んでいる。主端子領域４０および
４２は半導体本体１２のシールド・ベース領域２
８および３０の中に形成される。主端子構造３２
および３４には更に主端子電極４４および４６が
含まれている。主端子電極４４および４６はたと
えばアルミニウムで構成され、それぞれ主端子領
域４０および４２に接触している。主端子領域４
０および４２の各々とシールド・ベース領域２８
および３０の各々との間に通常に短絡部を設ける
ため、主端子電極４４および４６は更にそれぞれ
シールド・ベース領域２８および３０の短絡用延
長部４８および５０にそれぞれ接触している。メ
タライズした主端子電極が非常に簡略して表わし
た、デバイスの主端子MT₁およびMT₂にそれぞ
れ接続される。

第１図では第２の主方面１６の表面構造しか示
していないが、第１の主表面１４でも同一の表面
構造が使用されている。但し、前述の如く両者の
間には横方向のずれがある。

Ｐ型シールド・ベース領域２８および３０なら
びにN⁺型主端子領域４０および４２は電力
MOSFETの製造に従来から使用されているよう
な二重拡散技術によつて形成し得ることも明らか
である。

第１図のデバイス１０にはN⁺型主端子領域４
０および４２が含まれているが、このようなもの
はIGRでは必ず必要なものであるとは限らない。
と云うのは、ゲート電極からの電界の作用による
反転によつてＰ電動型のシールド・ベース領域２
８および３０の中に充分なＮ導電型の蓄積領域が
形成できる場合があるからである。ゲート電極に
ついては後で説明する。

主端子構造３２および３４ならびにそれに対応
するシールド・ベース領域２８および３０には活
性ベース領域２６の中に一次領域全体をきめる効
果がある。更に詳しく云うと、第１の一次活性ベ
ース領域は大体５２で示す所に位置している。こ
こで述べている第１の一次活性ベース領域とは、
第１の主端子MT₁が第２の主端子MT₂に対して
負にバイアスされているときのデバイスの導通中
に第１の主端子領域４０からの電子が送り込まれ
る活性ベース領域２６内の領域全体を指してい
る。同様に第２の一時活性ベース領域５４とは、
第２の主端子MT₂が第１の主端子MT₁に対して
負にバイアスされているときのデバイスの導通中
に、第２の主端子領域４２から電子が送り込まれ
る活性ベース領域２６内の領域全体を指してい
る。しかしこれらの一次領域５２および５４は非
常に概括的に表わされる領域であり、明確な境界
はない。

第１図のデバイス構造の特徴は第１の組即ち下
側の組の単位セル１８と第２の組即ち上側の単位
セル２０を相互に横方向にかつ対称にずらして、
第１のシールド・ベース領域２８が全体的に第２
の一次活性ベース領域５４と一線に並び、第２の
シールド・ベース領域３０が全体に第１の一次活
性ベース領域５２と一線に並ぶようにしている。
その結果以下の動作説明から明らかなように、可
能な限りの最大のデバイス順方向伝導度が得られ
る。

二方向性絶縁ゲート整流器１０の各種領域に対
する典型的なドーピング濃度（即ち一立法センチ
メートル当りのドーパント原子の数）は次のオー
ダーである。

主端子領域４０および42：１×10¹⁹より大能動
ベース領域26：１×10¹⁴乃至５×10¹⁵シールド・
ベース領域２８および３０：１×10¹⁶乃至５×
10¹⁸デバイス１０には更にチヤンネル表面２２お
よび２４の上方にそれぞれ形成された第１組と第
２組の絶縁ゲート電極５６および５８が含まれて
いる。絶縁ゲート電極５６および５８はゲート電
圧が印加されたときチヤンネル部分の３６および
３８中に一導電型たとえばＮ導電型の反転チヤン
ネルをそれぞれ誘起するように構成されている。
この反転チヤンネルは各主端子構造３２または３
４と活性ベース領域２６とを導通結合する。更に
詳しく言えば、各主端子領域４０または４２と活
性ベース領域２６の一次領域５２または５４とを
結合する。ゲート電極５６および５８はその下に
位置する二酸化シリコン、窒化シリコン等の絶縁
層６０および６２によつて半導体本体１２からそ
れぞれ絶縁されている。ゲート電極５６および５
８はたとえば従来技術で知られているようにアル
ミニウムまたはいずれかの導電型のドーピング濃
度の高い多結晶シリコンで構成することができ
る。ゲート電極５６および５８はそれぞれ、極め
て簡略して示した、デバイスのゲート端子G₁お
よびG₂に電気的に接続されている。

表面構造の特定の１つの形式即ちほぼ正方形の
単位セルを図示しているが、別の表面構造を使用
し得ることは明らかである。代表的な例としては
細長い形状、または同心円状の形状がある。ま
た、主端子電極４４および４６の製造に種々の方
法を使用することができる。たとえば完全に被覆
されたゲート電極構造５６および５８を使い、こ
れに（図示しない）遠隔のゲート接続端子を付
け、端子金属被覆４４及び５６と組み合わせてデ
バイス１０の両面全体をおおうことが出来る。

図示した特定の構成では、ゲート絶縁層６０お
よび６２の各々と導電性ゲート電極５６および５
８の各々がデバイス１０の両主表面１４および１
６をそれぞれほぼ完全におおつている。但し、そ
れぞれ主端子電極４４および４６に対する接続用
に設けられた、単位セル１８および２０の各々の
中心の窓部分は除く。

その対称的な構成から明らかなようにデバイス
１０は二方向性の動作を行なう。一般に、いずれ
か一方の主端子（MT₁またはMT₂）を反対側の
主端子（MT₂またはMT₁）に対して正にバイア
スし、反対側のゲート端子（G₂またはG₁）に反
対側の主端子（MT₂またはMT₁）に対して正の
電圧を印加するとデバイス１０がターンオンし、
すなわち順方向導通状態にされる。

更に詳しく云うと、主端子MT₁が主端子MT₂
に対して正にバイアスされている場合、（主端子
MT₂に対して）端子G₂を介して第２のゲート電
極５８に正のゲート電圧を印加すると第２のシー
ルド・ベース領域３０の中にＮ導電型の反転チヤ
ンネル３８が誘起される。これにより第２の主端
子領域４２からの電子が活性ベース領域２６、具
体的には活性ベース領域２６の一次領域に注入さ
れる。主端子MT₂からの電子流は簡略に示した
電子流経路６４によつて表わされている。こゝで
デバイス１０正にバイアスされた側即ち主端子
MT₁の側を考えると、正孔電流経路６６は第１
の主端子電極４４と第１のシールド・ベース領域
２８との短絡接続部を介して与えられる。したが
つて正孔は第１のシールド・ベース領域２８から
活性ベース領域２６に注入される。電子流経路６
４の電子は正孔流経路６６の正孔の再結合して
IGR１０内の電流の大部分を作る。

デバイスをターンオフするため、第２のゲート
電極５８から正のゲート電圧が除かれ、反転チヤ
ンネル３８はもはや存在しない。この点でデバイ
ス１０はもはや導通を持続しない。

逆の場合、即ち主端子MT₂と第２の主端子電
極４６が第１の主端子MT₁と第１の主端子電極
４４に対して正にバイアスされた場合、対応する
導通モードが発生するが方向は逆である。この場
合、代表的な電子流経路が６８で表わされ、代表
的な正孔流径路が７０で表わされる。

第２図は第１図のIGR１０に比べて（２つの方
向のいずれにおいても）順方向導電度が更に高い
変形二方向性IGR８０の断面図を示している。

第２図のIGR８０では、第１および第２のシー
ルド・ベース領域２８および３０はそれぞれ２つ
の部分に分割され、それぞれこの２つの部分の一
方は他方の部分よりも実質的に高いドーピング濃
度を有する。したがつてデバイス８０の上側と下
側の各々の構造は前記米国特許出願第365076号で
一方向性IGRの場合について開示された構造に類
似している。しかし、比較的高いドーピング濃度
のＰ導電型のシールド・ベース領域は上記米国特
許出願第365076号で開示された構造のＰ型ベース
領域の機能を越える付加的な機能をそなえてい
る。

第２図について更に詳しく説明すると、デバイ
ス８０の全体的な形式と表面構造は第１図のデバ
イス１０とほぼ同じである。しかしたとえば第１
のＰ型の領域２８について検討すると、第２図で
は領域２８は２つの部分８２と８４を含む。部分
８４はゲート絶縁層６０に隣接し、かつチヤンネ
ル部分３６を含んでいる。部分８２は主端子電極
４４から伸びていて、部分８４よりも高いドーピ
ング濃度を有しており、また第２図に示すように
より大きな深さを持つていてもよい。たとえば、
Ｐ型部分８２のドーピング濃度は１×10¹⁹のオー
ダーであるのに対し、Ｐ型部分８４のドーピング
濃度は前述の如く１×10¹⁶乃至５×10¹⁸の範囲に
ある。

同様に第２のシールド・ベース領域３０は部分
８６および８８に分割され、部分８６のドーピン
グ濃度は部分８８よりも高い。

第２図の構造の目的とするところは２つある。

第１は、前記米国特許出願第365076号に詳述さ
れている理由により、寄生SCRのターンオンの
可能性がかなり小さくなる。と云うのは、シール
ド・ベース領域２８および３０の横方向の長さに
沿つて電圧降下が小さくなるからである。

第２に、本発明の二方向性構造に於いては、ド
ーピング濃度の高い部分８２および８６の各々
は、正にバイアスされた主端子に接続されている
とき、順方向導通の際に効率のよい正孔注入体と
して働く。同時に、部分８４および８８の各々
は、負バイアスされた主端子に接続されていると
き、そのドーピング濃度が低いのでゲート電圧の
作用によりチヤンネル部分３６および３８に導通
チヤンネルすなわち反転チヤンネルを形成するの
が容易になる。

１例として主端子MT₁が主端子MT₂に対して
正にバイアスされている場合を考えると、正孔が
ドーピング濃度の高い部分８２から活性ベース領
域２６に効率よく注入され、そこで正孔は第２の
主端子領域４２から反転チヤンネル３８を通つて
きた電子と再結合する。

本発明のもう１つの側面はIGRの能動陽極短絡
の概念と作動方法である。例示のため、この方法
を第２図のデバイス構造について第３図および第
４図の参照して以下に説明する。第１図のデバイ
スも同様に動作させ得る。

作動方法の説明をよく理解できるようにするた
め、第３図のデバイス端子は直流電源からの一方
向動作を示すようにデバイス端子の名称を変えて
いる。この名称を変えたデバイスを９０で表わし
ている。第２図の主端子MT₁は第３図では陽極
端子として表わしてある。第２図の主端子MT₂
は第３図では陰極端子として表わしてある。第２
図の第１のゲート端子G₁は第３図では陽極側ゲ
ート端子G_Aとして表わしてあり、第２図の第２
のゲート端子G₂は第３図では陰極側ゲート電極
G_Kと表わしてある。

陽極端子と陽極側ゲート端子G_Aとの間に接続
されているのは陽極側ゲート駆動回路９２であ
り、陽極側ゲート駆動回路９２には適当なスイツ
チング回路が含まれている。デバイスの陽極端子
と陰極端子との間には、たとえば直流電源９６と
負荷抵抗９８の直列接続から成る外部回路が接続
されている。デバイス９０は対称であるので、接
続と端子と名称はすべて逆にすることができる。

陽極側ゲート端子G_Aがゲート駆動回路９２に
よつて陽極端子に短絡されたとき、導通チヤンネ
ル３６が誘起されないのでデバイス９０は逆方向
の電流の流れを阻止し、そしてＰ導電型のシール
ド・ベース領域２８（陽極側の領域として働く）
とＮ導電型の活性ベース領域２６との間のPNは
接合は逆バイアスされる。

デバイス９０を順方向導通状態にするために、
ゲート駆動回路９４は正のゲート電圧を陰極側ゲ
ート端子G_Kに印加する。一方、ゲート駆動回路
９２は陽極側ゲート端子G_Aを陽極端子と同じ電
位に維持する。換言すれば、充分な陰極側ゲート
電圧が印加されて陰極側導通チヤンネル３８を誘
起するのに対し、陽極側ゲート端子G_Aには不充
分なゲート電圧が印加されるのでチヤンネル部分
３６には導通チヤンネルが誘起されない。これに
より順方向電流導通が生じ、陽極が活性ベース領
域２６に短絡されないので陽極で良好な注入効率
が得られる。これらの条件下では、Ｐ導電型の領
域２８とＮ導電型の活性ベース領域２６との間の
PN接合は順方向バイアスされている。更に、正
孔がP⁺型部分８６から活性ベース領域２６に注
入されて再結合する。

デバイスを順方向導通阻止状態にスイツチング
するには、たとえば陰極側ゲート端子G_Kをゲー
ト駆動回路９４を介して陰極に短絡することによ
つてゲート端子G_Kからゲート電圧を除き、同時
にゲート駆動回路９２によつて陽極側ゲート端子
G_Aに正バイアスを印加して陽極側反転チヤンネ
ル３６を誘起する。その結果、陰極側シールド・
ベース領域３０の中の導通チヤンネルまたは反転
層３８はもはや存在しない。同時に、陽極側シー
ルド・ベース領域２８内に誘起された反転チヤン
ネル３６は活性ベース領域２６から電子を陽極端
子電極４４へ急速に除去するための短絡路をつく
る。前に述べた基本的なIGR構造の場合と同様
に、活性ベース領域２６内の正孔は陰極側シール
ド・ベース領域を通つて除去される。

この動作を説明するためのグラフが第４図に示
されている。第４図には共通時間軸に対して、典
型的なゲート・陰極間電圧G_GKとゲート・陽極間
電圧G_GKの波形がデバイス電流とともに示されて
いる。デバイスのターンオン時間T_ONとターンオ
フ時間T_OFFも示してある。

このようにして、能動陽極短絡法によつてIGR
の高速ターンオフが可能となり、しかも逆阻止能
力と陽極注入効率を低下させない。更にこのIGR
構造は両方の印加極性に対して電流の流れを制御
できるという意味で二方向構造になつている。

本明細書では本発明の特定の実施例を図示し説
明したが、当業者が多数の変形や変更を行ない得
ることは明らかであろう。たとえば、本発明を相
補的なデバイスに適用でき、この場合本明細書で
例示したＮ型領域とＰ型領域を逆にする。したが
つて特許請求の範囲は本発明の真の精神と範囲内
で可能なすべての変形や変更を包含するものであ
る。

【図面の簡単な説明】

第１図は半導体本体表面の構造を明確に示すた
めに一部を破断した、本発明による二方向性IGR
構造の概略断面斜視図である。第２図はＰ導電型
のシールド・ベース領域がそれぞれ２つの部分に
分けられ、一の部分が他方の部分よりも実質的に
高いドーピング濃度を有する別の実施例の断面図
である。第３図は第２図のデバイスを能動陽極短
絡型IGRとして動作させるために電気回路に接続
したデバイスの概略図である。第４図は第３図の
デバイスの動作を説明するための波形図である。（符号の説明）、１０……二方向性絶縁ゲート
整流器（IGR）、１２……半導体材料の本体、２
６……活性ベース領域、２８……第１のシール
ド・ベース領域、３０……第２のシールド・ベー
ス領域、３２……第１の主端子構造、３４……第
２の主端子構造、３６，３８……チヤンネル部
分、４０，４２……主端子領域、４４，４６……
主端子電極、５６，５８……絶縁ゲート電極、８
０……変形二方向性IGR、８２，８４……第１の
シールド・ベース領域２８の２つの部分、８６，
８８……第２のシールド・ベース領域３０の２の
部分。

Claims

【特許請求の範囲】１一導電型の活性ベース領域２６を含む半導体
材料の本体１２と、上記本体の中に形成され、かつ少なくとも上記
活性ベース領域よりも高いドーピング濃度を有す
る部分を含む反対導電型の第１および第２のシー
ルド・ベース領域２８，３０と、上記活性ベース領域から隔たつて配置された第
１および第２の主端子構造３２，３４であつて、
それぞれの主端子構造と上記活性ベース領域との
間に伸びる第１および第２のチヤンネル部分３
６，３８をそれぞれ上記第１および第２のシール
ド・ベース領域の中に定め、かつ第１および第２
の主端子電極４４，４６をそれぞれ含んでいる第
１および第２の主端子構造３２，３４と、それぞれ上記チヤンネル部分の上方に配置され
て該チヤンネル部分から絶縁されて隔たる第１お
よび第２のゲート電極５６，５８であつて、第１
のゲート電極５６にゲート電圧が印加されたとき
は上記第１のチヤンネル部分の中に上記第１の主
端子構造と上記活性ベース領域とを導通結合する
一導電型の第１の反転チヤンネルを誘起し、第２
のベース電極５８にゲート電圧が印加されたとき
は上記第２のチヤンネル部分の中に上記第２の主
端子構造と上記活性ベース領域とを導通結合する
一導電型の第２の反転チヤンネルを誘起する第１
および第２のゲート電極５６，５８とを有し、上記活性ベース領域、上記シールド・ベース領
域ならびに上記端子構造の構成配置により、上記
第１の反転チヤンネルが存在するときには上記第
１のチヤンネル部分を介して上記第１および第２
の主端子電極間の第１の方向の導通を維持し、該
第１の反転チヤンネルが存在しないときには該第
１の方向の導通を停止し、また上記第２の反転チ
ヤンネルが存在するときには上記第２のチヤンネ
ル部分を介して上記第２および第１の主端子電極
間の第２の方向の導通を維持し、該第２の反転チ
ヤンネルが存在しないときには該第２の方向の導
通を停止することを特徴とする二方向性絶縁ゲー
ト整流器。２特許請求の範囲第１項記載の二方向性絶縁ゲ
ート整流器に於いて、上記第１および第２の主端
子構造がそれぞれ上記本体の上記シールド・ベー
ス領域の中に形成された一導電型の第１および第
２の主端子領域４０，４２を含み、そして上記第
１および第２の主端子電極がそれぞれ上記第１お
よび第２の主端子領域に接触している二方向性絶
縁ゲート整流器。３特許請求の範囲第２項記載の二方向性絶縁ゲ
ート整流器に於いて、上記主端子電極が更にそれ
ぞれ上記シールド・ベース領域に接触していて、
上記各端子領域と各シールド・ベース領域との間
の短絡部を形成している二方向性絶縁ゲート整流
器。４特許請求の範囲第２項記載の二方向性絶縁ゲ
ート整流器に於いて、上記活性ベース領域がＮ導
電型、上記シールド・ベース領域がＰ導電型、上
記主端子領域がＮ導電型であり、そして上記各ゲ
ート電極が対応する主端子領域に対して正にバイ
アスされたときＮ導電型の反転チヤンネル領域が
誘起される二方向性絶縁ゲート整流器。５特許請求の範囲第１項記載の二方向性絶縁ゲ
ート整流器に於いて、上記シールド・ベース領域
がそれぞれ２つの部分８２，８４又は８６，８８
を含み、一方の部分は他方の部分よりも高いドー
ピング濃度を有し、そして上記ゲート電極がそれ
ぞれ上記他方の部分の中に反転チヤンネル領域を
誘起するように構成されている二方向性絶縁ゲー
ト整流器。６一導電型の活性ベース領域２６を含む半導体
材料の本体１２と、上記本体の両側に上記活性ベース領域内に形成
された反対導電型の第１および第２の島状の向い
合つたシールド・ベース領域２８，３０であつ
て、少なくとも上記活性ベース領域に比べて高い
ドーピング濃度の部分を含む第１および第２のシ
ールド・ベース領域２８，３０と、上記活性ベース領域から隔たつて配置された第
１および第２の島状の主端子領域４０，４２であ
つて、それぞれの主端子領域と上記活性ベース領
域との間に伸びる第１および第２のチヤンネル部
分３６，３８をそれぞれ上記第１および第２のシ
ールド・ベース領域の中に定める第１および第２
の主端子領域４０，４２と、それぞれの上記主端子領域に接触すると共にそ
れぞれの上記シールド・ベース領域に接触する第
１および第２の主端子電極４４，４６と、それぞれ上記チヤンネル部分の上方に配置され
てそれから絶縁して隔てられた第１および第２の
ゲート電極５６，５８であつて、第１のゲート電
極５６にゲート電圧が印加されたときは上記第１
のチヤンネル部分の中に上記第１の主端子領域と
上記活性ベース領域とを導通係合する一導電型の
第１の反転チヤンネルを誘起し、第２のゲート電
極５８にゲート電圧が印加したときは上記第２の
チヤンネル部分の中に上記第２の主端子領域と上
記活性ベース領域とを導通結合する一導電型の第
２の反転チヤンネルを誘起するように構成された
第１および第２のゲート電極５６，５８とを有
し、上記活性ベース領域、上記シールド・ベース領
域ならびに上記主端子領域の構成配置により、上
記第１の反転チヤンネルが存在するときには上記
第１のチヤンネル部分を介して上記第１および第
２の主端子電極間の第１の方向の導通を維持し、
該第１の反転チヤンネルが存在しないときには該
第１の方向の導通を停止し、また上記第２の反転
チヤンネルが存在するときには上記第２のチヤン
ネル部分を介して上記第２および第１の主端子電
極間の第２の方向の導通を維持し、該第２の反転
チヤンネルが存在しないときには該第２の方向の
導通を停止することを特徴とする二方向性絶縁ゲ
ート整流器。７特許請求の範囲第６項記載の二方向性絶縁ゲ
ート整流器に於いて、上記活性ベース領域がＮ導
電型、上記シールド・ベース領域がＰ導電型、上
記主端子領域がＮ導電型であり、そして上記各ゲ
ート電極が対応する主端子領域に対して正にバイ
アスされたときにＮ導電型の反転チヤンネル領域
を誘起するように構成されている二方向性絶縁ゲ
ート整流器。８特許請求の範囲第６項記載の二方向性絶縁ゲ
ート整流器に於いて、上記シールド・ベース領域
がそれぞれ２つの部分８２，８４又は８６，８８
を含み、該２つの部分の一方は他方よりも高いド
ーピング濃度を有し、そして上記ゲート電極がそ
れぞれ上記他方の部分の中に反転チヤンネルを誘
起するように構成されている二方向性絶縁ゲート
整流器。９一導電型の活性ベース領域を有する半導体材
料の本体と、該本体の中に形成された反対導電型
の陽極側シールド・ベース領域および陰極側シー
ルド・ベース領域と、上記活性ベース領域から隔
たつて配置された一導電型の陽極端子領域および
陰極端子領域であつて、当該各端子領域と活性ベ
ース領域との間に伸びるチヤンネル部分をそれぞ
れ上記陽極シールド・ベース領域および陰極シー
ルド・ベース領域の中に定める陽極端子領域およ
び陰極端子領域と、上記陽極端子領域および陰極
端子領域にそれぞれ接触すると共に上記陽極側シ
ールド・ベース領域および陰極側シールド・ベー
ス領域にそれぞれに接触する陽極端子電極および
陰極端子電極と、それぞれの上記チヤンネル部分
の上方に配置されてそれから絶縁して隔てられた
陽極側ゲート電極および陰極側ゲート電極であつ
て、それぞれゲート電圧が印加されたときにそれ
ぞれの上記主端子領域と上記活性ベース領域とを
導通結合する一導電型の反転チヤンネルをそれぞ
れのチヤンネル部分の中に誘起するように構成さ
れた陽極側ゲート電極および陰極側ゲート電極と
を有する半導体デバイスを作動する方法におい
て、上記陰極側ゲート電極にゲート電圧を印加する
ことにより上記陰極端子領域と上記活性ベース領
域とを導通結合する反転チヤンネルを上記陰極側
シールド・ベース領域の中に誘起するとともに、
上記陽極側ゲート電極に不充分なゲート電圧を印
加することにより上記陽極端子領域と上記活性ベ
ース領域との間の上記陽極側シールド・ベース領
域に反転チヤンネルが誘起されないようにして、
デバイスを順方向導通状態に置くステツプ、なら
びに続いて上記陰極側ゲート電極からゲート電圧
を除去することにより上記陰極端子領域と上記活
性ベース領域とを導通結合する反転チヤンネルが
もはや存在しないようにするとともに、上記陽極
側ゲート電極にゲート電圧を印加することにより
上記陽極端子領域と上記活性ベース領域とを導通
結合する反転チヤンネルを誘起して、デバイスを
順方向導通阻止状態に置くステツプを有すること
を特徴とする半導体デバイスの作動方法。