JPH0457275B2 - - Google Patents

Info

Publication number
JPH0457275B2
JPH0457275B2 JP13305184A JP13305184A JPH0457275B2 JP H0457275 B2 JPH0457275 B2 JP H0457275B2 JP 13305184 A JP13305184 A JP 13305184A JP 13305184 A JP13305184 A JP 13305184A JP H0457275 B2 JPH0457275 B2 JP H0457275B2
Authority
JP
Japan
Prior art keywords
output
pulse
signal
circuit
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13305184A
Other languages
English (en)
Other versions
JPS6113773A (ja
Inventor
Morio Araki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP13305184A priority Critical patent/JPS6113773A/ja
Publication of JPS6113773A publication Critical patent/JPS6113773A/ja
Publication of JPH0457275B2 publication Critical patent/JPH0457275B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はパルスカウントダウン式の垂直同期パ
ルス発生装置に関するものである。
〔発明の技術的背景およびその問題点〕
TV受像画面を形づくる垂直及び水平の偏向周
波数は、カメラの偏向周波数と正確に一致させな
ければならない。もし、垂直偏向周波数が一致し
ていなければ画面は上又は下に移動し、水平偏向
周波数が一致していなければ画面は斜めに流れ
る。また、周波数だけ合つていても位相が違つて
いると画面の途中に黒い帯状の線が現われ正しい
画像が得られない。
そこで、映像の帰線期間を利用して同期信号が
挿入されるが、この信号を利用して偏向回路を制
御するためには、映像信号から同期信号だけを分
離する必要がある。
同期信号の分離には、映像信号との振幅の違い
を利用した振幅分離回路が使用される。この分離
した同期信号には、垂直、水平の2つの同期信号
が含まれているが、両同期信号の周波数の違いを
利用した周波数分離回路を使用して垂直、水平の
両同期信号の分離が行われる。
このようにして分離された同期信号はノイズに
よる誤同期を生じることがある。そこで、この誤
同期を減らすために、第5図に示すようなパルス
カウントダウン式の垂直同期パルス発生装置が従
来用いられていた。
第5図において、1は水平同期周波数fHの2
倍の周波数のクロツクが入力されるクロツク入力
端子、2はx進カウンタ(x<525)、3はy進カ
ウンタ(y>525)、4は垂直同期信号を分離する
周波数分離回路、5はオアゲート、6はアンドゲ
ート、7はD型フリツプフロツプからなるラツチ
回路、8はワンシヨツトマルチバイブレータ、9
は垂直同期パルス出力端子である。
上記x進カウンタ2はクロツク入力端子1に印
加される第6図aに示されるようなクロツクパル
スをx個計数すると、その出力が第6図bに示
すようにLレベルになる。一方、y進カウンタ3
は上述のクロツクパルスy個計数するとその出
力が第6図cに示すようにLレベルになり、yの
値はNTSC方式の場合に525よりも大きく、フリ
ーラン周波数を決定する。
ところで、周波数分離回路4から負極性の同期
進が入力されない状態では、オアゲート5の出力
はHレベルであるので、y進カウンタ3の出力が
Lレベルになつて初めてラツチ回路7は入力端子
1からの次のクロツクパルスに応じてその出力
が第6図dに示すようにHレベルになる。このラ
ツチ回路7の出力がHレベルになることにより、
ワンシヨツトマルチバイブレータ8がトリガさ
れ、その出力に第6図eに示すようにLレベル
の垂直同期パルスが出力されると共に、カウンタ
2及び3がクリアされて、それらの出力が第6
図b及びcに示すようにHレベルになる。そし
て、次のクロツクパルスの入力に応じてラツチ回
路7はその出力がLレベルになる。
上述したことから明らかなように、x進カウン
タ2及びy進カウンタ3がクリアされてから、x
進カウンタ2がx個クロツクパルスを計数した後
でなければ周波数分離回路4からトリガパルスが
あつてもゲート5の出力はHレベルのままである
ので、出力端子9からのパルス出力は見送られ、
このことによりノイズによる誤同期信号の送出が
減らされる一方、y進カウンタ3がy個クロツク
パルスを計数すると、回路4からトリガパルスが
なくても出力端子9からパルスが出力され、同期
がかけられる。
ところが、上述の装置では、弱電界地域などで
垂直同期信号が欠落して周波数分離回路4からの
トリガパルスが全くなくなると、垂直同期周波数
と異なつた周波数のフリーラン発振状態となり同
期ロツクがかかるまでに長い時間を要するように
なる。この時間は525−x<y−525のとき最大
で、 {|x/y−525|整数+1}×16.67ミリ秒とな る。そして、y−xを大きくすると、外部からの
混入ノイズによつて誤つたタイミングでトリガが
かかり易くなるなどの欠点があつた。
〔発明の目的〕
本発明は、上述したような従来のものの欠点を
除去するためになされたもので、同期、非同期の
別と共に同期信号、ノイズの別の判別を行い、こ
れにより切換えることにより、フリーランニング
周波数を垂直周波数と同一にし、耐ノイズ性に優
れ、垂直同期ロツクまでに必要な時間の短縮を図
つたパルスカウントダウン式の垂直同期パルス発
生装置を提供することを目的としている。
〔発明の実施例〕
以下、本発明の一実施例を図に基づいて説明す
る。第1図において、10は水平同期信号、
AFC後段の水平同期パルス又はこのパルスを発
生するための基本発振パルスが印加される入力端
子、11は入力端子10に印加されるパルスを垂
直同期分カウントするカウンタ、12はアンドゲ
ート、13は一定の所望幅の垂直出力パルスを発
生するワンシヨツトマルチバイブレータ、14は
垂直同期パルス出力端子、15は周波数分離回
路、16はオアゲート、17,18はタイムレー
スを回避けるための遅延回路を構成するワンシヨ
ツトマルチバイブレータ、19はオアゲート、2
0,21は垂直同期の一周期後にパルスを発生す
るためのワンシヨツトマルチバイブレータ、22
はオアゲート、23は同期、非同期のいずれの状
態であるかの情報をラツチするT型フリツプフロ
ツプ、24は排他的オアゲートである。
上記アンドゲート12及びオアゲート16はト
リガ切換回路の一部を構成し、オアゲート19は
周波数分離回路15からの同期信号の通過を制御
し、オアゲート22は信号の同期性を判別し、排
他的オアゲート24は同期・非同期の別によりワ
ンシヨツトマルチバイブレータ13の出力を反
転、非反転するためのものである。
以上の構成において、入力端子10に入力され
る水平同期パルスを発生するための基本発振パル
スとして第2図aに示すような水平同期周波数
fHの2倍のクロツクパルスが入力されると、カ
ウンタ11はこのクロツクパルスを計数し、525
個のクロツクパルスの計数毎にその出力に第2
図bに示すような負極性のパルスを出力する。こ
のパルスはオアゲート16の出力がHレベルであ
れば(少なくとも周波数分離回路15の出力に同
期信号がなければ)、アンドゲート12を通じて
ワンシヨツトマルチバイブレータ13にトリガと
して加えられ、このことによりマルチバイブレー
タ13の出力に第2図cに示すような垂直同期
出力パルスが発生される。
以上は周波数分離回路15から同期信号がない
場合であるが、第3図dに示すような同期信号が
入力されると、この同期信号はT型フリツプフロ
ツプ23のQ出力が第3図iに示すようにLレベ
ルの場合にはオアゲート16を通過し、アンドゲ
ート12の一方の入力に加えられる。このことに
より、ワンシヨツトマルチバイブレータ13のT
入力と出力は第3図e,cにそれぞれ示すよう
にLレベルになる。すなわち、周波数分離回路1
5からの同期信号が受け入れられ、出力端子14
から出力される。一方、T型フリツプフロツプ2
3のQ出力がHレベルの場合には、オアゲート1
6の出力が常にHレベルとなるので、周波数分離
回路15からの信号やノイズに応じて出力端子1
4に出力パルスは現われず、もつぱら垂直周波数
ちようどのパルスが出力される。
一方、周波数分離回路15の出力は遅延回路を
構成する2つのワンシヨツトマルチバイブレータ
17,18を通じて遅延され、オアゲート19の
一方の入力に第3図gのような信号として入力さ
れる。オアゲート19の他方の入力には排他的オ
アゲート24の出力が入力されていて、該オアゲ
ート24はT型フリツプフロツプ23の出力がL
レベルのときワンシヨツトマルチバイブレータ1
3のである第3図jに示すような信号が入力さ
れる。この結果、オアゲート19の出力には第3
図kに示すような信号が出力される。この信号
は、ワンシヨツトマルチバイブレータ20,21
によつて1垂直周期分遅延されてワンシヨツトマ
ルチバイブレータ21の出力に発生される第3
図hに示すような波形の信号と共にオアゲート2
2の入力に印加される。このとき、このオアゲー
ト22の両入力がともにLレベルになつた場合、
周波数分離回路15からの信号が垂直同期で入つ
てきているとしてこれを同期信号とみなし、オア
ゲート22を通じてT型フリツプフロツプ23に
トリガを加え、このとこによりT型フリツプフロ
ツプ23を反転してそのQ出力を第3図iのよう
にLからHレベルにする。そうでない場合には、
ノイズであるとみなしてオアゲート22の出力は
Hレベルのままとなり、T型フリツプフロツプ2
3はトリガがされず、そのQ出力状態に変化は生
じない。
ところで、T型フリツプフロツプ23のQ出力
がHレベルとなつた後は、上述したように2fHの
525カウントの一定周期でワンシヨツトマルチバ
イブレータ13がパルスを出力し続ける。
次に、電源投入やチヤンネル切換えなどの何ら
かの理由で、T型フリツプフロツプ23の出力が
Hレベルでありながら同期タイミングがずれた場
合の動作について説明する。第4図iに示すよう
にT型フリツプフロツプ23のQ出力がHレベル
のとき、排他的オアゲート24は第4図cに示す
ワンシヨツトマルチバイブレータ13の出力を
反転した第4図jに示す出力を送出する。従つ
て、周波数分離回路15の出力と出力端子14か
らの出力との同期タイミングが合つていれば、オ
アゲート19はその入力に加えられる第4図g及
びjに示す入力によつてはパルスを出力しない。
ところが、同期タイミングが合つていない場合
には、オアゲート19の出力に第4図kに示すよ
うなパルスが出力され、このパルス出力後一垂直
同期後再度パルスが出力されないときには、T型
フリツプフロツプ23は反転されず、そのQ出力
の状態に変化がないが、一垂直周期後にパルス入
力があれば、同期タイミングがずれた可能性があ
るとして、T型フリツプフロツプ23のQ出力を
第4図iに示すようにLレベルにする。その後の
動作は、第3図の波形図について説明したように
行われる。
なお、上述の実施例では、周波数分離回路15
の出力とそのトリガによつてワンシヨツトマルチ
バイブレータ13から出力されるパルスとの比較
時に生じるタイムレースを避けるために、ワンシ
ヨツトマルチバイブレータ17,18を設けてい
るが、回路をクロツク同期式にするなどしてこれ
を省略することができる。
また、垂直周期のパルスの有無の判別にワンシ
ヨツトマルチバイブレータ20,21及びオアゲ
ート22を設けているが、クロツクカウンタを別
に設けたり、カウンタ11の出力状態をラツチし
て次の周期の状態と比較することにより判別する
こともできる。
更に、ゲートや入出力端子を変更することによ
り、回路の一部或いは全ての論理極性を変えるこ
ともできる。
〔発明の効果〕
以上のように本発明によれば、周波数分離回路
の出力パルスの周期性を判断することにより、単
発ノイズなどによつてトリガがかかり同期を乱す
ことを防止し、また一度同期がかかると外部から
のトリガがなくても正しい同期タイミングでパル
スを発生する。このため、弱電界地域や電波妨害
などによる同期信号の欠落時にも安定した動作が
得られる。しかも、何らかの原因で垂直同期ロツ
クがはずれた場合でも、最長で垂直同期の2倍と
いう短い時間で新しい同期タイミングにロツクす
ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図乃至第4図は第1図中の各部の状態をそれ
ぞれ異なる動作について示す波形図、第5図は従
来例を示すブロツク図、及び第6図は第5図中の
各部の状態を示す波形図である。 11……カウンタ、12……アンドゲート、1
3,17,18,20,21……ワンシヨツトマ
ルチバイブレータ、15……周波数分離回路、1
6,19,22……オアゲート、23……T型フ
リツプフロツプ、24……排他的オアゲート。

Claims (1)

  1. 【特許請求の範囲】 1 水平同期信号又はこれと同期関係にあるパル
    スを所定数カウントして垂直フリーラン周波数を
    垂直周波数と同一に設定したパルスを発生するカ
    ウンタと、映像信号中の同期信号から垂直同期信
    号を分離して出力する分離回路と、トリガされる
    毎に出力が反転される2安定回路と、該2安定回
    路の出力が一方の状態にあるとき前記カウンタの
    出力と前記分離回路との出力とにより、他方の状
    態にあるとき前記カウンタの出力によりトリガさ
    れて所定幅のパルスを出力するパルス発生回路
    と、前記パルス発生回路の出力を前記2安定回路
    の出力が一方の状態にあるとき反転し、他方の状
    態にあるときそのまま出力する選択反転回路と、
    該選択反転回路の出力が他方の状態にあるとき前
    記分離回路の出力が該他方の状態と一致する状態
    になることに応じて信号を発生する一致手段と、
    該一致手段が発生する信号に応じて1垂直周期後
    にパルスを発生する遅延手段と、前記一致手段か
    ら信号と前記遅延手段からのパルスとの同期に応
    じて前記2安定回路を反転する信号を発生する手
    段とを備え、前記パルス発生回路の出力パルスを
    垂直同期パルスとして出力すると共に該出力パル
    スにより前記カウンタをクリアするようにした ことを特徴とする垂直同期パルス発生装置。
JP13305184A 1984-06-29 1984-06-29 垂直同期パルス発生装置 Granted JPS6113773A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13305184A JPS6113773A (ja) 1984-06-29 1984-06-29 垂直同期パルス発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13305184A JPS6113773A (ja) 1984-06-29 1984-06-29 垂直同期パルス発生装置

Publications (2)

Publication Number Publication Date
JPS6113773A JPS6113773A (ja) 1986-01-22
JPH0457275B2 true JPH0457275B2 (ja) 1992-09-11

Family

ID=15095666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13305184A Granted JPS6113773A (ja) 1984-06-29 1984-06-29 垂直同期パルス発生装置

Country Status (1)

Country Link
JP (1) JPS6113773A (ja)

Also Published As

Publication number Publication date
JPS6113773A (ja) 1986-01-22

Similar Documents

Publication Publication Date Title
JPH02143688A (ja) 異種ビデオ・フォーマット識別装置
US4231064A (en) Vertical synchronization circuit for a cathode-ray tube
US4227214A (en) Digital processing vertical synchronization system for a television receiver set
US5140420A (en) Information in vertical blanking interval of video sync signal
JPH031760A (ja) 受信テレビジョン信号再生装置
US4518995A (en) Selectable rate sync generator system
JPH09181938A (ja) 水平同期信号発生回路
KR930009441A (ko) 영상신호 처리회로
US3586775A (en) Pseudo-random dot interlace television system
JPH0193266A (ja) 複合同期信号分離装置
JPS6113773A (ja) 垂直同期パルス発生装置
KR930000978B1 (ko) 필드 검출회로
KR960004129B1 (ko) 프로그램 가능한 수직동기신호 추출회로
KR0165479B1 (ko) 복합영상신호 생성을 위한 동기신호 생성장치
JPS60111577A (ja) 垂直同期装置
US4816907A (en) Television synchronizing signal pattern correction circuit
KR880000809Y1 (ko) 스텝신호 발생장치
US4509079A (en) Interlace detector
JPS6310623B2 (ja)
KR19980703637A (ko) 수직 동기화 신호 검출기
JP2595771B2 (ja) 周波数弁別装置
KR0183777B1 (ko) 칼라벌스트 위상틀어짐 검출장치
JP3745934B2 (ja) カラーキラー検波器
US3867575A (en) Digital anti-jitter circuit for vertical scanning system
KR950009239B1 (ko) 버스트 게이트 펄스 발생회로

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees