JPH0457344A - Manufacture of semiconductor device and semiconductor device - Google Patents
Manufacture of semiconductor device and semiconductor deviceInfo
- Publication number
- JPH0457344A JPH0457344A JP16913090A JP16913090A JPH0457344A JP H0457344 A JPH0457344 A JP H0457344A JP 16913090 A JP16913090 A JP 16913090A JP 16913090 A JP16913090 A JP 16913090A JP H0457344 A JPH0457344 A JP H0457344A
- Authority
- JP
- Japan
- Prior art keywords
- brazing
- chip
- ceramic substrate
- lead
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000919 ceramic Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000007789 sealing Methods 0.000 claims abstract description 19
- 238000003466 welding Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 abstract description 43
- 238000005219 brazing Methods 0.000 abstract description 31
- 229910052721 tungsten Inorganic materials 0.000 abstract description 19
- 239000010937 tungsten Substances 0.000 abstract description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 18
- 239000000463 material Substances 0.000 abstract description 17
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000945 filler Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004826 seaming Methods 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特にパッケージの気
密封止方法及び半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for hermetically sealing a package and a semiconductor device.
従来、発熱量が大きい半導体装置においては、放熱を良
くするため、いわゆるフェースダウン構造の半導体装置
用パッケージ（以下パッケージと記す）が用いられてい
る。Conventionally, in semiconductor devices that generate a large amount of heat, a so-called face-down structure semiconductor device package (hereinafter referred to as a package) has been used to improve heat dissipation.
この種のパッケージの一例を第４図に示す。An example of this type of package is shown in FIG.
第４図に断面構造を示すように、セラミック基板１に設
けたダイアタッチ面２の凹みに半導体チップ３をダイボ
ンドし、半導体チップ３とセラミック基板１内のタング
ステン配線４ａとを、アルミニウムや金などのワイヤ５
で電気的に接続した後、封止キャップ６とセラミック基
板１上のシールリングとをシーム溶接する。As shown in the cross-sectional structure in FIG. 4, a semiconductor chip 3 is die-bonded to a recess in a die attach surface 2 provided on a ceramic substrate 1, and the semiconductor chip 3 and a tungsten wiring 4a in the ceramic substrate 1 are bonded using aluminum, gold, etc. wire 5
After electrical connection is made, the sealing cap 6 and the seal ring on the ceramic substrate 1 are seam welded.
この後、セラミック基板１のダイアタッチ面２側にヒー
トシンク７を取り付ける。After this, a heat sink 7 is attached to the die attach surface 2 side of the ceramic substrate 1.
外部からの電源や電気信号は、セラミック基板１内のタ
ングステン配線４ａとろう付けなどによって電気的に接
続されたリードピン８を介して半導体チップ３に供給さ
れる。External power and electrical signals are supplied to the semiconductor chip 3 via lead pins 8 electrically connected to tungsten wiring 4a within the ceramic substrate 1 by brazing or the like.
上記のような構造のパッケージによれば、半導体チップ
３で発生した熱は、セラミック基板１に取り付けたヒー
トシンク７によって放熱され、半導体チップ３の温度上
昇は低く抑えられる。According to the package having the above structure, the heat generated in the semiconductor chip 3 is radiated by the heat sink 7 attached to the ceramic substrate 1, and the temperature rise in the semiconductor chip 3 is suppressed to a low level.
しかし、上記のような構造の場合、封止キャップ６の部
分にはリードピンを配置することができないことから、
パッケージの外形寸法を小さくする必要がある時や、あ
るいは、多数のり−ドビンを必要とする時などには、必
要数のリードピンを配列しきれないことがある。However, in the case of the above structure, lead pins cannot be placed in the sealing cap 6.
When it is necessary to reduce the external dimensions of the package, or when a large number of glue dowels are required, it may not be possible to arrange the necessary number of lead pins.
上記の欠点を改善するために従来実施されてきたパッケ
ージ形成方法を第５図（ａ）及び（ｂ）に示す。A conventional method of forming a package to improve the above drawbacks is shown in FIGS. 5(a) and 5(b).
第５図（ａ）に示す通り、チップ側セラミック基板９に
は半導体チップ３がダイボンドされ、この半導体チップ
３と、チップ側セラミック基板９内のタングステン配線
４ｂとが、アルミニウムや金などのワイヤ５によって電
気的に接続されている。As shown in FIG. 5(a), the semiconductor chip 3 is die-bonded to the chip-side ceramic substrate 9, and the semiconductor chip 3 and the tungsten wiring 4b in the chip-side ceramic substrate 9 are connected to wires 5 made of aluminum, gold, etc. electrically connected by.
このタングステン配線４ｂは、更にメタライズパッド１
０ａと電気的に接続されている。This tungsten wiring 4b is further connected to the metallized pad 1.
It is electrically connected to 0a.
リード側セラミック基板１１ａには、リードピン８がろ
う付けされ、リード側セラミック基板１１ａ内のタング
ステン配線４Ｃを介してメタライズパッド１０ｂと電気
的に接続されている。Lead pins 8 are brazed to the lead-side ceramic substrate 11a and electrically connected to the metallized pads 10b via tungsten wiring 4C within the lead-side ceramic substrate 11a.
次に、第５図（ｂ）に示す通り、チップ側セラミック基
板つとリード側セラミック基板１１ａの双方のメタライ
ズパッド１０ａと１０ｂ及び封止メタライズ１２ａと１
２ｂをろう付けする。Next, as shown in FIG. 5(b), the metallized pads 10a and 10b of both the chip side ceramic substrate 11a and the lead side ceramic substrate 11a and the sealing metallized pads 12a and 1
Braze 2b.
この場合、メタライズパッドを接合する接続ろう材１３
と、封止メタライズを接合する封止ろう材１４とは同一
のろう材を用い、この両方のろう材を同時に加熱するこ
とによって、−回の加熱工程で、リード側セラミック基
板１１ａとチップ側セラミック基板９とを電気的且つ機
械的に接続し気密封止する。In this case, the connection brazing material 13 that joins the metallized pads
By using the same brazing filler metal as the sealing filler metal 14 that joins the sealing metallization and the sealing filler metal 14, and heating both of the filler metals simultaneously, the lead-side ceramic substrate 11a and the chip-side ceramic The substrate 9 is electrically and mechanically connected and hermetically sealed.
上記のような構造にすれば、リード側セラミック基板１
１ａにはリードピン取り付は場所に対する制約がなくな
るので、前述の従来のパッケージよりも多数のリードピ
ンを配列することかできる。With the above structure, the lead side ceramic substrate 1
Since there is no restriction on the location for attaching lead pins to 1a, a larger number of lead pins can be arranged than in the conventional package described above.
上述した従来のパッケージにおいては、リード側セラミ
ック基板とチップ側セラミック基板とを接合して気密封
止するために、双方のセラミック基板を金属ろう材でろ
う付けする方法を用いている。In the conventional package described above, in order to join the lead-side ceramic substrate and the chip-side ceramic substrate and hermetically seal them, a method is used in which both ceramic substrates are brazed with a metal brazing material.
この場合、気密封止のための封止ろう材と、パッケージ
内部の電気的接続のための接続ろう材とは同一の材料を
用い、両方のろう材を同時に加熱することにより、−回
の加熱工程で気密封止と電気的接続とを行なう。In this case, the sealing brazing material for hermetic sealing and the connecting brazing material for electrical connection inside the package are made of the same material, and by heating both brazing materials at the same time, - times of heating can be achieved. Hermetic sealing and electrical connections are made during the process.
ところが、一般に、金属ろう材によるろう付けにおいて
は、ろう付けされる面積によって、ろう材の厚さ、加熱
温度、時間及び雰囲気などのろう付は条件が変ってくる
。However, in general, when brazing with a metal brazing material, brazing conditions such as the thickness of the brazing material, heating temperature, time, and atmosphere vary depending on the area to be brazed.
従って、従来のパッケージ形成方法のように、ろう付は
面積の異る接続ろう材と封止ろう材とを同時に加熱し、
両方の接合を一回の加熱工程で行う場合には、接続ろう
材の厚さ、封止ろう材の厚さ及び融着条件（温度１時間
及び雰囲気）の許容範囲が狭くなり、その管理が難しく
、パッケージ形成工程での歩留りを上げることが難しい
という欠点がある。Therefore, like traditional package forming methods, brazing involves simultaneously heating the connecting brazing material and the sealing brazing material, which have different areas.
If both types of bonding are performed in a single heating process, the allowable ranges for the thickness of the connection brazing filler metal, the thickness of the sealing filler metal, and the fusion conditions (temperature for 1 hour and atmosphere) will be narrower, making it difficult to manage them. It has the disadvantage that it is difficult to increase the yield in the package forming process.
本発明による半導体装置の製造方法は、外部リードを有
するリード側配線基板と半導体素子をダイボンドしたチ
ップ側配線基板とを電気的に接続し、気密封止してパッ
ケージを形成する工程を含む半導体装置の製造方法にお
いて、前記パッケージ形成工程は、前記チップ側配線基
板の外周部に固着された枠状の金属部材と、前記リード
側配線基板の外周部に固着された枠状の金属部材とをシ
ーム溶接して気密封止することを特徴とする。A method for manufacturing a semiconductor device according to the present invention includes a step of electrically connecting a lead-side wiring board having external leads and a chip-side wiring board to which a semiconductor element is die-bonded, and forming a package by hermetically sealing the lead-side wiring board and the chip-side wiring board to which a semiconductor element is die-bonded. In the manufacturing method, the package forming step includes seaming a frame-shaped metal member fixed to the outer periphery of the chip-side wiring board and a frame-shaped metal member fixed to the outer periphery of the lead-side wiring board. It is characterized by being hermetically sealed by welding.
次に、本発明について、図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図（ａ）〜（Ｃ）は、本発明の第１の実施例を工程
順に説明するための断面図である。FIGS. 1A to 1C are cross-sectional views for explaining the first embodiment of the present invention in the order of steps.
第１図（ａ）において、半導体チップ３は、チップ側セ
ラミック基板９にダイボンドされ、アルミニウムのワイ
ヤ５でワイヤボンドされることによって、タングステン
配線４ｂを介してメタライズパッド１０ａと電気的に接
続されている。In FIG. 1(a), a semiconductor chip 3 is die-bonded to a chip-side ceramic substrate 9, and is electrically connected to a metallized pad 10a via a tungsten wiring 4b by wire-bonding with an aluminum wire 5. There is.
又、リードピン８は、リード側セラミック基板１１ａに
ろう付けされ、タングステン配線４ｃを介してタングス
テン突起電極１５と電気的に接続されている。Further, the lead pin 8 is brazed to the lead-side ceramic substrate 11a and electrically connected to the tungsten protruding electrode 15 via the tungsten wiring 4c.
上記のタングステン突起電極１５は、ペースト状のタン
グステンを印刷して所望の厚さにして形成する。このタ
ングステン突起電極１５の上部先端には金−すするう材
１６が固着されている。The above-mentioned tungsten protruding electrode 15 is formed by printing paste-like tungsten to a desired thickness. A gold-staining material 16 is fixed to the upper tip of the tungsten protruding electrode 15.
そしてチップ側セラミック基板９とリード側セラミック
基板１１ａの双方の外周部には、枠状のチップ側金属板
１７ａ及びリート側金属板１８とが、それぞれろう付け
されている。A frame-shaped chip-side metal plate 17a and a lead-side metal plate 18 are brazed to the outer peripheries of both the chip-side ceramic substrate 9 and the lead-side ceramic substrate 11a, respectively.
第１図（ｂ）には、これら双方のセラミック基板を位置
合わせし、メタライズパッド］、 Ｏａとタングステン
突起電極１５とを接触さな状態を示す。FIG. 1(b) shows a state in which both of these ceramic substrates are aligned and the metallized pad Oa and the tungsten protruding electrode 15 are not in contact with each other.
双方の金属板（リード側金属板１８及びチップ側金属板
１７ａ）の間には若干の隙間をもたせている。A slight gap is provided between both metal plates (lead side metal plate 18 and chip side metal plate 17a).
第１図（ｃ）には、これら双方の金属板をプーリー型の
シーム電極１９で挟んた状態を示す。FIG. 1(c) shows a state in which both of these metal plates are sandwiched between pulley-type seam electrodes 19.
この状態で、窒素ガス雰囲気中で、両方のセラミック基
板又はシーム電極１９を回転させてシーム溶接する。In this state, both ceramic substrates or seam electrodes 19 are rotated and seam welded in a nitrogen gas atmosphere.
この際、タングステン突起電極１５とメタライズパッド
１０ａとの間には接触する方向に若干の力を加える。At this time, a slight force is applied between the tungsten protruding electrode 15 and the metallized pad 10a in the direction of contact.
この後、加熱して金−すするう材とメタライズパッドと
を融着させてパッケージを完成する。Thereafter, the package is completed by heating to fuse the gold-plated material and the metallized pad.
なお、前述のシーム溶接とろう付けの順序を逆にしても
よい。Note that the order of the seam welding and brazing described above may be reversed.
すなわち、先ずメタライズパッド１０ａとタングステン
突起電極１５の位置決めをし、加熱融着して両者を接合
した後、電気的接続の確認を行ってからシーム溶接を行
ってもよい。That is, first, the metallized pad 10a and the tungsten protruding electrode 15 may be positioned, heated and fused to join them, and then the electrical connection may be confirmed before seam welding.
上記のような構造のパッケージでは、金属ろう材による
ろう付けは、メタライズパッド１０ａとタングステン突
起電極１５との間の接合のみに限られ、ろう付けの面積
は一種類のみである。In the package having the above structure, brazing using a metal brazing material is limited to only the bonding between the metallized pad 10a and the tungsten protruding electrode 15, and the area to be brazed is only one type.
従って、ろう付は条件の許容範囲が、従来のパッケージ
形成方法におけるよりも広くなる。Therefore, brazing has a wider range of acceptable conditions than traditional package forming methods.
次に、本発明の第２の実施例について説明する。Next, a second embodiment of the present invention will be described.
第２図は、本発明の第２の実施例を示す断面図である。FIG. 2 is a sectional view showing a second embodiment of the invention.
チップ側金属板１７ｂは、枠状の金属板で、段差部２０
が設けられている。The chip-side metal plate 17b is a frame-shaped metal plate, and the stepped portion 20
is provided.
リード側セラミック基板１１ｂの外周には、約０．５ｍ
ｍの厚さのシールリング２１ａかろう付けされている。Approximately 0.5 m is provided on the outer periphery of the lead-side ceramic substrate 11b.
A seal ring 21a having a thickness of m is brazed.
チップ側金属板１７ｂは、このシールリング２１ａに対
して前記の段差部２０によって位置決めすることができ
る。The chip-side metal plate 17b can be positioned with respect to the seal ring 21a by the stepped portion 20.
本実施例では、第１の実施例に比べてリード側セラミッ
ク基板とチップ側セラミック基板１１ｂとの位置決めを
容易にすることかできる。In this embodiment, the positioning of the lead-side ceramic substrate and the chip-side ceramic substrate 11b can be made easier than in the first embodiment.
更に本発明の第３の実施例について述べる。Further, a third embodiment of the present invention will be described.
第３図は、本発明の第３の実施例を示す断面図である。FIG. 3 is a sectional view showing a third embodiment of the present invention.
チップ側金属板１７ｂは、第２の実施例の場合と同様の
形状で、チップ側セラミック基板９の上面外周部にろう
付けされている。The chip-side metal plate 17b has the same shape as in the second embodiment, and is brazed to the outer circumference of the upper surface of the chip-side ceramic substrate 9.
そして、シールリング２１ｂの厚さを大幅に厚くして、
チップ側セラミック基板９の上面で、チップ側金属板１
７ｂとシーム溶接できるようにしている。Then, the thickness of the seal ring 21b is significantly increased,
On the upper surface of the chip-side ceramic substrate 9, the chip-side metal plate 1
7b can be seam welded.
本実施例では、第２の実施例の効果を含み、更に、チッ
プ側セラミック基板９の上面でシーム溶接することがき
るので、シーム電極の位置を固定した状態でパッケージ
を回転させなからシーム溶接することができる。This embodiment includes the effects of the second embodiment, and furthermore, since seam welding can be performed on the upper surface of the chip-side ceramic substrate 9, seam welding can be performed without rotating the package with the position of the seam electrode fixed. can do.
上述のシーム溶接の方法は、第４図に示す従来のパッケ
ージ形成方法で、封止キャップ６とセラミック基板１上
のシールリングとをシーム溶接する方法と同じであるの
で、従来使用しているシーム溶接装置をそのまま使用で
きるという簡便さも持っている。The seam welding method described above is the same as the method of seam welding the sealing cap 6 and the seal ring on the ceramic substrate 1 in the conventional package forming method shown in FIG. It also has the convenience of being able to use the welding equipment as is.
以上説明したように、本発明は、チップ側セラミック基
板と、リード側セラミック基板の接合部を、各々のセラ
ミック基板の外周部にろう付けなどによって固着した金
属部材同志をシーム溶接して気密封止することにより、
上記の二つのセラミック基板の間のろう付けを、同一の
条件でろう付けできるものだけに限定することができる
。As explained above, the present invention hermetically seals the joint between the chip-side ceramic substrate and the lead-side ceramic substrate by seam welding metal members fixed to the outer periphery of each ceramic substrate by brazing or the like. By doing so,
The brazing between the two ceramic substrates described above can be limited to those that can be brazed under the same conditions.
このため、上記のろう付は部のろう付は条件の許容範囲
が広くなり、パッケージ形成工程での歩留りを向上させ
ることができる。Therefore, the permissible range of conditions for the above-mentioned brazing is widened, and the yield in the package forming process can be improved.
第１図（ａ）〜（ｃ）は、本発明の第１の実施例を製造
工程順に説明するための断面図、第２図は、本発明の第
２の実施例を示す断面図、第３図は、本発明の第３の実
施例を示す断面図、第４図は、従来のパッケージの第１
の例を示す断面図、第５図（ａ）及び（ｂ）は、従来の
パッケージの第２の例を製造工程順に説明するための断
面図である。
１・・・セラミック基板、２・・・ダイアタッチ面、３
・・・半導体チップ、４ａ、４ｂ、４ｃ・・・タングス
テン配線、５・・・ワイヤ、６・・・封止キャップ、７
・・・ヒートシンク、８・・・リードピン、９・・・チ
ップ側セラミック基板、１０ａ、１０ｂ・・・メタライ
ズパッド、ｌｌａ、ｌｌｂ・・・リード側セラミック基
板、１２ａ・・・封止メタライズ、１３・・・接続ろう
材、１４・・・封止ろう材、１５・・・タングステン突
起電極、１６・・・金−すずろう材、１７ａ、１７ｂ・
・・チップ側金属板、１８・・・リード側金属板、１９
・・・シーム電極、２０・・・段差部、２１ａ、２１ｂ
・・・シールリング。1(a) to (c) are cross-sectional views for explaining the first embodiment of the present invention in the order of manufacturing steps, and FIG. 2 is a cross-sectional view showing the second embodiment of the present invention. 3 is a sectional view showing the third embodiment of the present invention, and FIG. 4 is a sectional view showing the first embodiment of the conventional package.
FIGS. 5(a) and 5(b) are cross-sectional views for explaining a second example of a conventional package in the order of manufacturing steps. 1... Ceramic substrate, 2... Die attach surface, 3
... Semiconductor chip, 4a, 4b, 4c... Tungsten wiring, 5... Wire, 6... Sealing cap, 7
... Heat sink, 8... Lead pin, 9... Chip side ceramic substrate, 10a, 10b... Metallized pad, lla, llb... Lead side ceramic substrate, 12a... Sealing metallization, 13. ... Connection brazing material, 14... Sealing brazing material, 15... Tungsten protruding electrode, 16... Gold-tin brazing material, 17a, 17b.
...Chip side metal plate, 18...Lead side metal plate, 19
... seam electrode, 20 ... step portion, 21a, 21b
···Seal ring.
Claims (1)
をダイボンドしたチップ側配線基板とを電気的に接続し
、気密封止してパッケージを形成する工程を含む半導体
装置の製造方法において、前記パッケージ形成工程は、
前記チップ側配線基板の外周部に固着された枠状の金属
部材と、前記リード側配線基板の外周部に固着された枠
状の金属部材とをシーム溶接して気密封止することを特
徴とする半導体装置の製造方法。 ２、半導体素子をダイボンドしたチップ側配線基板の外
周部に固着された枠状の金属部材と、外部リードを有す
るリード側配線基板の外周部に固着された枠状の金属部
材とをシーム溶接して気密封止したことを特徴とする半
導体装置。 ３、外周部に枠状の金属部材を固着したことを特徴とす
る半導体装置の気密封止パッケージ用セラミック配線基
板。[Claims] 1. Manufacture of a semiconductor device including the step of electrically connecting a lead-side wiring board having external leads and a chip-side wiring board to which a semiconductor element is die-bonded, and forming a package by hermetically sealing the same. In the method, the package forming step includes:
A frame-shaped metal member fixed to the outer periphery of the chip-side wiring board and a frame-shaped metal member fixed to the outer periphery of the lead-side wiring board are seam-welded and hermetically sealed. A method for manufacturing a semiconductor device. 2. Seam welding a frame-shaped metal member fixed to the outer periphery of the chip-side wiring board to which the semiconductor element is die-bonded and a frame-shaped metal member fixed to the outer periphery of the lead-side wiring board having external leads. A semiconductor device characterized by being hermetically sealed. 3. A ceramic wiring board for a hermetically sealed package of a semiconductor device, characterized in that a frame-shaped metal member is fixed to the outer periphery.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16913090A JPH0457344A (en) | 1990-06-27 | 1990-06-27 | Manufacture of semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16913090A JPH0457344A (en) | 1990-06-27 | 1990-06-27 | Manufacture of semiconductor device and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457344A true JPH0457344A (en) | 1992-02-25 |
Family
ID=15880838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16913090A Pending JPH0457344A (en) | 1990-06-27 | 1990-06-27 | Manufacture of semiconductor device and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457344A (en) |
-
1990
- 1990-06-27 JP JP16913090A patent/JPH0457344A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3336982B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3836010B2 (en) | Semiconductor device | |
| WO2020037859A1 (en) | Quartz crystal oscillator and method for manufacturing quartz crystal oscillator | |
| US5248901A (en) | Semiconductor devices and methods of assembly thereof | |
| JPH03142847A (en) | Semiconductor integrated circuit device | |
| EP0098176A2 (en) | The packaging of semiconductor chips | |
| JP2000114206A (en) | Semiconductor package manufacturing method | |
| JP3670625B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0457344A (en) | Manufacture of semiconductor device and semiconductor device | |
| JPS62581B2 (en) | ||
| JPH11135532A (en) | Semiconductor chip and semiconductor device | |
| JPS5930538Y2 (en) | semiconductor equipment | |
| JP2986661B2 (en) | Method for manufacturing semiconductor device | |
| JP2669310B2 (en) | Semiconductor integrated circuit device and mounting method thereof | |
| JP2770664B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0810737B2 (en) | Chip carrier and manufacturing method thereof | |
| JPH0448768A (en) | Semiconductor device and manufacture thereof | |
| JPH07202067A (en) | Pin grid array with heat sink | |
| JP2006173509A (en) | Semiconductor device and manufacturing method thereof | |
| JPS5927537A (en) | Semiconductor device | |
| JP2005150294A (en) | Semiconductor device and manufacturing method thereof | |
| JP2730304B2 (en) | Semiconductor device | |
| JPH0346259A (en) | Semiconductor device and manufacture thereof | |
| JP2540461B2 (en) | Lead mounting structure for electronic component packages | |
| JPH05175251A (en) | Semiconductor device |