JPH0457344A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH0457344A
JPH0457344A JP16913090A JP16913090A JPH0457344A JP H0457344 A JPH0457344 A JP H0457344A JP 16913090 A JP16913090 A JP 16913090A JP 16913090 A JP16913090 A JP 16913090A JP H0457344 A JPH0457344 A JP H0457344A
Authority
JP
Japan
Prior art keywords
brazing
chip
ceramic substrate
lead
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16913090A
Other languages
English (en)
Inventor
Nobuo Yamamoto
修生 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16913090A priority Critical patent/JPH0457344A/ja
Publication of JPH0457344A publication Critical patent/JPH0457344A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特にパッケージの気
密封止方法及び半導体装置に関する。
〔従来の技術〕
従来、発熱量が大きい半導体装置においては、放熱を良
くするため、いわゆるフェースダウン構造の半導体装置
用パッケージ(以下パッケージと記す)が用いられてい
る。
この種のパッケージの一例を第4図に示す。
第4図に断面構造を示すように、セラミック基板1に設
けたダイアタッチ面2の凹みに半導体チップ3をダイボ
ンドし、半導体チップ3とセラミック基板1内のタング
ステン配線4aとを、アルミニウムや金などのワイヤ5
で電気的に接続した後、封止キャップ6とセラミック基
板1上のシールリングとをシーム溶接する。
この後、セラミック基板1のダイアタッチ面2側にヒー
トシンク7を取り付ける。
外部からの電源や電気信号は、セラミック基板1内のタ
ングステン配線4aとろう付けなどによって電気的に接
続されたリードピン8を介して半導体チップ3に供給さ
れる。
上記のような構造のパッケージによれば、半導体チップ
3で発生した熱は、セラミック基板1に取り付けたヒー
トシンク7によって放熱され、半導体チップ3の温度上
昇は低く抑えられる。
しかし、上記のような構造の場合、封止キャップ6の部
分にはリードピンを配置することができないことから、
パッケージの外形寸法を小さくする必要がある時や、あ
るいは、多数のり−ドビンを必要とする時などには、必
要数のリードピンを配列しきれないことがある。
上記の欠点を改善するために従来実施されてきたパッケ
ージ形成方法を第5図(a)及び(b)に示す。
第5図(a)に示す通り、チップ側セラミック基板9に
は半導体チップ3がダイボンドされ、この半導体チップ
3と、チップ側セラミック基板9内のタングステン配線
4bとが、アルミニウムや金などのワイヤ5によって電
気的に接続されている。
このタングステン配線4bは、更にメタライズパッド1
0aと電気的に接続されている。
リード側セラミック基板11aには、リードピン8がろ
う付けされ、リード側セラミック基板11a内のタング
ステン配線4Cを介してメタライズパッド10bと電気
的に接続されている。
次に、第5図(b)に示す通り、チップ側セラミック基
板つとリード側セラミック基板11aの双方のメタライ
ズパッド10aと10b及び封止メタライズ12aと1
2bをろう付けする。
この場合、メタライズパッドを接合する接続ろう材13
と、封止メタライズを接合する封止ろう材14とは同一
のろう材を用い、この両方のろう材を同時に加熱するこ
とによって、−回の加熱工程で、リード側セラミック基
板11aとチップ側セラミック基板9とを電気的且つ機
械的に接続し気密封止する。
上記のような構造にすれば、リード側セラミック基板1
1aにはリードピン取り付は場所に対する制約がなくな
るので、前述の従来のパッケージよりも多数のリードピ
ンを配列することかできる。
〔発明が解決しようとする課題〕
上述した従来のパッケージにおいては、リード側セラミ
ック基板とチップ側セラミック基板とを接合して気密封
止するために、双方のセラミック基板を金属ろう材でろ
う付けする方法を用いている。
この場合、気密封止のための封止ろう材と、パッケージ
内部の電気的接続のための接続ろう材とは同一の材料を
用い、両方のろう材を同時に加熱することにより、−回
の加熱工程で気密封止と電気的接続とを行なう。
ところが、一般に、金属ろう材によるろう付けにおいて
は、ろう付けされる面積によって、ろう材の厚さ、加熱
温度、時間及び雰囲気などのろう付は条件が変ってくる
従って、従来のパッケージ形成方法のように、ろう付は
面積の異る接続ろう材と封止ろう材とを同時に加熱し、
両方の接合を一回の加熱工程で行う場合には、接続ろう
材の厚さ、封止ろう材の厚さ及び融着条件(温度1時間
及び雰囲気)の許容範囲が狭くなり、その管理が難しく
、パッケージ形成工程での歩留りを上げることが難しい
という欠点がある。
〔課題を解決するための手段〕
本発明による半導体装置の製造方法は、外部リードを有
するリード側配線基板と半導体素子をダイボンドしたチ
ップ側配線基板とを電気的に接続し、気密封止してパッ
ケージを形成する工程を含む半導体装置の製造方法にお
いて、前記パッケージ形成工程は、前記チップ側配線基
板の外周部に固着された枠状の金属部材と、前記リード
側配線基板の外周部に固着された枠状の金属部材とをシ
ーム溶接して気密封止することを特徴とする。
〔実施例〕
次に、本発明について、図面を参照して説明する。
第1図(a)〜(C)は、本発明の第1の実施例を工程
順に説明するための断面図である。
第1図(a)において、半導体チップ3は、チップ側セ
ラミック基板9にダイボンドされ、アルミニウムのワイ
ヤ5でワイヤボンドされることによって、タングステン
配線4bを介してメタライズパッド10aと電気的に接
続されている。
又、リードピン8は、リード側セラミック基板11aに
ろう付けされ、タングステン配線4cを介してタングス
テン突起電極15と電気的に接続されている。
上記のタングステン突起電極15は、ペースト状のタン
グステンを印刷して所望の厚さにして形成する。このタ
ングステン突起電極15の上部先端には金−すするう材
16が固着されている。
そしてチップ側セラミック基板9とリード側セラミック
基板11aの双方の外周部には、枠状のチップ側金属板
17a及びリート側金属板18とが、それぞれろう付け
されている。
第1図(b)には、これら双方のセラミック基板を位置
合わせし、メタライズパッド]、 Oaとタングステン
突起電極15とを接触さな状態を示す。
双方の金属板(リード側金属板18及びチップ側金属板
17a)の間には若干の隙間をもたせている。
第1図(c)には、これら双方の金属板をプーリー型の
シーム電極19で挟んた状態を示す。
この状態で、窒素ガス雰囲気中で、両方のセラミック基
板又はシーム電極19を回転させてシーム溶接する。
この際、タングステン突起電極15とメタライズパッド
10aとの間には接触する方向に若干の力を加える。
この後、加熱して金−すするう材とメタライズパッドと
を融着させてパッケージを完成する。
なお、前述のシーム溶接とろう付けの順序を逆にしても
よい。
すなわち、先ずメタライズパッド10aとタングステン
突起電極15の位置決めをし、加熱融着して両者を接合
した後、電気的接続の確認を行ってからシーム溶接を行
ってもよい。
上記のような構造のパッケージでは、金属ろう材による
ろう付けは、メタライズパッド10aとタングステン突
起電極15との間の接合のみに限られ、ろう付けの面積
は一種類のみである。
従って、ろう付は条件の許容範囲が、従来のパッケージ
形成方法におけるよりも広くなる。
次に、本発明の第2の実施例について説明する。
第2図は、本発明の第2の実施例を示す断面図である。
チップ側金属板17bは、枠状の金属板で、段差部20
が設けられている。
リード側セラミック基板11bの外周には、約0.5m
mの厚さのシールリング21aかろう付けされている。
チップ側金属板17bは、このシールリング21aに対
して前記の段差部20によって位置決めすることができ
る。
本実施例では、第1の実施例に比べてリード側セラミッ
ク基板とチップ側セラミック基板11bとの位置決めを
容易にすることかできる。
更に本発明の第3の実施例について述べる。
第3図は、本発明の第3の実施例を示す断面図である。
チップ側金属板17bは、第2の実施例の場合と同様の
形状で、チップ側セラミック基板9の上面外周部にろう
付けされている。
そして、シールリング21bの厚さを大幅に厚くして、
チップ側セラミック基板9の上面で、チップ側金属板1
7bとシーム溶接できるようにしている。
本実施例では、第2の実施例の効果を含み、更に、チッ
プ側セラミック基板9の上面でシーム溶接することがき
るので、シーム電極の位置を固定した状態でパッケージ
を回転させなからシーム溶接することができる。
上述のシーム溶接の方法は、第4図に示す従来のパッケ
ージ形成方法で、封止キャップ6とセラミック基板1上
のシールリングとをシーム溶接する方法と同じであるの
で、従来使用しているシーム溶接装置をそのまま使用で
きるという簡便さも持っている。
〔発明の効果〕
以上説明したように、本発明は、チップ側セラミック基
板と、リード側セラミック基板の接合部を、各々のセラ
ミック基板の外周部にろう付けなどによって固着した金
属部材同志をシーム溶接して気密封止することにより、
上記の二つのセラミック基板の間のろう付けを、同一の
条件でろう付けできるものだけに限定することができる
このため、上記のろう付は部のろう付は条件の許容範囲
が広くなり、パッケージ形成工程での歩留りを向上させ
ることができる。
【図面の簡単な説明】
第1図(a)〜(c)は、本発明の第1の実施例を製造
工程順に説明するための断面図、第2図は、本発明の第
2の実施例を示す断面図、第3図は、本発明の第3の実
施例を示す断面図、第4図は、従来のパッケージの第1
の例を示す断面図、第5図(a)及び(b)は、従来の
パッケージの第2の例を製造工程順に説明するための断
面図である。 1・・・セラミック基板、2・・・ダイアタッチ面、3
・・・半導体チップ、4a、4b、4c・・・タングス
テン配線、5・・・ワイヤ、6・・・封止キャップ、7
・・・ヒートシンク、8・・・リードピン、9・・・チ
ップ側セラミック基板、10a、10b・・・メタライ
ズパッド、lla、llb・・・リード側セラミック基
板、12a・・・封止メタライズ、13・・・接続ろう
材、14・・・封止ろう材、15・・・タングステン突
起電極、16・・・金−すずろう材、17a、17b・
・・チップ側金属板、18・・・リード側金属板、19
・・・シーム電極、20・・・段差部、21a、21b
・・・シールリング。

Claims (1)

  1. 【特許請求の範囲】 1、外部リードを有するリード側配線基板と半導体素子
    をダイボンドしたチップ側配線基板とを電気的に接続し
    、気密封止してパッケージを形成する工程を含む半導体
    装置の製造方法において、前記パッケージ形成工程は、
    前記チップ側配線基板の外周部に固着された枠状の金属
    部材と、前記リード側配線基板の外周部に固着された枠
    状の金属部材とをシーム溶接して気密封止することを特
    徴とする半導体装置の製造方法。 2、半導体素子をダイボンドしたチップ側配線基板の外
    周部に固着された枠状の金属部材と、外部リードを有す
    るリード側配線基板の外周部に固着された枠状の金属部
    材とをシーム溶接して気密封止したことを特徴とする半
    導体装置。 3、外周部に枠状の金属部材を固着したことを特徴とす
    る半導体装置の気密封止パッケージ用セラミック配線基
    板。
JP16913090A 1990-06-27 1990-06-27 半導体装置の製造方法及び半導体装置 Pending JPH0457344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16913090A JPH0457344A (ja) 1990-06-27 1990-06-27 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16913090A JPH0457344A (ja) 1990-06-27 1990-06-27 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH0457344A true JPH0457344A (ja) 1992-02-25

Family

ID=15880838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16913090A Pending JPH0457344A (ja) 1990-06-27 1990-06-27 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH0457344A (ja)

Similar Documents

Publication Publication Date Title
JP3836010B2 (ja) 半導体装置
JP3336982B2 (ja) 半導体装置およびその製造方法
US5248901A (en) Semiconductor devices and methods of assembly thereof
WO2020037859A1 (zh) 石英晶体振荡器及制造该石英晶体振荡器的方法
JPH03142847A (ja) 半導体集積回路装置
EP0098176A2 (en) The packaging of semiconductor chips
JP2000114206A (ja) 半導体パッケージの製造方法
JP3670625B2 (ja) 半導体装置およびその製造方法
JPH0457344A (ja) 半導体装置の製造方法及び半導体装置
JPS62581B2 (ja)
JPH11135532A (ja) 半導体チップ及び半導体装置
JPS5930538Y2 (ja) 半導体装置
JP2986661B2 (ja) 半導体装置の製造方法
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JP2770664B2 (ja) 半導体装置及びその製造方法
JPH0810737B2 (ja) チップキャリア及びその製造方法
JPS5878443A (ja) 半導体装置の製造方法
JPH0448768A (ja) 半導体装置及びその製造方法
JPH07202067A (ja) ヒートシンク付ピングリッドアレイ
JP2006173509A (ja) 半導体装置およびその製造方法
JPS5927537A (ja) 半導体装置
JP2005150294A (ja) 半導体装置およびその製造方法
JP2730304B2 (ja) 半導体装置
JP2540461B2 (ja) 電子部品用パッケ−ジのリ−ド取り付け構造
JPH05175251A (ja) 半導体装置