JPH0457500A

JPH0457500A - バランス調整回路

Info

Publication number: JPH0457500A
Application number: JP2168809A
Authority: JP
Inventors: Masato Meya; 正人女屋; Tsutomu Ishikawa; 勉石川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-06-27
Filing date: 1990-06-27
Publication date: 1992-02-25
Anticipated expiration: 2011-03-04
Also published as: JPH0822120B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（り産業上の利用分野本発明は、チャンネル間のアンバランスを解消する為の
バランス調整回路に関するものである。

（ロ）従来の技術左右ステレオ信号を、それぞれ異なるチャンネルを用い
て伝送するステレオ装置においては、各チャンネルを構
成する回路や素子のバラツキ等により、アンバランスを
生じる場合がある。例えば、アナランサの声は、左右ス
ピーカの中央に定位しなければならないが、前述の如く
チャンネル間にアンバランスが生じると、左又は右に片
寄った位置に定位し、聴感を損なう。

その為、従来から、左右チャンネルのバランスを取る為
のバランス調整回路が提案され、使用に供されて来た。

第２図は、その様なバランス調整回路の一例を示すもの
で、左入力端子（１）に印加される左ステレオ信号は、
左減衰回路（２）を介して左出力端子（３）に導出され
る。また、右入力端子（４）に印加される右ステレオ信
号は、右減衰回路（５）を介して右出力端子（６）に導
出される。しかして、左右出力端子（３）及びり６）に
得られる左右ステレオ信号のレベルは、検出回路（７）
で検出され、互いに比較される。そして、検出回路（７
）の出力端に左右ステレオ信号のレベル差に応した出力
信号が発生する。前記出力信号は、保持回路（８）で保
持され、制御回路（９）に印加される。前記制御回路（
９〉は、前記保持回路（８）の出力信号を受け、左右減
衰回路（２）及び（５）の減衰量を制御する。いま、ア
ナランサの声に相当する左右ステレオ信号が左右入力端
子（１）及び（４）に印加されたとすれば、左右出力端
子（３）及び（６）に等しいレベルの左右ステレオ信号
が発生しなければならないが、チャンネル間にアンバラ
ンスがあると前記左右ステレオ信号のレベルが等しく無
くなる。例えば、左ステレオ信号のレベルが右ステレオ
信号のレベルよりも犬の場合、検出回路（７）から所定
レベル以上の出力信号が発生し、保持回路（８）を介し
て制御回路（９）に印加される。その為、制御回路（９
）から制御信号が発生し、左減衰回路（２）の減衰量を
大とし、バランス調整を行なう。左ステレオ信号のレベ
ルが右ステレオ信号のレベルよりも小の場合、逆に制御
回路（９）の出力信号により、右減衰回路（５）の減衰
量が犬になる。

（ハ）発明が解決しようとする課題第２図のバランス調整回路は、全体がアナログ回路で構
成されており、検出回路（７）の出力信号を保持する為
の保持回路（８）が必須となる。しかして、前記保持回
路（８）は、図示の如くコンデンサ（１０）と抵抗（１
１）及び（１２）とによって構成されている為、検出回
路（７）の出力信号を長時間保持することが出来ない、
という問題があった。また、検出回路（７）の出力信号
のレベルが急激に変化すると、コンデンサ（１０）の急
速な充放電が行なわれる為、ショック音が発生するとい
う問題があった。

（ニ）課題を解決するための手段本発明は、上述の点に鑑み成されたもので、タイミング
信号を発生する手段と、方向信号を発生する手段と、前
記タイミング信号に応じて動作を開始する発振回路と、
該発振回路の出力信号をクロックとして前記方向信号に
応じた方向の計数を行なう計数回路と、該計数回路の計
数値をデコードするデコーダと、該デコーダの出力信号
に応じて各チャンネルを通過する信号を減衰する減衰回
路とを備える点を特徴とする。

（ホ）作用本発明に依れば、タイミング信号により発振回路の動作
を開始させ、調整のタイミングを定めている。また、方
向信号に応じて調整の方向を定めている。計数回路は、
前記発振回路の出力信号をクロックとし、方向信号で定
まる方向に、前記クロックを計数する。前記計数回路の
計数値は、デコーダによってデコードされ、デコーダの
出力信号により減衰回路の減衰量が制御される。

（へ）実施例第１図は、本発明の一実施例を示す回路図で、（１３）
は左ステレオ信号が印加される左入力端子、（１４）は
右ステレオ信号が印加される右入力端子、（１５）は左
ステレオ信号が導出される左出力端子、（１６）は右ス
テレオ信号が導出される右出力端子、（１７）は左伝送
路（チャンネル）に挿入された左減衰回路、（１８）は
右伝送路（チャンネル）に挿入された右減衰回路、（１
９）は左右出力端子（１５）及び（１６）にそれぞれ得
られる左右ステレオ信号のレベル比に応じた信号を発生
する信号発生回路、（２０）は該信号発生回路〈１９）
の出力信号レベルが所定範囲内か否かを判別する判別回
路、（２１）は該判別回路（２０）から得られるタイミ
ング信号に応じて動作する発振回路、（２２）は前記信
号発生回路（１９）の出力信号と基準電圧Ｖｒｅｆとを
比較し、方向信号を発生する比較回路、（２３）は該比
較回路（２２）の出力信号に応じて、アップ信号又はダ
ウン信号を発生するアップダウン回路、（２４）は前記
発振回路（２１）の出力信号をクロックとし、前記アッ
プダウン回路（２３）の出力信号に応じた方向の計数を
行なう計数回路、及び（２５）は該計数回路（２４）の
計数値をデコードするデコーダである。

いま、説明を簡単にする為、左右入力端子（１３）及び
（１４）に印加される信号を３種類、すなわち左ステレ
オ信号のみの状態、右ステレオ信号のみの状態、左右ス
テレオ信号が略同レベルで印加きれる状態（センター信
号と称す）に限定する。

左入力端子（１３）に左入力信号のみが印加される第１
の状態においては、信号発生回路（１９）の出力端に基
準電圧Ｖｒｅｆよりも十分大なる出力信号が発生する。

判別回路（２０）の基準電圧ｖＡは、基準電圧Ｖ　ｒｅ
ｆよりも所定値大なる値に設定され、基準電圧ｖ！ｌは
基準電圧Ｖｒｅｆよりも所定値小なる値に設定されてい
るので、判別回路（２０）は入力信号がｖＡよりも犬又
は■８よりも小のときｒＨ」の出力信号を、入力信号が
ｖＡとＶＢの間にあるとき「ＬＪの出力信号を発生する
６しかして、信号発生回路（１９〉の出力信号が基準電
圧Ｖｒｅｆよりも十分大である場合、判別回路（２０）
の出力は「Ｈヨになり、発振回路（２１）は動作を開始
しない。従って、計数回路（２４）も計数を開始せず、
左右減衰回路（１７）及び（１８）は、非減衰状態とな
る。

右入力端子（１４）に右入力信号のみが印加される第２
の状態においては、信号発生回路（１９）の出力端に基
準電圧Ｖｒｅｆよりも十分小なる出力信号が発生する。

この場合も、判別回路（２０）の出力は「Ｈ」になり、
発振回路（２１）が動作せず、左右減衰回路り１７）及
び（１８）は非減衰状態となる。

左右入力端子（１３〉及び（１４）に略等しいレベルの
左右ステレオ信号が印加される第３の状態においては、
信号発生回路（１９）の出力信号の値がＶｒｅｆ近傍と
なる。その為、判別回路（２０〉の出力信号はｒ　Ｌ　
、になり、発振回路（２１）は動作を開始し、その出力
信号を計数回路（２４）にクロックとして印加する。一
方、信号発生回路（１９）の出力信号は、比較回路（２
２）にも印加され、基準電圧Ｖ　ｒｅｆと比較される。

いま、信号発生回路（１９）の出力信号が基準電圧Ｖｒ
ｅｆよりも犬であるとすれば、比較回路（２２）の出力
はｒＨ」になり、アップダウン回路（２３）からアップ
信号が発生し、計数回路（２４）の計数方向をアップ方
向に定める。その為、計数回路（２４）は、発振回路（
２１）の出力信号をクロックとじてアップ方向の計数を
行なう。また、信号発生回路（１９）の出力信号が基準
電圧Ｖｒｅｆよりも小である場合は、比較回路（２２）
の出力がｒＬ」になり、アップダウン回路（２３）から
発生するダウン信号に応じて、計数回路（２４）がダウ
ン方向の計数を行なう。

デコーダ（２５）は、計数回路＜２４）の計数値を順次
デコードし、左右減衰回路（１７）及び（１８）を駆動
する。その際、デコーダ（２５）の出力信号は、左減衰
回路（１７）に直接印加され、右減衰回路（１８〉はイ
ンバータ（２６）を介して印加されているので、左右減
衰回路（１７）及び（１８）は互いに逆方向に制御され
る。左出力信号のレベルが右出力信号のレベルよりも犬
の場合は、計数回路（２４）がア・ノブ方向の計数を行
ない、左減衰回路（１７）の減衰量が増大し、右減衰回
路（１８〉の減衰量が減少する。逆に、左出力信号のレ
ベルが右出力信号のレベルよりも小の場合は、計数回路
（２４）がダウン方向の計数を行ない、左減衰回路（１
７）の減衰量が減少し、右減衰回路（１８）の減衰量が
増大する。すなわち、左右減衰回路（１７）及び（１８
〉は、互いに逆方向に制御される。

先に述べた如く、発振回路（２１）は、信号発生回路（
１９）（７）出力信号Ｖｘが、Ｖ　Ａ　＞　Ｖ　ｘ　＞
　Ｖ　Ｂ　（７）範囲にある限り、発振を継続する。そ
の為、デコーダ（２５）は、発振回路（２１）の発振が
継続する間、計数回路（２４）の計数値を順次デコード
し、左右減衰回路（１７〉及び（１８）を制御してバラ
ンス状態を保つ。

尚、計数回路（２４）は、リミッタ機能を備えており、
所定の計数を行なった時それ以上の計数を行なうことが
出来ない様に構成されている。また、左右減衰回路（１
７）及び（１８）の制御に応じて、左右出力端子（１５
）及び（１６）に得られる左右ステレオ信号のレベルが
逆転した場合には、計数回路（２４）の計数方向が逆転
し、同様の減衰動作を行なう。

第３図は、第１図の計数回路（２４）及びデコーダ（２
５）の具体回路例を示すものである。第３図において、
計数回路（２４）は、４個のＤ−ＦＦ（２７）乃至（３
０）と、８個の排他オアゲート（３１）乃至（３８）と
、４個のアントゲ−１−（３９）乃至（４２）から成る
アップダウンカウンタによって構成されている。また、
デコーダ（２５）は、第１乃至第４アントゲ−１−（４
３）乃至（４６）と、第５乃至第８アンドゲート（４７
〉乃至（５０）とによって構成されている。

第４図は、左右減衰回路（１７）及び（１８）の具体回
路例を示すもので、（５１）は４個の抵抗と４個のゲー
トとから成る第１左減衰回路、（５２）は同様の構成の
第２左減衰回路、（５３）は同様の構成の第１右減衰回
路及び（５４）は同様の構成の第２右減衰回路である。

尚、第３図及び第４図において、第１アントゲ−）　（
４３）の出力Ａは、第１左減衰回路（５１）及び第１右
減衰回路（５３）のゲートＡの切換を行なうものであり
、出力Ｂ乃至Ｈも第４図の対応するゲートを切換える様
接続される。

第３図及び第４図において、Ｄ−ＦＦ（２７）乃至（３
０）（７）　Ｑ出力がすべて「０」、すなわち計数回路
（２４）の計数値が（ｏｏｏｏ）の初期状態であれば、
第４及び第８アンドゲート（４６）及び（５０）の出力
り及びＨが発生し、ゲートＤ及びＨが開となる。アップ
ダウン入力端子り５５）にアップ信号ｒＬ、が入力され
た状態において、クロック入力端子（５６）に第１クロ
ツクが印加されると、計数回路（２４）の計数値が（１
０００）となり、第３アンドゲート（４５）の出力Ｃが
発生し、ゲートｃが開となる。その為、左入力信号Ｌｉ
は少許減衰され、右入力信号Ｒ１０′）減衰量は小とな
る。クロックの計数につれて、開となるゲートは順次移
動し、１６個のクロックの印加時に、第１アンドゲート
及び第５アンドゲート（４３）及び（４７）の出力Ａ、
Ｅが発生し、ゲートＡ及びＥが開となり、左入力信号Ｌ
ｉが最大減衰状態、右入力信号Ｒｉが無減衰状態となる
。実際の回路動作では、途中で第１図の比較回路（２２
）の出力が反転し、逆方向の計数が行なわれる可能性が
高い。

第１左減衰回路（５１）と第１右減衰回路（５３）は、
同一の重み付けがなされており、例えば、Ａ。

Ｂ、Ｃ，ＤがＯ、−１、−２、−３となる。また、第２
左減衰回路（５２）と第２右減衰回路（５４）も同一の
重み付けが成されており、例えば、Ｅ。

Ｆ、Ｇ、Ｈが０．−４．−８．−１２となる。

アップダウン入力端子（５５）にダウン信号「Ｈｌが印
加された状態においては、計数回路（２４）の出力が、
（１１１１）、（０１１１）・・・と変化するダウン計
数状態になり、対応するゲートが開になる。また、第３
図及び第４図においては、一方の計数回路が最大減衰状
態、他方の減衰回路が無減衰状態となる場合を初期値と
して説明したが、両減衰回路の減衰量が等しく中間の値
になるときを初期値とし、デコーダの出力に応じて減衰
量が互いに逆方向に変化する様な構成としてもよい。

尚、実施例においては、聴取時に自動的にバランス調整
を行なう場合について説明したが、試験信号やモノラル
信号を印加してバランス調整を行なった後、聴取を行な
う様にしてもよい。更に、本発明は、２チ〜ンネルステ
レオばかりで無く、４チヤンネルステレオ等の多チヤン
ネルステレオにも応用可能である。

（ト）発明の効果以上述べた如く、本発明に依れば、チャンネル間のバラ
ンスを正確に調整することが出来るバランス調整装置を
提供出来る。そして、デジタル処理によって調整を行な
っている為、構成簡単にして正確に動作するバランス調
整回路を提供出来る。特に、デジタル化により、データ
の保持が容易に行ない得るので、ＣＲ時定数を用いた保
持回路が不用となり、長時間の状態保持及びショック音
の発生防止を計ることが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来のバランス調整回路を示す回路図、第３図は第１図の
計数回路及びデコーダの具体回路例を示す回路図及び第
４図は第１図の減衰回路の具体回路例を示す回路図であ
る。（１７）（１８）・・・減衰回路、　（１９）・・・信
号発生回路、（２０）・・・判別回路、　（２１）・・
・発振回路、　（２２）・・・比較回路、　（２４）・
・・計数回路、　（２５）・・・デコーダ。第２図

Claims

【特許請求の範囲】

（１）少くとも２つのチャンネル間のバランスを調整す
る為のバランス調整回路であって、調整期間を定める為のタイミング信号を発生する手段と
、調整方向を定める為の方向信号を発生する手段と、前記タイミング信号に応じて動作を開始する発振回路と
、該発振回路の出力信号をクロックとして前記方向信号に
応じた方向の計数を行なう計数回路と、該計数回路の計
数値をデコードするデコーダと、前記チャンネルのそれぞれに配置され、前記デコーダの
出力に応じて信号の減衰を行なう第１及び第２減衰回路
とを備えることを特徴とするバランス調整回路。
（２）前記方向信号を発生する手段は、それぞれのチャ
ンネルを通過する信号のレベル比に応じた信号を発生す
る信号発生回路と、該信号発生回路の出力信号と基準電
圧とを比較する比較回路とから成ることを特徴とする請
求項第１項記載のバランス調整回路。
（３）前記第１及び第２減衰回路は、デコーダから得ら
れる互いに逆相の出力信号によって制御されることを特
徴とする請求項第１項記載のバランス調整回路。
（４）前記第１及び第２減衰回路は、それぞれ信号路と
アースとの間に直列接続された複数の抵抗と、信号路と
前記抵抗の一端との間に接続されたゲートとを含み、前
記デコーダの出力に応じて前記ゲートの開閉を制御し、
減衰量の調整を行なうことを特徴とする請求項第１項記
載のバランス調整回路。
（５）前記タイミング信号を発生する手段は、それぞれ
のチャンネルを通過する信号のレベル比が所定の範囲に
あるときタイミング信号を発生する様にしたことを特徴
とする請求項第１項記載のバランス調整回路。