JPH0458170A

JPH0458170A - 半導体試験装置

Info

Publication number: JPH0458170A
Application number: JP2170912A
Authority: JP
Inventors: Keiichi Sawada; 沢田　圭一
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-06-26
Filing date: 1990-06-26
Publication date: 1992-02-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、半導体装置を試験する半導体試験装置に関
するものである。

〔従来の技術〕

第５図（ａ）（ｂ）は従来の半導体試験装置を示す図で
ある。図において、（１）は測定回路、（２）は半導体
装置、（Ｉ２）は制御用ＣＰＵである。この第５図（ａ
ｌ　（ｂ）に示すものは、ファンクション測定（論理検
証）のための測定回路（１）が測定対象である半導体装
置（２）の入・出力端子（ピン）の数だけ設けられ、測
定回路（１）は、制御用ＣＰ　Ｕ　（＋２）によて制御
するようにされている。上記測定回路（１）を構成する
ものにおいて、（４）は被測定半導体装置（２）のバッ
ト（ピン）に可変直流電圧を与えるドライバ回路（可変
直流電圧発生回路）、（５）は半導体装置（２）のバッ
ト（ピン）から出力される出力電圧と、基準電圧（レジ
スタ）値とを比較するコンパレータ回路（直流電圧判定
回路）、（６）、　（７）はドライバ回路の印加電圧値
（Ｖ　Ｉ　Ｈ／Ｖ　Ｉ　Ｌ）を設定するレジスタ、（８
）、　（９）はコンパレータ回路の基準電圧値（Ｖ　Ｏ
Ｈ／ＶＯＬ）を設定するレジスタである。（１４）は、
上記ドライバ回路（４）、コンパレータ回路（５）の人
力・出力端を、上記半導体装置（２）のバットに接続す
る（ＤＵＴボード、プローブボートを含む）接触子、（
２３）は、半導体装置（２）の出力波形を、整形するた
めの抵抗である。

また第５図（Ｃ）は、上記半導体試験装置に所定の測定
動作を行なわせるためのテストパターンである。図にお
いてＦＡＴは、半導体装置（２）の論理検証で、入力値
を１１０１判定値をＨ／Ｌで記述する。右上の数字は、
ピン番号であり、右図波形は、実際にテストパターン記
述されたＦＡＴが、上記半導体試験装置の各ピンに設け
られた回路（１）より、入出力される波形である。■■
のＦＡＴが波形の■■に対応する。さらに第５図（ｄｌ
は、第５図（Ｃ）のテストパターンが、第５図（ａ）の
、制御回路（１２）に入力された後の、制御手段を示し
たものである。（２４）は、各レジスタ（６）〜（９）
に、設定する動作を示し、（２５）は、その値によって
、テストノくターンが実行され、入・出力波形が形成さ
れ、論理検証が実行されることを示している。

次に動作について説明する。第５図（ａ）に示したシリ
ーズ抵抗（２３）の動作を、第６図によって説明する。

第６図（ａ）のシリーズ抵抗（２３）は、波形の整形の
ために、上記半導体装置（２）と、測定回路（１）の間
、一般的には、接触子（１４）が取り付けらだボードの
信号線上に入れられるものである。第６図（ａ）は、半
導体装置（２）と測定回路（１）との間のインピーダン
ス関係を示し、シリーズ抵抗（２３）の抵抗値の決定の
方法を示したものである。第６図（ａ）において、Ｚｏ
は、被測定半導体装置（２）の出力インピーダンス、Ｚ
Ｃはコンパレータ回路（５）の入力インピーダンスであ
る。第６図（ｂ）、　（Ｃ）、　（ｄ）に、入力インピ
ーダンスＺｃと、出力インピーダンスＺＩ、の大小によ
る、観察点（判定点）でのコンパレータ回８（５）の入
力波形の形状を示す。第６図ｆｂ）は、Ｚｃ＝Ｚ、の時
て、波形は正常に伝搬しているか、第６図（Ｃ）、　（
ｄ）では、ミスマツチングのため、波形は乱れてしまう
。現状の半導体装置（Ｚ　ｏ）と測定回路（Ｚ　ｃ）の
関係は、ＺＤ＜Ｚ。より、インピーダンスのマツチング
のため抵抗（２３）が必要となり、第６図（ａ）の式Ｒ
＝Ｚｃ　　Ｚｏより値が決定されるわけである。第７図
（ａ）　（ｂ）は、この抵抗（２３）が、とのようなボ
ード（１４）に取りつけられるかを示したものである。

第７図（ａ）は、半導体装置（２）がパッケージ状態（
２ａ）の時に使用されるＤＵＴボード図、第７図（ｂ）
は半導体装置（２）が、まだウェハ状態（２ｂ）の時に
使用されるプローブボード図である。

〔発明が解決しようとする課題〕

従来の半導体試験装置は以上のように構成されているの
で、波形整形のための抵抗は、半導体試験装置のＤＵＴ
ボードまたは、プローブカード上に取りつけており、被
測定半導体装置のピン数が多くなれば、当然取りつけ位
置及びスペースの問題があり、非常に困難になる。また
、一種類の抵抗しか取り付けられないので、半導体装置
の出力インピーダンスが変化（通常Ｈ／Ｌ出力時で異な
る）した場合に対応できず正確な測定（論理検証）がで
きないという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、波形整形のための抵抗を、半導体試験装置の
内部に可変抵抗回路を内蔵し、かつ、その可変抵抗回路
は制御装置及び制御手段を用いて、半導体装置の出力イ
ンピーダンスにマツチした抵抗を選択、切り換えて、高
精度タイミング測定できる半導体試験装置を得ることを
目的とする。

〔課題を解決するための手段〕

この発明に係る半導体試験装置は、制御装置による制御
手段を用いて制御できる可変抵抗回路を各ピンに１つづ
つ内蔵したものである。

〔作　用〕この発明における半導体試験装置は、内蔵された制御可
能な可変抵抗により、試験すべき半導体装置の論理検証
時の出力インピーダンスのミスマツチによる伝搬波形異
常をなくし、正確なタイミング測定が行なえる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（＋）は各ピンに装着されている半導体試
験装置の測定回路、（２）は半導体装置、（３）は可変
抵抗回路、（４）は半導体装置（２）に、入力信号を与
えるドライバ回路、（５）は半導体装置（２）の出力信
号を判定するコンパレータ回路、（６）　、（７）は入
力信号Ｈレベル、Ｌレベルの値を格納するＶＩＨ／ＶＩ
Ｌレジスタ、（８）、　（９）は判定基準値のＨレベル
、Ｌレベルを格納するＶＯＨ／ＶＯＬレジスタ、（１０
）、（ＩＩ）は可変抵抗の値を格納するＲ　Ｈ／ＲＬレ
ジスタ、（１２）は各回路及び各レジスタを制御する制
御装置、（１３）は制御装置（１２）を制御する制御手
段である。

第２図は第１図の可変抵抗回路（３）の詳細を示す回路
図で、（１５）は複数個のシリーズ抵抗、（１６）はシ
リーズ抵抗（１５）をバイパスするリレーである。

この可変抵抗回路（３）は、例えば５０Ω、１０Ω、５
Ω。

１Ωを、各複数個、直列に接続し、レジスタ（１０）。

（１１）から信号により、５０Ω、５Ωのみをシリーズ
化して５５Ωとし、残りをリレー（１６）でバイパスさ
せインピーダンスを決定させるものである。また、第３
図は制御手段のフローチャートである。

次に動作について第３図のフローチャートに沿って説明
する。まず、第５図（Ｃ）に示すテストパターンや各種
レジスタＶ　Ｔ　Ｈ／Ｖ　Ｉ　Ｌ、ＶＯＨ／Ｖ　ＯＬ　
（６）、　（７）、　（８）、　（９）の設定値は、前
もって用意しておく。ここで、被測定半導体装置（２）
の、出力インピーダンスを求めてお（。−例としては、
Ｈレベル出力時ＺＤ−”７５Ω″、Ｌレベル出力時Ｚ０
＝“４５Ω”であった場合、半導体試験装置（１）の入
力インピーダンスかＤｃ−“＋００Ω”と固定されてい
ることより、各Ｈ／Ｌレベル出力時のマツチング抵抗値
Ｒ＝Ｚｃ−ＺＩ、を算出する。（ＲＨ：２５Ω、ＲＬ：
５５Ω）この算出した値を、レジスタ（１０）、　（Ｉ
Ｉ）のＲＨ２５Ω／ＲＬ５５Ωレジスタ値とする。ここ
までの準備が完了した後、測定（試験）は実行される。

（スタート）まず、ステップ（１７）で、先に用意した
、各レジスタ値を各レジスタに設定する。ステップ（１
８）で、テストパターン（第５図（Ｃ））かスタートす
る。実際のパターン（波形）が印加判定される前に、出
力ピン（この場合３，４ピン）の、判定値Ｈ／Ｌをステ
ップ（１９）で読み取り、各出力ピンのＨ／Ｌに対応し
た、可変抵抗値ＲＨ／ＲＬ値が選択され設定されるステ
ップ（２０）。この場合は、３ピンかＨ判定のため、Ｒ
Ｈ値（２５Ω）、４ピンかＬ判定のためＲＬ値（５５Ω
）が選択され、各（３，４ピン）可変抵抗が各値（２５
，５５Ω）に設定される。その後、ステップ（２１）で
実際の波形か各入力ピン（ｌ、２ピン）印加され、３．
４ピンの出力波形が判定される。この時、シリーズに挿
入した抵抗値は、かならず第６図（ｂ）状態のようにマ
ツチしているわけであるから、波形の異常はおこらず正
確な測定第６図（ｂ）状態が可能となる。次にステップ
（２２）で、テストパターンの最終を判断し、最終でな
ければ、ＮＯの方向へ行き、ステップ（２３）で、次の
テストパターンに進み、先と同様なステップ（１９）〜
（２１）の手順になる。最終であれば、Ｙｅｓ方向で、
試験は終了となる。

なお、上記実施例において、可変抵抗回路（３）を、半
導体試験装置（１）の内部に装備していたが、これは、
第４図のように、半導体試験装置の外部（ＤＵＴボード
または、プローブボードと半導体試験装置の間）に、お
いても同様な効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、通常一種類の固定抵
抗をＤＵＴボードまたは、プローブボードの信号線上に
シリーズに接続していたのを、半導体試験装置内に創外
可能な可変抵抗回路として各ピンに装着することにより
、各ボードには、細工の必要がなくなる。また、半導体
装置の出力インピーダンスの変化にも的確に対応でき正
常な波形化が実現できるので正確なタイミング測定が実
施できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体試験装置の何
路図、第２図は第１図可変抵抗回路の詳細を示す回路図
、第３図はこの発明の制御手段を示すフローチャート図
、第４図はこの発明の他の実施例による半導体試験装置
の回路図、第５図（ａ）は従来の半導体試験装置の回路
構成図、第５図（ｂ）は試験すべき半導体装置の概略構
成図、第５図（Ｃ）は半導体試験装置のテストパターン
とそのテストパターンにより発生した入力電圧、出力電
圧波形図、第５図（ｄ）は従来の論理検証（ファンクシ
ョン測定）のフローチャート図、第６図（ａ）は半導体
装置（２）と半導体試験装置（１）の間で、とのように
波形が伝搬されるかを示した図、第６図（ｂ）〜（ｄ）
は、半導体装置（２）と、半導体試験装置（１）とのイ
ンピーダンスの関係によりどのような波形が、半導体試
験装置に入力されるかを示した波形図、第７図（ａ）　
（ｂ）は、半導体装置（２）と半導体試験装置とを実際
に接続する接触子及びボードの具体的例の構成図である
。図において、（１）は半導体試験装置、（２）は半導
体装置、（３）は可変抵抗、（４）はドライバ回路、（
５）はコンパレータ回路、（６）〜（７）はドライバ回
路レジスタ、（８）〜（９）はコンパレータ回路レジス
タ、（］０）〜（１１）は、可変抵抗レジスタ、（１２
）は制御装置、（１３）は制御手段、（１４）は接触子
（含む各種ボード）、（１５）はシリーズ抵抗、（１６
）はバイパスリレーである。なお、図中、同一符号は同一、又は相当部分を示す。代　　理　　人　　　大　　岩　　増　　雄第３図第１図第２図第４図第５図第６図第７図

Claims

【特許請求の範囲】

　試験すべき半導体装置の全てのピンに対応して設けら
れ上記ピンに印加すべき可変直流電圧を発生する複数の
ドライバ回路と、上記半導体装置の出力電圧値を判定す
る複数のコンパレータ回路と、上記ピンと上記コンパレ
ータ回路間に直列に接続された可変抵抗回路と、各回路
に設定すべき複数のドライバレジスタ、コンパレータレ
ジスタ、抵抗レジスタと、各回路及び各レジスタを制御
する制御装置及び制御手段を備えたことを特徴とする半
導体試験装置。