JPH045864A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH045864A JPH045864A JP10520290A JP10520290A JPH045864A JP H045864 A JPH045864 A JP H045864A JP 10520290 A JP10520290 A JP 10520290A JP 10520290 A JP10520290 A JP 10520290A JP H045864 A JPH045864 A JP H045864A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- detection
- cell
- detecting
- type layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、Ｉ ＧＢＴに流れる電流、ジャンクション温
度等の異常を検出し、負荷の破壊を防止するための検出
電極が設けられた半導体装置に関する。
度等の異常を検出し、負荷の破壊を防止するための検出
電極が設けられた半導体装置に関する。
（従来の技術）
従来、オン電流値、ジャンクション温度等の異常を検出
するための検出電極が設けられたＩ ＧＢＴは、例えば
第４図に示すような構成をしている。ここで、ｌａ、
ｌｂ・・・はＩ ＧＢＴセル、２は検出用セル、Ｇはゲ
ート端子、Ｅはエミッタ端子、Ｃはコレクタ端子、Ｋは
検出端子である。即ち、Ｉ ＧＢＴセルＩａ、 ｌｂの
近傍には、Ｉ ＧＢＴに流れる電流、ジャンクション温
度等の異常を検出するための検出用セル２が面積比で約
１ ： １０００（検出用セル：ＩＧＢＴセル）の割合
で設けられていた。なお、通常は、ＩＧＢＴセルｌａ、
Ｉｂと検出用セル２とは同形であるから面積比をセル
個数比と言い換えても問題はない。
するための検出電極が設けられたＩ ＧＢＴは、例えば
第４図に示すような構成をしている。ここで、ｌａ、
ｌｂ・・・はＩ ＧＢＴセル、２は検出用セル、Ｇはゲ
ート端子、Ｅはエミッタ端子、Ｃはコレクタ端子、Ｋは
検出端子である。即ち、Ｉ ＧＢＴセルＩａ、 ｌｂの
近傍には、Ｉ ＧＢＴに流れる電流、ジャンクション温
度等の異常を検出するための検出用セル２が面積比で約
１ ： １０００（検出用セル：ＩＧＢＴセル）の割合
で設けられていた。なお、通常は、ＩＧＢＴセルｌａ、
Ｉｂと検出用セル２とは同形であるから面積比をセル
個数比と言い換えても問題はない。
つまり、検出用セル２は、ＩＧＢＴセルｌａ。
１ｂ・・・の一部を独立させることにより形成していた
。
。
しかしながら、検出用セル２は、ＩＧＢＴセルｌａ、
ｌｂ・・・の一部を利用したものであるため、第５図の
等価口路に示すように、寄生ＳＣＲ８が形成されている
。このため、この寄生５ＣＲ３がオン状態となり、ラッ
チアップに突入する危険性がある。また、第６図及び第
７図に示すように、通常、Ｉ ＧＢＴに流れる電流は、
検出端子Ｋに流れる検出電流を抵抗Ｒで電圧に変換して
検出し、これから見積もっている。ところが、検出電流
、例えば第７図中の１．、Ｉ２．Ｉ３を抵抗Ｒで電圧に
変換した場合の検出電圧■は、ゲート端子Ｇに印加する
電圧値ＶｔｊＧが上限となる。このため、必然的に検出
電圧Ｖを小さくしなければならず、アンプ等が必要にな
るため処理が複雑化する欠点がある。さらに、上記検出
用セル２ては、検出電流及びそれから判断するＩＧＢＴ
に流れる電流のみしか知ることができない。即ち、検出
電圧Ｖは温度Ｔ、に対する依存性が少なく、又はほとん
ど持たないため、温度の検出をすることが不可能である
。
ｌｂ・・・の一部を利用したものであるため、第５図の
等価口路に示すように、寄生ＳＣＲ８が形成されている
。このため、この寄生５ＣＲ３がオン状態となり、ラッ
チアップに突入する危険性がある。また、第６図及び第
７図に示すように、通常、Ｉ ＧＢＴに流れる電流は、
検出端子Ｋに流れる検出電流を抵抗Ｒで電圧に変換して
検出し、これから見積もっている。ところが、検出電流
、例えば第７図中の１．、Ｉ２．Ｉ３を抵抗Ｒで電圧に
変換した場合の検出電圧■は、ゲート端子Ｇに印加する
電圧値ＶｔｊＧが上限となる。このため、必然的に検出
電圧Ｖを小さくしなければならず、アンプ等が必要にな
るため処理が複雑化する欠点がある。さらに、上記検出
用セル２ては、検出電流及びそれから判断するＩＧＢＴ
に流れる電流のみしか知ることができない。即ち、検出
電圧Ｖは温度Ｔ、に対する依存性が少なく、又はほとん
ど持たないため、温度の検出をすることが不可能である
。
（発明が解決しようとする課題）
このように、従来は、検出用セルがＩ ＧＢＴセルの一
部を利用したものであったために、ラッチアップの危険
性があること、処理が複雑化すること、及び温度の検■
ができないこと等の欠点があった。
部を利用したものであったために、ラッチアップの危険
性があること、処理が複雑化すること、及び温度の検■
ができないこと等の欠点があった。
本発明は、上記欠点を解決すべくなされたものであり、
電力変換機器等の負荷状態を判断する検出電極について
、ラッチアップの危険性がないこと、検出電圧値の範囲
が広いこと、及び温度の検出を同時に行えることを全て
満たすことができる半導体装置を提供することを目的と
する。
電力変換機器等の負荷状態を判断する検出電極について
、ラッチアップの危険性がないこと、検出電圧値の範囲
が広いこと、及び温度の検出を同時に行えることを全て
満たすことができる半導体装置を提供することを目的と
する。
［発明の構成］
（課題を解決するための手段）
上記目的を達成するために、本発明の半導体装置は、第
１導電型の第１の層と、前記第１の層上に形成される第
２導電型の第２の層と、前記第２の層の表面領域に形成
されるＩＧＢＴセルと、前記Ｉ ＧＢＴセル近傍の前記
第２の層の表面領域に形成される第１導電型の第３の層
と、前記第３の層の表面にのみ接続される検出電極とを
有する。
１導電型の第１の層と、前記第１の層上に形成される第
２導電型の第２の層と、前記第２の層の表面領域に形成
されるＩＧＢＴセルと、前記Ｉ ＧＢＴセル近傍の前記
第２の層の表面領域に形成される第１導電型の第３の層
と、前記第３の層の表面にのみ接続される検出電極とを
有する。
（作用）
このような構成によれば、検出電極は、第２の層の表面
領域に形成される第３の層のみに接続されている。即ち
、検出電極は、第１乃至第３の層からなるトランジスタ
のコレクタとなるため、ラッチアップの危険性がないこ
と、検出電圧値の範囲が広いこと、及び温度の検出を同
時に行えることを全て満たすことができる。
領域に形成される第３の層のみに接続されている。即ち
、検出電極は、第１乃至第３の層からなるトランジスタ
のコレクタとなるため、ラッチアップの危険性がないこ
と、検出電圧値の範囲が広いこと、及び温度の検出を同
時に行えることを全て満たすことができる。
（実施例）
以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
細に説明する。
第１図は本発明の一実施例に係わる半導体装置を示すも
のである。ここで、Ｉｌ、ａ、 Ｉｌａ・・はＩＧＢ
Ｔセル、１１ｂは検出用セル、Ｇはゲート端子、Ｅはエ
ミッタ端子、Ｃはコレクタ端子、Ｋは検出端子をそれぞ
れ示している。
のである。ここで、Ｉｌ、ａ、 Ｉｌａ・・はＩＧＢ
Ｔセル、１１ｂは検出用セル、Ｇはゲート端子、Ｅはエ
ミッタ端子、Ｃはコレクタ端子、Ｋは検出端子をそれぞ
れ示している。
即ち、Ｐ＋層（第１の層）１２上にはＮ層（第２の層）
１３か形成されている。また、Ｎ層１３の表面領域には
、ＩＧＢＴセル１．ｌａ、 ］、ｌｌａ・・が複数個
形成されている。ＩＧＢＴセル１］、ａ、 １１．ａ
・・は、Ｐベース層１４及びＰベース層１４中に形成さ
れたＮ＋エミッタ層１５、並びにゲート電極１６及びエ
ミッタ電極１７により構成されている。さらに、ゲト電
極１Ｂはゲート端子Ｇに接続され、エミッタ電極１７は
エミッタ端子Ｅに接続されている。また、ＩＧＢＴセル
ｌｌａ ｌｌａ・・・近傍のＮ層１３の表面領域には
、Ｐ層（第３の層）１８が形成されている。
１３か形成されている。また、Ｎ層１３の表面領域には
、ＩＧＢＴセル１．ｌａ、 ］、ｌｌａ・・が複数個
形成されている。ＩＧＢＴセル１］、ａ、 １１．ａ
・・は、Ｐベース層１４及びＰベース層１４中に形成さ
れたＮ＋エミッタ層１５、並びにゲート電極１６及びエ
ミッタ電極１７により構成されている。さらに、ゲト電
極１Ｂはゲート端子Ｇに接続され、エミッタ電極１７は
エミッタ端子Ｅに接続されている。また、ＩＧＢＴセル
ｌｌａ ｌｌａ・・・近傍のＮ層１３の表面領域には
、Ｐ層（第３の層）１８が形成されている。
また、２層１８上には、この２層１８にのみ接続する検
出電極１９が形成されている。検印電極１９は検出端子
Ｋに接続されている。なお、検出端子Ｋには、例えば検
出電流を電圧に変換する抵抗（図示せず）が接続されて
いる。
出電極１９が形成されている。検印電極１９は検出端子
Ｋに接続されている。なお、検出端子Ｋには、例えば検
出電流を電圧に変換する抵抗（図示せず）が接続されて
いる。
このような構成によれば、検出用セル１．Ｉｂは、Ｎ層
１３の表面領域に形成される２層１８及びこの２層１８
のみに接続される検出電極１９から構成される。
１３の表面領域に形成される２層１８及びこの２層１８
のみに接続される検出電極１９から構成される。
このため、第２図の等価回路に示すように、従来のよう
なＭＯ３ＦＥＴ２０のソースを検出端子とすることかな
く、ＰＮＰ トランジスタ２１のコレクタを検出端子と
することができる。よって、寄生ＳＣＲが形成されるこ
ともなく、又ラッチアップの危険性もなくなる。また、
第３図に示すように、検出電圧Ｖの範囲をコレクタ端子
Ｃに印加される電圧ＶＣＣまで拡大することが可能にな
る。さらに、ＰＮＰ トランジスタ２１の電流増幅率ｈ
ＰＥの温度特性を検出することにより、同時にチップの
温度状況をモニターすることができる。
なＭＯ３ＦＥＴ２０のソースを検出端子とすることかな
く、ＰＮＰ トランジスタ２１のコレクタを検出端子と
することができる。よって、寄生ＳＣＲが形成されるこ
ともなく、又ラッチアップの危険性もなくなる。また、
第３図に示すように、検出電圧Ｖの範囲をコレクタ端子
Ｃに印加される電圧ＶＣＣまで拡大することが可能にな
る。さらに、ＰＮＰ トランジスタ２１の電流増幅率ｈ
ＰＥの温度特性を検出することにより、同時にチップの
温度状況をモニターすることができる。
［発明の効果］
以上、説明したように、本発明の半導体装置によれば、
次のような効果を奏する。
次のような効果を奏する。
検出用セルは、Ｎ層の表面領域に形成されるＰ層及びこ
のＰ層のみに接続される検出電極から構成されている。
のＰ層のみに接続される検出電極から構成されている。
このため、電力変換機器等の負荷状態を判断する検出電
極について、ラッチアップの危険性がないこと、検出電
圧値の範囲が広いこと、及び温度の検出を同時に行える
ことを全て満たすことができる。
極について、ラッチアップの危険性がないこと、検出電
圧値の範囲が広いこと、及び温度の検出を同時に行える
ことを全て満たすことができる。
第１図は本発明の一実施例に係わる半導体装置について
示す断面図、第２図は前記第１図の半導体装置の等価回
路図、第３図は本発明の一実施例に係わる半導体装置に
ついて検出電圧とチップ温度との関係を示す図、第４図
は従来の半導体装置について示す断面図、第５図は前記
第４図の半導体装置の検出用セルの等価回路図、第６図
は前記第４図の半導体装置の等価回路図、第７図は従来
の半導体装置について検出電圧とチ・ンプ温度との関係
を示す図である。 １１ａ・Ｉ Ｇ Ｂ Ｔセル、１ ｌ ｂ−・・検出用
セル、１２・・・Ｐ＋層、１３・・・Ｎ層、１４・・・
Ｐベース層、１５・・・Ｎ＋エミッタ層、ＩＢ・・・ゲ
ート電極、１丁・・・エミッタ電極、１８・・・Ｐ層、
１９・・・検出電極、２０・・・ＭＯＳＦＥＴ、２１・
・・ＰＮＰ ）ランジスタ、Ｇ・・・ゲート端子、Ｅ・
・・エミッタ端子、Ｃ・・・コレクタ端子、Ｋ・・・検
出端子、Ｒ・・・抵抗。 出願人代理人 弁理士 鈴江武彦 第 図 第 図
示す断面図、第２図は前記第１図の半導体装置の等価回
路図、第３図は本発明の一実施例に係わる半導体装置に
ついて検出電圧とチップ温度との関係を示す図、第４図
は従来の半導体装置について示す断面図、第５図は前記
第４図の半導体装置の検出用セルの等価回路図、第６図
は前記第４図の半導体装置の等価回路図、第７図は従来
の半導体装置について検出電圧とチ・ンプ温度との関係
を示す図である。 １１ａ・Ｉ Ｇ Ｂ Ｔセル、１ ｌ ｂ−・・検出用
セル、１２・・・Ｐ＋層、１３・・・Ｎ層、１４・・・
Ｐベース層、１５・・・Ｎ＋エミッタ層、ＩＢ・・・ゲ
ート電極、１丁・・・エミッタ電極、１８・・・Ｐ層、
１９・・・検出電極、２０・・・ＭＯＳＦＥＴ、２１・
・・ＰＮＰ ）ランジスタ、Ｇ・・・ゲート端子、Ｅ・
・・エミッタ端子、Ｃ・・・コレクタ端子、Ｋ・・・検
出端子、Ｒ・・・抵抗。 出願人代理人 弁理士 鈴江武彦 第 図 第 図
Claims (1)
- 第１導電型の第１の層と、前記第１の層上に形成され
る第２導電型の第２の層と、前記第２の層の表面領域に
形成されるＩＧＢＴセルと、前記ＩＧＢＴセル近傍の前
記第２の層の表面領域に形成される第１導電型の第３の
層と、前記第３の層の表面にのみ接続される検出電極と
からなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10520290A JPH045864A (ja) | 1990-04-23 | 1990-04-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10520290A JPH045864A (ja) | 1990-04-23 | 1990-04-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045864A true JPH045864A (ja) | 1992-01-09 |
Family
ID=14401084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10520290A Pending JPH045864A (ja) | 1990-04-23 | 1990-04-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045864A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557128A (en) * | 1994-03-04 | 1996-09-17 | Fuji Electric Co., Ltd. | Insulated-gate type bipolar transistor |
| US5559347A (en) * | 1994-03-01 | 1996-09-24 | Fuji Electronic Co., Ltd. | Insulated gate-type bipolar transistor |
-
1990
- 1990-04-23 JP JP10520290A patent/JPH045864A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559347A (en) * | 1994-03-01 | 1996-09-24 | Fuji Electronic Co., Ltd. | Insulated gate-type bipolar transistor |
| US5557128A (en) * | 1994-03-04 | 1996-09-17 | Fuji Electric Co., Ltd. | Insulated-gate type bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5028748B2 (ja) | パワー半導体デバイスの温度計測装置 | |
| CN104157644B (zh) | 一种功率晶体管、功率晶体管电路以及其操作方法 | |
| JPH01157573A (ja) | 半導体装置およびその製造方法 | |
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH08316471A (ja) | 半導体装置 | |
| JP2722453B2 (ja) | 半導体装置 | |
| JPH045864A (ja) | 半導体装置 | |
| US5296732A (en) | Bipolar transistor | |
| JP2552880B2 (ja) | 垂直ｄｍｏｓセル構造 | |
| US5629551A (en) | Semiconductor device comprising an over-temperature detection element for detecting excessive temperatures amplifiers | |
| JP3148781B2 (ja) | 半導体装置 | |
| JPS6348192B2 (ja) | ||
| JPH01196858A (ja) | トランジスタ | |
| JP3198820B2 (ja) | 温度検出装置 | |
| JP2002190575A (ja) | 半導体装置およびその製造方法 | |
| JPH03184369A (ja) | 半導体装置 | |
| JPH027553A (ja) | 半導体集積回路装置 | |
| JPH0590591A (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JPH0568658B2 (ja) | ||
| JPS6224659A (ja) | 複合型接合コンデンサ | |
| JPS5955064A (ja) | ホ−ル素子 | |
| JPH022173A (ja) | アナログスイッチ | |
| JPH04245483A (ja) | 半導体装置 | |
| JPH055371B2 (ja) | ||
| JPS6290963A (ja) | Ｍｏｓ半導体回路 |