JPH0458696B2 - - Google Patents
Info
- Publication number
- JPH0458696B2 JPH0458696B2 JP58016543A JP1654383A JPH0458696B2 JP H0458696 B2 JPH0458696 B2 JP H0458696B2 JP 58016543 A JP58016543 A JP 58016543A JP 1654383 A JP1654383 A JP 1654383A JP H0458696 B2 JPH0458696 B2 JP H0458696B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- static electricity
- input terminal
- thin film
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、絶縁基板上に形成されるTFT
(Thin Film Trs)を構成要素とする半導体集積
回路装置の保護回路に関する。Detailed Description of the Invention The present invention provides a TFT formed on an insulating substrate.
The present invention relates to a protection circuit for a semiconductor integrated circuit device having (Thin Film Trs) as a component.
TFT半導体集積回路は通常絶縁基板上に形成
されるため、同電位となる導電性の共通の基板が
ない。従つて静電気などによる回路装置の破壊を
防ぐための保護回路を、単結晶シリコン基板上に
形成されるLSIで通常採用されている保護回路と
同じ構造で構成することが出来ない。前記LSIで
採用されている保護回路の構成からTFTLSIの保
護回路として採用できるのは、入力保護抵抗だけ
である。従つて従来のTFTLSIでは、静電気など
による素子破壊に対して耐性が弱かつた。本発明
は、前記耐性を向上させるためTFTLSI用の保護
回路を提案するものである。 Since TFT semiconductor integrated circuits are usually formed on insulating substrates, there is no common conductive substrate that has the same potential. Therefore, a protection circuit for preventing destruction of circuit devices due to static electricity or the like cannot be configured with the same structure as the protection circuit normally employed in LSIs formed on single-crystal silicon substrates. From the configuration of the protection circuit used in the LSI, only the input protection resistor can be used as the protection circuit for TFTLSI. Therefore, conventional TFTLSI has low resistance to element destruction due to static electricity and the like. The present invention proposes a protection circuit for TFTLSI in order to improve the durability.
以下に、実施例に沿つて本発明の詳細を説明す
る。 The details of the present invention will be explained below along with Examples.
第1図は本発明による一つの実施例であり、
TFTLSIの一部を示している。1は、TFTLSIの
共通GND電位(Vss)となる電源配線であり、2
はVssに対して定電位となる電源配線である。3
は入力配線の一つである。入力配線は2個の
TFT(T1,T2)を介してVssに接続され、同様
に2個のTFT(T3,T4)を介してVDDにも接続さ
れている。前記それぞれ2個のTFTは直列に接
続され、入力配線に近い方のTFTのゲートは入
力配線に接続され、前記それぞれ2個のTFTの
うち、入力配線から遠い方のTFTのゲートはVss
乃至VDDに接続される。入力配線3から静電気な
どを印加した時、T1,T2のうち一方はONとな
り、他方はOFFとなり、同様にT3,T4のうち一
方はONとなり、他方はOFFとなる。従つて前記
静電気は、前記OFFとなるTFTのソース・ドレ
イン間のブレイクダウンにより、Vss乃至VDD配
線に流れ、TFT(T5)のゲートへ印加する前記
静電気による電圧は十分小さな値となり、ゲート
破壊が防げることになる。 FIG. 1 shows one embodiment according to the present invention,
Part of TFTLSI is shown. 1 is the power supply wiring that becomes the common GND potential (V ss ) of TFTLSI, and 2
is a power supply wiring that has a constant potential with respect to Vss . 3
is one of the input wirings. There are two input wiring
It is connected to Vss via TFTs (T 1 , T 2 ), and also connected to V DD via two TFTs (T 3 , T 4 ). The two TFTs are connected in series, the gate of the TFT closer to the input wiring is connected to the input wiring, and the gate of the TFT farther from the input wiring is connected to V ss.
connected to VDD . When static electricity or the like is applied from the input wiring 3, one of T 1 and T 2 is turned on and the other is turned off, and similarly, one of T 3 and T 4 is turned on and the other is turned off. Therefore, the static electricity flows to the V ss to V DD wiring due to the breakdown between the source and drain of the TFT that is turned off, and the voltage due to the static electricity applied to the gate of the TFT (T 5 ) becomes a sufficiently small value. This will prevent the gate from being destroyed.
TFTLSIが通常動作する電圧範囲では、第1図
においてT1とT3が常にOFFとなるため、本発明
による保護回路を通して無駄な電流が流れること
はなく、入力信号も初期の信号レベルでLSI内部
回路に伝達出来る。 In the voltage range in which TFTLSI normally operates, T 1 and T 3 in Figure 1 are always OFF, so no unnecessary current flows through the protection circuit according to the present invention, and the input signal remains at the initial signal level inside the LSI. Can be transmitted to the circuit.
TFTLSIが静電気によつて破壊されるのは、ダ
イシング工程やワイヤリングなどの組立て工程で
も発生する。単結晶シリコンを基板として形成さ
れる通常のLSIでは、LSIの総ての端子がPN接合
を介して導電性の基板に接続さているため、組立
工程で前記端子のどれかに静電気が入力しても、
前記PN接合のブレイクダウンにより静電気は最
終的に基板に達する。従つて前記LSIの各部分の
間の電位差はあまり大きくならない。また前記導
電性の基板がコンデンサの役目を果たし、入力し
た静電気を吸収する。従つて単結晶シリコンを基
板とする通常のLSIでは、組立工程でも静電気に
よつて破壊することは少ない。一方TFTLSIで
は、前記単結晶シリコンに相当する導電性の基板
がないため、組立工程での静電気破壊には特に弱
い。第1図に占めす本発明による保護回路では、
各入力端子がTFTを介してVss乃至VDDに接続さ
れているため、基本的にTFTLSIの総ての端子が
いくつかのPN接合を介して接続されることにな
る。従つていずれかの端子に、静電気が印加して
も、PN接合乃至ソース・ドレインのブレイクダ
ウンにより、TFTLSI回路全体に静電気が伝わ
り、TFTLSIの各部分の間の電位差はあまり大き
くならないため、静電気による破壊に対して強く
なる。 TFTLSI can also be destroyed by static electricity during assembly processes such as dicing and wiring. In a normal LSI formed using single-crystal silicon as a substrate, all terminals of the LSI are connected to a conductive substrate via a PN junction, so static electricity may be input to any of the terminals during the assembly process. too,
Due to the breakdown of the PN junction, static electricity eventually reaches the substrate. Therefore, the potential difference between each part of the LSI does not become very large. Further, the conductive substrate serves as a capacitor and absorbs input static electricity. Therefore, ordinary LSIs using single-crystal silicon as substrates are unlikely to be destroyed by static electricity during the assembly process. On the other hand, TFTLSI does not have a conductive substrate equivalent to the single-crystal silicon, so it is particularly vulnerable to electrostatic damage during the assembly process. In the protection circuit according to the present invention shown in FIG.
Since each input terminal is connected to V SS to V DD via a TFT, basically all terminals of TFTLSI are connected via several PN junctions. Therefore, even if static electricity is applied to any terminal, the static electricity will be transmitted to the entire TFTLSI circuit due to the breakdown of the PN junction or the source/drain, and the potential difference between each part of the TFTLSI will not become very large, so the static electricity will not be affected by static electricity. Become more resistant to destruction.
第2図は、本発明による別の実施例であるが、
第1図に対して入力抵抗4が追加となつている。
入力抵抗は入力した静電気の波形をなまらせ、ピ
ーク電圧を低くする役目をする。第1図に対して
は、ピーク電圧が低くなつた分だけ静電気による
破壊発生率が小さくなる。第2図に示す番号及び
記号は、第1図に対応しており、1はVss、2は
VDD、3は入力配線、T1〜T4は保護回路を構成す
るTFT、4は入力抵抗、T5は入力信号がはいる
べきTFTを示している。 FIG. 2 shows another embodiment according to the invention,
An input resistor 4 is added compared to FIG.
The input resistor serves to blunt the waveform of input static electricity and lower the peak voltage. With respect to FIG. 1, the incidence of breakdown due to static electricity decreases as the peak voltage decreases. The numbers and symbols shown in Figure 2 correspond to those in Figure 1, where 1 is V ss and 2 is
V DD , 3 is an input wiring, T 1 to T 4 are TFTs forming a protection circuit, 4 is an input resistor, and T 5 is a TFT into which an input signal should be input.
第3図は、本発明による第3の実施例を示す。
第3図の番号は第2図に準ずる。D1〜D4は、入
力配線3とVss乃至VDDとの間で挿入されたダイ
オードを示す。ダイオードは入力配線とVssの間
に2個、入力配線とVDDの間に2個挿入され、各
2個のダイオードは逆向きに接続される。入力抵
抗4は、入力した静電気のピーク電圧を低くする
ことを目的としており、前記計4個のダイオード
の前に挿入する。第3図において、入力3より静
電気がはいつた時、抵抗4により静電気のピーク
電圧が低くなり、ダイオードD1とD2のうちどち
らか、逆方向電圧となるダイオードのブレイクダ
ウンにより前記静電気の一部がVssに流れ、ダイ
オードD3とD4のうちどちらか逆方向電圧となる
ダイオードのブレイクダウンにより、入力した静
電気の一部はVDDにも流れる。従つて前記静電気
により入力部のTFT5のゲートに印加する電圧
は十分低い値となり、ゲート破壊が防止出来る。 FIG. 3 shows a third embodiment according to the invention.
The numbers in FIG. 3 correspond to those in FIG. 2. D 1 to D 4 indicate diodes inserted between the input wiring 3 and V ss to V DD . Two diodes are inserted between the input wiring and V SS , and two diodes are inserted between the input wiring and V DD , and each two diodes are connected in opposite directions. The input resistor 4 is intended to lower the peak voltage of input static electricity, and is inserted before the four diodes. In Fig. 3, when static electricity is generated from input 3, the peak voltage of static electricity is lowered by resistor 4, and the breakdown of one of the diodes D1 and D2 , which becomes a reverse voltage, reduces the static electricity. A portion of the input static electricity flows to V ss , and due to the breakdown of one of the diodes D 3 and D 4 , which becomes a reverse voltage, a portion of the input static electricity also flows to V DD . Therefore, due to the static electricity, the voltage applied to the gate of the TFT 5 in the input section becomes a sufficiently low value, and gate destruction can be prevented.
第4図は、本発明による第4の実施例を示す。
第4図の番号と記号は、第2図に準じている。第
4図では入力抵抗4で静電気のピーク電圧を低く
し、ゲートをVssに接続したTET(T2)を介し静
電気をVssラインに逃がすようにしている。 FIG. 4 shows a fourth embodiment according to the invention.
The numbers and symbols in FIG. 4 are the same as in FIG. 2. In Fig. 4, the peak voltage of static electricity is lowered by the input resistor 4, and the static electricity is released to the Vss line through a TET ( T2 ) whose gate is connected to Vss .
以上説明したように、本発明はTFTLSIの入力
端子から引火した静電気を、OFFしたTFTのソ
ース・ドレイン間のブレイクダウン乃至PN接合
の逆方向ブレイクダウンにより、配線容量の大き
な電源ライン(Vss,VDD)に逃がすことを特徴
としている。例示した実施例の他にも、前記特徴
を持つ構造は様々に考えられる。前記特徴を持つ
以上、入力端子につながるTFTのゲート破壊は、
飛躍的に改善される筈である。 As explained above, the present invention eliminates static electricity ignited from the input terminal of TFTLSI by the breakdown between the source and drain of the turned-off TFT or the reverse breakdown of the PN junction . V DD ). In addition to the illustrated embodiments, various structures having the above characteristics are possible. Since it has the above characteristics, the gate breakdown of the TFT connected to the input terminal is
This should be a dramatic improvement.
第1図〜第4図に、本発明の実施例を示す。第
1,2,4図は、TFTのソース・ドレイン間の
ブレイクダウンを利用した保護回路であり、第3
図は、PN接合のブレイクダウンを利用した保護
回路である。
1……Vss、2……VDD、3……入力、4……
入力抵抗、T1〜T4……保護回路用TFT、T5……
入力TFT、D1〜D4〜保護回路用PNダイオード。
Embodiments of the present invention are shown in FIGS. 1 to 4. Figures 1, 2, and 4 are protection circuits that utilize the breakdown between the source and drain of a TFT.
The figure shows a protection circuit that uses the breakdown of a PN junction. 1...V ss , 2...V DD , 3...input, 4...
Input resistance, T 1 to T 4 ... TFT for protection circuit, T 5 ...
Input TFT, D 1 ~ D 4 ~ PN diode for protection circuit.
Claims (1)
て、基準電位配線と信号入力端子との間には、複
数の薄膜トランジスタが直列に接続され、該信号
入力端子側の端部の該薄膜トランジスタのゲート
は、該信号入力端子に接続され、該基準電位配線
側の端部の該薄膜トランジスタのゲートは、該基
準電位配線に接続されてなり、 該基準電位配線に対して一定電位差を有する定
電位配線と該信号入力端子との間には複数の薄膜
トランジスタが直列に接続され、該信号入力端子
側の端部の該薄膜トランジスタのゲートは、該信
号入力端子に接続され、該定電位配線側の端部の
該薄膜トランジスタのゲートは、該定電位配線に
接続されてなる入力保護回路を有することを特徴
とする半導体装置。 2 該信号入力端子と内部回路との間には抵抗が
接続されてなることを特徴とする特許請求の範囲
第1項記載の半導体装置。[Claims] 1. In a semiconductor device formed on an insulating substrate, a plurality of thin film transistors are connected in series between a reference potential wiring and a signal input terminal, and a plurality of thin film transistors are connected in series between a reference potential wiring and a signal input terminal. A gate of the thin film transistor is connected to the signal input terminal, a gate of the thin film transistor at an end on the reference potential wiring side is connected to the reference potential wiring, and a constant voltage having a constant potential difference with respect to the reference potential wiring is connected. A plurality of thin film transistors are connected in series between the potential wiring and the signal input terminal, the gate of the thin film transistor at the end on the signal input terminal side is connected to the signal input terminal, and the gate of the thin film transistor at the end on the signal input terminal side is connected to the constant potential wiring side. A semiconductor device characterized in that a gate of the thin film transistor at an end has an input protection circuit connected to the constant potential wiring. 2. The semiconductor device according to claim 1, wherein a resistor is connected between the signal input terminal and the internal circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016543A JPS59143368A (en) | 1983-02-03 | 1983-02-03 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016543A JPS59143368A (en) | 1983-02-03 | 1983-02-03 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59143368A JPS59143368A (en) | 1984-08-16 |
| JPH0458696B2 true JPH0458696B2 (en) | 1992-09-18 |
Family
ID=11919175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016543A Granted JPS59143368A (en) | 1983-02-03 | 1983-02-03 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143368A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220289A (en) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | Thin film transistor array |
| GB2238683A (en) * | 1989-11-29 | 1991-06-05 | Philips Electronic Associated | A thin film transistor circuit |
| DE69319760T2 (en) * | 1992-02-21 | 1999-02-11 | International Business Machines Corp., Armonk, N.Y. | Liquid crystal display device |
| JP3290772B2 (en) * | 1993-08-18 | 2002-06-10 | 株式会社東芝 | Display device |
-
1983
- 1983-02-03 JP JP58016543A patent/JPS59143368A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59143368A (en) | 1984-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876584A (en) | Electrostatic discharge protection circuit | |
| US5304839A (en) | Bipolar ESD protection for integrated circuits | |
| US6239958B1 (en) | Electrostatic damage protection circuit and dynamic random access memory | |
| US7079369B2 (en) | Active power/ground ESD trigger | |
| JPH03272180A (en) | Semiconductor integrated circuit | |
| JPS6146986B2 (en) | ||
| US5579200A (en) | Electrostatic discharge protection for metal-oxide-silicon feedback elements between pins | |
| JP3559075B2 (en) | Polarity reversal protection device for integrated electronic circuits in CMOS technology | |
| JPH0458696B2 (en) | ||
| JPS6025910B2 (en) | input protection circuit | |
| JPH0410225B2 (en) | ||
| JP3190169B2 (en) | Semiconductor integrated circuit | |
| JP2982250B2 (en) | Semiconductor device | |
| JPS5815277A (en) | Input protecting circuit | |
| JP3128813B2 (en) | Semiconductor integrated circuit | |
| US20050001237A1 (en) | Semiconductor device | |
| JPH0287674A (en) | surge protection circuit | |
| JPS5916365A (en) | Complementary semiconductor device | |
| JPH0532908B2 (en) | ||
| KR100506970B1 (en) | Electrostatic Discharge Prevention Semiconductor Device | |
| JPS59105369A (en) | Semiconductor device | |
| JPH0770707B2 (en) | CMOS input protection circuit | |
| JPS60120569A (en) | Input circuit | |
| JPS5961161A (en) | Semiconductor device | |
| JPS6281048A (en) | Input protective circuit |