JPH045871A - 発光ダイオードアレイ - Google Patents
発光ダイオードアレイInfo
- Publication number
- JPH045871A JPH045871A JP2108489A JP10848990A JPH045871A JP H045871 A JPH045871 A JP H045871A JP 2108489 A JP2108489 A JP 2108489A JP 10848990 A JP10848990 A JP 10848990A JP H045871 A JPH045871 A JP H045871A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- light
- semiconductor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、発光ダイオードアレイ、特に複数の発光ダイ
オードが基板上に密接配設され光学プリンタの印字光源
等に用いられるヘテロ接合型発光ダイオードアレイに関
する。
オードが基板上に密接配設され光学プリンタの印字光源
等に用いられるヘテロ接合型発光ダイオードアレイに関
する。
［従来の技術］
複数のＰＮ接合あるいはＰＩＮ接合発光ダイオードが基
板上に密接に配設されてなる発光ダイオードアレイは、
各発光ダイオードを電気的に制御することにより比較的
容易に画像情報等を処理することができる利点を有して
おり、このためその改良と共に種々の応用が考えられて
いる。
板上に密接に配設されてなる発光ダイオードアレイは、
各発光ダイオードを電気的に制御することにより比較的
容易に画像情報等を処理することができる利点を有して
おり、このためその改良と共に種々の応用が考えられて
いる。
例えば、情報の自刃機器としてのプリンタにおいては、
近年の情報化社会の到来に伴い情報量の増大だけでなく
取扱う情報の質も文書のみからグラフ、図、写真等の画
像情報を含むものへと変化していることに対応すべく、
より高速化、高密度化が要求されており、この課題を解
決すべく発光ダイオードアレイを光源として用いること
が考えられている。
近年の情報化社会の到来に伴い情報量の増大だけでなく
取扱う情報の質も文書のみからグラフ、図、写真等の画
像情報を含むものへと変化していることに対応すべく、
より高速化、高密度化が要求されており、この課題を解
決すべく発光ダイオードアレイを光源として用いること
が考えられている。
すなわち、ノンインパクトな光学プリンタとしては光源
にレーザを用いたレーザプリンタ及び光源に前述゛の発
光ダイオードアレイを用いたＬＥＤプリンタが知られて
いるが、レーザプリンタではレーザビームの走査に回動
可能なポリゴンミラー等の機構とこれに対応した繁雑な
光学系を必須とするのに対し、ＬＥＤプリンタでは複数
の発光ダイオードからなる発光ダイオードアレイの各発
光ダイオードを電気的にオンオフ制御して駆動すればよ
く、このため機械的な動作部か不要で簡単な等倍率アレ
イレンズを光学系に用いればよく、レーザプリンタに比
べて小型、高速かつ高信頼化が可能となっている。
にレーザを用いたレーザプリンタ及び光源に前述゛の発
光ダイオードアレイを用いたＬＥＤプリンタが知られて
いるが、レーザプリンタではレーザビームの走査に回動
可能なポリゴンミラー等の機構とこれに対応した繁雑な
光学系を必須とするのに対し、ＬＥＤプリンタでは複数
の発光ダイオードからなる発光ダイオードアレイの各発
光ダイオードを電気的にオンオフ制御して駆動すればよ
く、このため機械的な動作部か不要で簡単な等倍率アレ
イレンズを光学系に用いればよく、レーザプリンタに比
べて小型、高速かつ高信頼化が可能となっている。
第４図に従来のＬＥＤプリンタに用いられるホモ接合型
発光ダイオードアレイの断面図を示す。
発光ダイオードアレイの断面図を示す。
なお、簡略化のため、２個の発光ダイオード（以下発光
エレメントという）のみ図示しである。
エレメントという）のみ図示しである。
図において、各発光エレメントはｎ −Ｇ ａ Ａ ｓ
基板１０上にｎ−ＧａＡｓＰ層１２（約１２μｍ厚）を
Ｖ Ｐ Ｅ （Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｔｔａｘ
ｙ ）法により積層し、更にＳｉＮ 膜１４をマスク
としてＺｎ拡散を行い島状のＺｎ拡散領域１６（約１．
５μ厚）を形成することにより構成され、ｎ−ＧａＡｓ
Ｐ層１２と約１２ｎ拡散領域１６の界面がＰＮ接合面と
なり発光エレメントとなる。
基板１０上にｎ−ＧａＡｓＰ層１２（約１２μｍ厚）を
Ｖ Ｐ Ｅ （Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｔｔａｘ
ｙ ）法により積層し、更にＳｉＮ 膜１４をマスク
としてＺｎ拡散を行い島状のＺｎ拡散領域１６（約１．
５μ厚）を形成することにより構成され、ｎ−ＧａＡｓ
Ｐ層１２と約１２ｎ拡散領域１６の界面がＰＮ接合面と
なり発光エレメントとなる。
そして、ｐ−電極１８及びｎ−ｍ極２０をそれぞれ形成
し、その後、無反射ＳｉＮ 膜２２をコ−ティングし
、発光エレメントから離れた領域でこの無反射ＳｉＮ
膜２２を除去し゛Ｃ１ｐ−電極１８のポンディングパ
ッドか形成される。
し、その後、無反射ＳｉＮ 膜２２をコ−ティングし
、発光エレメントから離れた領域でこの無反射ＳｉＮ
膜２２を除去し゛Ｃ１ｐ−電極１８のポンディングパ
ッドか形成される。
ここで、プリンタに用いられる発光ダイオードアレイに
おいては、単体で使用される発光ダイオードと異なり以
下の特性が問題とされる。すなわち、 （１）発光エレメント間の光のクロストーク（２）発光
エレメント間の特性バラツキそして、第４図に示される
従来の発光ダイオードアレイにおいては、ｎ Ｇ ａ
Ａ ｓ Ｐ層］２の自己吸収係数が大きいために隣接
発光エレメントまで光がとどかないことを利用して隣接
発光エレメント間のクロストークを防ぎ、また発光ニレ
メン］・の形成を選択拡散のみと単純化することにより
製造プロセスの不均一性に起因する特性バラツキを低減
している。
おいては、単体で使用される発光ダイオードと異なり以
下の特性が問題とされる。すなわち、 （１）発光エレメント間の光のクロストーク（２）発光
エレメント間の特性バラツキそして、第４図に示される
従来の発光ダイオードアレイにおいては、ｎ Ｇ ａ
Ａ ｓ Ｐ層］２の自己吸収係数が大きいために隣接
発光エレメントまで光がとどかないことを利用して隣接
発光エレメント間のクロストークを防ぎ、また発光ニレ
メン］・の形成を選択拡散のみと単純化することにより
製造プロセスの不均一性に起因する特性バラツキを低減
している。
しかしながら、ｎ−ＧａＡｓＰ層１２は約１２Ｓ基板１
０と格子整合しないため高密度の格子欠陥を含んでおり
、このため材料自体の不均一性が大きく発光効率が低い
。また、ＰＮ接合がキャリア注入効率の低いホモ接合で
あるため、発光効率の向上が困難である問題がある。
０と格子整合しないため高密度の格子欠陥を含んでおり
、このため材料自体の不均一性が大きく発光効率が低い
。また、ＰＮ接合がキャリア注入効率の低いホモ接合で
あるため、発光効率の向上が困難である問題がある。
そこで、このような従来のＧａＡｓＰ発光ダイオードア
レイの欠点を改良するために第５図に示されるＡｌＧａ
Ａｓ系シングルへテロ接合発光ダイオードアレイも開発
されている。
レイの欠点を改良するために第５図に示されるＡｌＧａ
Ａｓ系シングルへテロ接合発光ダイオードアレイも開発
されている。
図において、ｐ−ＧａＡｓ基板３０上にｐ−３４（５μ
ｍ厚、Ｔｅ＝８Ｘ１０１７ｃｍ ３）ｎ” −ＧｓＡｓ
層３６ （０，１μｍ厚、５ｎ＝５ｘｌＯ”’ｃｍ−３
）がＬ Ｐ Ｅ （Ｌｔｑｕｉｄ Ｐｈａｓｅ Ｅｐｉ
ｔａｘｙ）法により順次積層される。なお、Ａ１組成は
発光波長的７２０ｎｍの場合でｘ＝０．２、ｙ＝０．５
に設定されている。
ｍ厚、Ｔｅ＝８Ｘ１０１７ｃｍ ３）ｎ” −ＧｓＡｓ
層３６ （０，１μｍ厚、５ｎ＝５ｘｌＯ”’ｃｍ−３
）がＬ Ｐ Ｅ （Ｌｔｑｕｉｄ Ｐｈａｓｅ Ｅｐｉ
ｔａｘｙ）法により順次積層される。なお、Ａ１組成は
発光波長的７２０ｎｍの場合でｘ＝０．２、ｙ＝０．５
に設定されている。
そして、ＬＰＥ成長の後、ｎ−電極３８及びｐ電極４０
を蒸着し、フォトリソグラフィとプラズマエツチングを
用いてｎ−電極３８の不要部分を除去する。
を蒸着し、フォトリソグラフィとプラズマエツチングを
用いてｎ−電極３８の不要部分を除去する。
次に、化学エツチングによりｎ−電極３８部を除きｎ”
−ＧａＡｓ ３６を選択的に除去する。
−ＧａＡｓ ３６を選択的に除去する。
ｎ−電極３８形成用のフォトレジストを除去した後、フ
ォトリソグラフィと化学エツチングを用いて発光領域を
除く成長層をｐ−ＡＩ、Ｇａ、ｘＡＳ層３２に１μｍ程
度以上入るまでエツチングし、メサ形状の発光領域を形
成する。
ォトリソグラフィと化学エツチングを用いて発光領域を
除く成長層をｐ−ＡＩ、Ｇａ、ｘＡＳ層３２に１μｍ程
度以上入るまでエツチングし、メサ形状の発光領域を形
成する。
さらに、プラグ７ ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によりＳｉＮ の
無反射コート膜４２を形成し、最後に熱処理してｎ−電
極３８及びｐ−電極４０のオーム接点を形成することに
よりヘテロ接合型発光ダイオードアレイが形成される。
ａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によりＳｉＮ の
無反射コート膜４２を形成し、最後に熱処理してｎ−電
極３８及びｐ−電極４０のオーム接点を形成することに
よりヘテロ接合型発光ダイオードアレイが形成される。
このヘテロ接合型発光ダイオードアレイは従来より単体
の高輝度ＬＥＤ素子に用いられている構造をアレイ化し
たものであり、発光層であるｐ−Ａｓｘ Ｇａ １−８
Ａｓ層３２からの光エネルギーに対して透明な窓となる
ｎ Ａ １ 、 Ｇ ａ Ｉ□ｙＡｓ層３４を用いて
自己吸収による光の取出し効率の低下を防止すると共に
、ヘテロ接合によりキャリア注入効率を向上させ、第４
図に示されたホモ接合型発光ダイオードアレイに比べて
数倍以上の外部効率を得ることが可能となっている。
の高輝度ＬＥＤ素子に用いられている構造をアレイ化し
たものであり、発光層であるｐ−Ａｓｘ Ｇａ １−８
Ａｓ層３２からの光エネルギーに対して透明な窓となる
ｎ Ａ １ 、 Ｇ ａ Ｉ□ｙＡｓ層３４を用いて
自己吸収による光の取出し効率の低下を防止すると共に
、ヘテロ接合によりキャリア注入効率を向上させ、第４
図に示されたホモ接合型発光ダイオードアレイに比べて
数倍以上の外部効率を得ることが可能となっている。
［発明が解決しようとする課題］
しかしながら、上記従来の発光ダイオードアレイには、
いくつかの問題があった。前述したように、発光エレメ
ントが同一基板上に密接配設されてなる発光ダイオード
アレイにおいては、単体の発光ダイオードと異なり、隣
接発光エレメント間の光のクロストークを軽減すること
が重要な課題となっており、このため第５図に示された
発光ダイオードアレイにおいては、透明な窓であるｎＡ
１．Ｇａ１．Ａｓ層３４を各発光エレメント間で完全
に除去するエツチングプロセスが不可欠となり、しかも
光の滲みを低減するために、発光領域のメサ以外の発光
層はある程度以上法（エツチングする必要がある。
いくつかの問題があった。前述したように、発光エレメ
ントが同一基板上に密接配設されてなる発光ダイオード
アレイにおいては、単体の発光ダイオードと異なり、隣
接発光エレメント間の光のクロストークを軽減すること
が重要な課題となっており、このため第５図に示された
発光ダイオードアレイにおいては、透明な窓であるｎＡ
１．Ｇａ１．Ａｓ層３４を各発光エレメント間で完全
に除去するエツチングプロセスが不可欠となり、しかも
光の滲みを低減するために、発光領域のメサ以外の発光
層はある程度以上法（エツチングする必要がある。
一方、ヘテロ接合面から発光層である活性層に注入され
た小数キャリアである電子の拡散長は１０μｍ程度ある
ことが知られている。
た小数キャリアである電子の拡散長は１０μｍ程度ある
ことが知られている。
従って、光のクロストークを低減すると共に光の滲みを
低減し、かつ発光効率を最適化するためには少なくとも
活性層を１０μｍ程度エツチングしなければならず、こ
のため均一にかつ再現性よくエツチングすることが困難
で、特性低下を招く問題があった。
低減し、かつ発光効率を最適化するためには少なくとも
活性層を１０μｍ程度エツチングしなければならず、こ
のため均一にかつ再現性よくエツチングすることが困難
で、特性低下を招く問題があった。
なお、単体の発光ダイオードの場合においては活性層ｐ
Ａ Ｉ ＸＧ ａ １−、 Ａ ｓ層３２を１μｍ
以下と薄くし、更にその下にＡＬ混晶比の大きなｐＡ
Ｌ、 Ｇ ａＩ□Ａｓ層を成長させたダブルへテロ構造
を採用することにより注入キャリアをエネルギーギャッ
プの小さなｐ Ａ １ ｘ Ｇ ａ １□Ａｓ層３２
中に効率良く閉じ込め、光の自己吸収を著しく減少させ
て全体としての発光効率を向上させる構成が採用されて
いるが、このように発光効率が向上しても発光部分であ
る活性層の屈折率が大きいために、光の大部分は全反射
により外部に取ｌ：１１されず、光の取出し効率は数％
以下と極めて低いため、このような構成を発光ダイオー
ドアレイに用いても本質的な解決とはなり得ない。
Ａ Ｉ ＸＧ ａ １−、 Ａ ｓ層３２を１μｍ
以下と薄くし、更にその下にＡＬ混晶比の大きなｐＡ
Ｌ、 Ｇ ａＩ□Ａｓ層を成長させたダブルへテロ構造
を採用することにより注入キャリアをエネルギーギャッ
プの小さなｐ Ａ １ ｘ Ｇ ａ １□Ａｓ層３２
中に効率良く閉じ込め、光の自己吸収を著しく減少させ
て全体としての発光効率を向上させる構成が採用されて
いるが、このように発光効率が向上しても発光部分であ
る活性層の屈折率が大きいために、光の大部分は全反射
により外部に取ｌ：１１されず、光の取出し効率は数％
以下と極めて低いため、このような構成を発光ダイオー
ドアレイに用いても本質的な解決とはなり得ない。
本発明は、上記従来の課題に鑑みなされたものであり、
その目的は高信頼性、高再現性を何ら損なうことなく光
取出し効率の向上と隣接発光エレメント間のクロストー
クの抑制を可能とした発光ダイオードアレイを提供する
ことにある。
その目的は高信頼性、高再現性を何ら損なうことなく光
取出し効率の向上と隣接発光エレメント間のクロストー
クの抑制を可能とした発光ダイオードアレイを提供する
ことにある。
［課題を解決するための手段］
上記目的を達成するために、本発明に係る発光ダイオー
ドアレイは、基板と活性層間に屈折率の異なる半導体層
を交互に積層してなる多重反射層を形成し、この多重反
射層を構成する半導体層の内、活性層に隣接する半導体
層のエネルギーギャップを活性層のエネルギーギャップ
より大とし、かつ多重反射層を構成する半導体層の内、
高屈折率半導体層のエネルギーギャップを活性層の発光
波長に対して小とすることを特徴としている。
ドアレイは、基板と活性層間に屈折率の異なる半導体層
を交互に積層してなる多重反射層を形成し、この多重反
射層を構成する半導体層の内、活性層に隣接する半導体
層のエネルギーギャップを活性層のエネルギーギャップ
より大とし、かつ多重反射層を構成する半導体層の内、
高屈折率半導体層のエネルギーギャップを活性層の発光
波長に対して小とすることを特徴としている。
［作用］
本発明の発光ダイオードアレイはこのような構成を有し
ており、多重反射層を構成する半導体層の内、活性層に
隣接する半導体層がその大なるエネルギーギャップによ
り活性層に注入されるキャリアのキャリアバリア層とし
て機能する。
ており、多重反射層を構成する半導体層の内、活性層に
隣接する半導体層がその大なるエネルギーギャップによ
り活性層に注入されるキャリアのキャリアバリア層とし
て機能する。
従って、注入キャリアは活性層内に効率良く閉じこめら
れるため、発光効率を何ら損なうことなく活性層の層厚
を十分薄く設定することができ、エツチングプロセスを
容易とすることができる。
れるため、発光効率を何ら損なうことなく活性層の層厚
を十分薄く設定することができ、エツチングプロセスを
容易とすることができる。
また、多重反射層が活性層から光取り出し面と反対方向
に進行する光を光取り出し面方向に反射し、光取り出し
効率の向上を図ることが可能となる。
に進行する光を光取り出し面方向に反射し、光取り出し
効率の向上を図ることが可能となる。
さらに、多重反射層を構成する半導体層の内、高屈折率
半導体層のエネルギーギャップを活性層の発光波長に対
して小とすることにより、この高屈折率半導体層に閉じ
こめられる活性層からの光を効率良く吸収し、隣接発光
エレメント間のクロストークが抑制される。
半導体層のエネルギーギャップを活性層の発光波長に対
して小とすることにより、この高屈折率半導体層に閉じ
こめられる活性層からの光を効率良く吸収し、隣接発光
エレメント間のクロストークが抑制される。
［実施例］
以下、図面を用いながら本発明に係る発光ダイオードア
レイの好適な実施例を説明する。
レイの好適な実施例を説明する。
第１実施例
第１図は本第１実施例における発光ダイオードアレイの
断面図である。なお、簡略化のため２個の発光エレメン
トのみ図示しである。
断面図である。なお、簡略化のため２個の発光エレメン
トのみ図示しである。
図において、ｎ−ＧａＡｓ基板５０（Ｓｉ＝］Ｘ １０
”’ｃ ｍ’）上にｎ−ＧａＡｓバッ：７ア層５２
（０，２ａｍ厚１．５ｅ＝ＩＸ］、Ｏ’−”ｃｍ ”）
、Ｎペア（Ｎ：整数）ｎ −Ａ １．Ｇａ１．Ａｓ／ｎ
ＡｌＡｓ半導体多重反射層５４ （Ｓｅ＝５Ｘ１０１８
ｃｍ−”） 、ｐ−ＡＩ Ｇａ Ａｓ活性層Ｘ
１．−Ｘ ５６ （０，５μｍ厚、Ｚｎ＝５Ｘ１０”’ａｍ ”）
、ｐ−Ａ１２Ｇａ１−ＺＡｓクラッド層５８（］、、５
ｐｍ厚、Ｚｎ＝５Ｘ１０１８ｃｍ−”） 、ｐ” −Ｇ
ａＡｓコンタクト層６０ （０，０５μｍ厚、Ｚｎ＝１
−×１０１９ｃｍ−３）がＭＯＣＶＤ法により順次積層
される。なお、Ａ１組成は発光波長的６７０ ｎｍの場
合でｘ＝０．３、ｙ＝Ｑ、１、ｚ＝０． ７に設定され
ている。
”’ｃ ｍ’）上にｎ−ＧａＡｓバッ：７ア層５２
（０，２ａｍ厚１．５ｅ＝ＩＸ］、Ｏ’−”ｃｍ ”）
、Ｎペア（Ｎ：整数）ｎ −Ａ １．Ｇａ１．Ａｓ／ｎ
ＡｌＡｓ半導体多重反射層５４ （Ｓｅ＝５Ｘ１０１８
ｃｍ−”） 、ｐ−ＡＩ Ｇａ Ａｓ活性層Ｘ
１．−Ｘ ５６ （０，５μｍ厚、Ｚｎ＝５Ｘ１０”’ａｍ ”）
、ｐ−Ａ１２Ｇａ１−ＺＡｓクラッド層５８（］、、５
ｐｍ厚、Ｚｎ＝５Ｘ１０１８ｃｍ−”） 、ｐ” −Ｇ
ａＡｓコンタクト層６０ （０，０５μｍ厚、Ｚｎ＝１
−×１０１９ｃｍ−３）がＭＯＣＶＤ法により順次積層
される。なお、Ａ１組成は発光波長的６７０ ｎｍの場
合でｘ＝０．３、ｙ＝Ｑ、１、ｚ＝０． ７に設定され
ている。
ＭＯＣＶＤ成長の後、ｎ−電極６４及びｐ−電極６２が
蒸着形成され、フォトリソグラフィとプラズマエツチン
グによりｐ−電極６２を除きｐ＋ＧａＡｓコンタクト層
６０を選択的に除去する。
蒸着形成され、フォトリソグラフィとプラズマエツチン
グによりｐ−電極６２を除きｐ＋ＧａＡｓコンタクト層
６０を選択的に除去する。
そして、フォトリソグラフィとＨ２Ｓ０４Ｈ２０２：Ｈ
２０＝１ ：２：４０を用いた化学エツチングにより発
光ニレメンＩ・となる領域を除く成長層をｐ−Ａｌ、Ｇ
ａ１．Ａｓ／ｎ−ＡｌＡｓ半導体多重反射層５４に達す
るまで除去してメサ形状の発光領域を形成する。さらに
、プラズマＣＶＤ法によりＳｉＮ の無反射コート６
６を形成し、熱処理を行ってｐ−電極６２及びｎ−電極
６４のオーム接点を形成する。
２０＝１ ：２：４０を用いた化学エツチングにより発
光ニレメンＩ・となる領域を除く成長層をｐ−Ａｌ、Ｇ
ａ１．Ａｓ／ｎ−ＡｌＡｓ半導体多重反射層５４に達す
るまで除去してメサ形状の発光領域を形成する。さらに
、プラズマＣＶＤ法によりＳｉＮ の無反射コート６
６を形成し、熱処理を行ってｐ−電極６２及びｎ−電極
６４のオーム接点を形成する。
本第１実施例の発光ダイオードアレイはこのようなプロ
セスにより構成され、半導体多重反射層５４のペア数Ｎ
をＮ＝２５程度に設定し、かつ高屈折率を有するｎ−Ａ
１．Ｇａ１．Ａｓ半導体層及び低屈折率のｎ−ＡｌＡｓ
半導体層の層厚を発光波長の１／４に設定することによ
り、活性層５６からの光を各層の界面で多重反射して高
反射率を得ることができる。
セスにより構成され、半導体多重反射層５４のペア数Ｎ
をＮ＝２５程度に設定し、かつ高屈折率を有するｎ−Ａ
１．Ｇａ１．Ａｓ半導体層及び低屈折率のｎ−ＡｌＡｓ
半導体層の層厚を発光波長の１／４に設定することによ
り、活性層５６からの光を各層の界面で多重反射して高
反射率を得ることができる。
そして、この半導体多重反射層５４を構成する半導体層
の内、光取り出し面とは反対側の面に位置する半導体層
、すなわちｐ Ａ １ 、 Ｇ ａ １□Ａｓ活性層
５６に隣接する半導体層であるｎＡｌＡｓ半導体層は活
性層５６よりＡ１の比率か大であるため大きなエネルギ
ーギャップを有しており、順方向バイアスをｐ−電極６
２及びｎ−電極６４間に印加することにより活性層５６
内に注入されるキャリアを閉じこめるキャリアバリアと
して機能することができる。
の内、光取り出し面とは反対側の面に位置する半導体層
、すなわちｐ Ａ １ 、 Ｇ ａ １□Ａｓ活性層
５６に隣接する半導体層であるｎＡｌＡｓ半導体層は活
性層５６よりＡ１の比率か大であるため大きなエネルギ
ーギャップを有しており、順方向バイアスをｐ−電極６
２及びｎ−電極６４間に印加することにより活性層５６
内に注入されるキャリアを閉じこめるキャリアバリアと
して機能することができる。
このため、活性層５６の厚みを０． ５μｍ１さらには
必要に応じて数１００Å以下と従来に比べて著しく薄く
設定することが可能となり、発光領域となるメサの高さ
は従来例に比べて著しく低くとれるため、エツチングプ
ロセスに起因する不均一性を低減することが可能となる
。
必要に応じて数１００Å以下と従来に比べて著しく薄く
設定することが可能となり、発光領域となるメサの高さ
は従来例に比べて著しく低くとれるため、エツチングプ
ロセスに起因する不均一性を低減することが可能となる
。
更に、この半導体多重反射層５４を構成する半導体層の
内、高屈折率のｎ−Ａ １ｙＧａ、、、Ａｓ半導体層の
ＡＩの混晶比ｙは活性層５６のＡＩ混晶比Ｘ以下に設定
されるため、活性層５６からの光の発光波長に対してそ
のエネルギーギャップが小さく、活性層からの光を効率
良く吸収することができる。
内、高屈折率のｎ−Ａ １ｙＧａ、、、Ａｓ半導体層の
ＡＩの混晶比ｙは活性層５６のＡＩ混晶比Ｘ以下に設定
されるため、活性層５６からの光の発光波長に対してそ
のエネルギーギャップが小さく、活性層からの光を効率
良く吸収することができる。
このように、本第１実施例における半導体多重反射層５
４は、注入キャリアを閉じこめる作用、活性層からの光
を反射する作用、及び隣接発光エレメントに向かう光を
閉じ込めて吸収する作用を有しており、高発光効率、高
光取り出し効率を有しつつ隣接発光エレメント間の光の
クロストークを抑制することができる。
４は、注入キャリアを閉じこめる作用、活性層からの光
を反射する作用、及び隣接発光エレメントに向かう光を
閉じ込めて吸収する作用を有しており、高発光効率、高
光取り出し効率を有しつつ隣接発光エレメント間の光の
クロストークを抑制することができる。
第２実施例
第２図は本第２実施例における発光ダイオードアレイの
断面図である。なお、簡略化のため２個の発光エレメン
トのみ図示しである。
断面図である。なお、簡略化のため２個の発光エレメン
トのみ図示しである。
図において、ｎ−ＧａＡｓ基板７０（Ｓｉ＝２ＸＩＯ１
８ｃｍ−３）上にｎ−ＧａＡｓバッファ層７２（４）、
２μｍ厚、Ｓｉ５１−１ｘ１０１８ ”）、第１実施例
と同様の半導体多重反射層５４、アンドープＡ １ ｘ
Ｇ ａｉ 。Ａ ｓ活性層７４ （１，７μｍ厚）
、ｐ ＧａＡｓコンタクト層７６ （０゜０５．ｃ
ｚｍ厚、Ｚｎ−ｌＸ１０１９ｃｍ−３）が順次ＭＯＣＶ
Ｄ法により積層され、更にＳｉＮ 膜７８をマスクと
してＺｎ拡散（１，２μｍ厚）を行い島状に形成された
Ｚｎ拡散領域８０によりＰＩＮ接合を形成し、発光エレ
メントが構成される。
８ｃｍ−３）上にｎ−ＧａＡｓバッファ層７２（４）、
２μｍ厚、Ｓｉ５１−１ｘ１０１８ ”）、第１実施例
と同様の半導体多重反射層５４、アンドープＡ １ ｘ
Ｇ ａｉ 。Ａ ｓ活性層７４ （１，７μｍ厚）
、ｐ ＧａＡｓコンタクト層７６ （０゜０５．ｃ
ｚｍ厚、Ｚｎ−ｌＸ１０１９ｃｍ−３）が順次ＭＯＣＶ
Ｄ法により積層され、更にＳｉＮ 膜７８をマスクと
してＺｎ拡散（１，２μｍ厚）を行い島状に形成された
Ｚｎ拡散領域８０によりＰＩＮ接合を形成し、発光エレ
メントが構成される。
そして、ｐ−電極８２及びｎ−電極８４を形成し、Ｎ■
ＯＨ：Ｈ２Ｏ２＝１：１０を用いた化学エツチングに
よりｐ−電極８２を除きＧａＡｓコンタクト層７６を選
択的に除去する。更に、ＳｉＮ 膜８６で無反射コー
トを行い、発光エレメントから離れた領域でこのＳｉＮ
膜８６を除去してｐ−電極８２のボンディングバッ
トを形成する。なお、Ａ１の組成は波長的７２０ｎｍの
場合でｘ−０，２、ｙ＝ｏ、１に設定されている。
ＯＨ：Ｈ２Ｏ２＝１：１０を用いた化学エツチングに
よりｐ−電極８２を除きＧａＡｓコンタクト層７６を選
択的に除去する。更に、ＳｉＮ 膜８６で無反射コー
トを行い、発光エレメントから離れた領域でこのＳｉＮ
膜８６を除去してｐ−電極８２のボンディングバッ
トを形成する。なお、Ａ１の組成は波長的７２０ｎｍの
場合でｘ−０，２、ｙ＝ｏ、１に設定されている。
本第２実施例における発光ダイオードアレイはこのよう
なプロセスにより形成され、発光領域である活性層７４
に隣接して半導体多重反射層５４を設けることにより前
述の第１実施例と同様にして注入キャリアを閉じ込める
ことによりＺｎ拡散領域８０との間の約０．５μｍ程度
の薄いＩ領域がへテロ構造の効果を有し、また活性層か
らの光を各層の界面で多重反射し、高屈折率を有するｎ
Ａ １．Ｇａ１−、Ａｓ半導体層でクロストーク光の吸
収が行われる。
なプロセスにより形成され、発光領域である活性層７４
に隣接して半導体多重反射層５４を設けることにより前
述の第１実施例と同様にして注入キャリアを閉じ込める
ことによりＺｎ拡散領域８０との間の約０．５μｍ程度
の薄いＩ領域がへテロ構造の効果を有し、また活性層か
らの光を各層の界面で多重反射し、高屈折率を有するｎ
Ａ １．Ｇａ１−、Ａｓ半導体層でクロストーク光の吸
収が行われる。
また、本第２実施例においては、発光領域の形成プロセ
スを選択的なＺｎ拡散のみと単純化することにより、プ
ロセスの不均一性に起因するバラツキを低減することも
可能となる。
スを選択的なＺｎ拡散のみと単純化することにより、プ
ロセスの不均一性に起因するバラツキを低減することも
可能となる。
第３実施例
第３図は本第３実施例における発光ダイオードアレイの
断面図である。なお、簡略化のため２個の発光エレメン
トのみ図示しである。
断面図である。なお、簡略化のため２個の発光エレメン
トのみ図示しである。
図において、ｎ−ＧａＡｓ基板９０（Ｓｉ＝２Ｘ １０
１８ｃ ｍ’）上ニｎ −Ｇ ａ Ａ ｓバフフッ層９
２ （０，２ｕｍ厚、Ｓｅ＝ＩＸ１０１８ｃｍ ”）、
前述の第１及び第２実施例と同様の半導体多重反射層５
４、ｐ−ＡｌｘＧａ１−ｘＡＳ活性層９４（５μｍ厚、
Ｚｎ−１×１０１８ｃｍ−３）、ｐ＋ＧａＡｓコンタク
ト層９６ （０，０５μｍ厚、Ｚｎ＝ＩＸ１０１９ｃｍ
−”）が順次ＭＯＣＶＤ法によって積層されており、Ａ
Ｉの混晶比は発光波長的６７０ｎｍの場合でｘ ＝０．
３、ｙ＝０．７に設定されている。
１８ｃ ｍ’）上ニｎ −Ｇ ａ Ａ ｓバフフッ層９
２ （０，２ｕｍ厚、Ｓｅ＝ＩＸ１０１８ｃｍ ”）、
前述の第１及び第２実施例と同様の半導体多重反射層５
４、ｐ−ＡｌｘＧａ１−ｘＡＳ活性層９４（５μｍ厚、
Ｚｎ−１×１０１８ｃｍ−３）、ｐ＋ＧａＡｓコンタク
ト層９６ （０，０５μｍ厚、Ｚｎ＝ＩＸ１０１９ｃｍ
−”）が順次ＭＯＣＶＤ法によって積層されており、Ａ
Ｉの混晶比は発光波長的６７０ｎｍの場合でｘ ＝０．
３、ｙ＝０．７に設定されている。
そして、ＭＯＣＶＤ成長の後、ｐ−電極９８及びｎ−電
極１００を蒸着する。次に、フォトリソグラフィとプラ
ズエッチングによりｐ−電極９８を必要な部分を除きエ
ツチングし、化学エツチングによりｐ−電極９８を除き
り” −ＧａＡｓコンタクト層９６を選択的に除去する
。そして、フォトリソグラフィと化学エツチングにより
、発光エレメントとなる領域を除く成長層をｎ−Ａｌ。
極１００を蒸着する。次に、フォトリソグラフィとプラ
ズエッチングによりｐ−電極９８を必要な部分を除きエ
ツチングし、化学エツチングによりｐ−電極９８を除き
り” −ＧａＡｓコンタクト層９６を選択的に除去する
。そして、フォトリソグラフィと化学エツチングにより
、発光エレメントとなる領域を除く成長層をｎ−Ａｌ。
Ｇ ａ１□Ａ ｓ／ ｎ Ａ Ｉ Ａ ｓ半導体多重
反射層５４を以下に達するまで除去してメサ形状の発光
領域を形成する。最後に、プラズマＣＶＤ法によりＳｉ
Ｎ の無反射コート膜１０２を形成し、熱処理を行っ
てｐ−電極９８及びｎ−電極１００のオーム接点を形成
する。
反射層５４を以下に達するまで除去してメサ形状の発光
領域を形成する。最後に、プラズマＣＶＤ法によりＳｉ
Ｎ の無反射コート膜１０２を形成し、熱処理を行っ
てｐ−電極９８及びｎ−電極１００のオーム接点を形成
する。
本第３実施例の発光ダイオードアレイはこのようなプロ
セスにより形成され、半導体多重反射層５４を構成する
半導体層の内、活性層に隣接する半導体層であるｎ−Ａ
ｌＡｓ層を有効なキャリアストップ層としたシングルへ
テロ構造の効果により発光効率が向上し、かつ半導体多
重反射層５４の反射効果により光取出し効率が向上する
。
セスにより形成され、半導体多重反射層５４を構成する
半導体層の内、活性層に隣接する半導体層であるｎ−Ａ
ｌＡｓ層を有効なキャリアストップ層としたシングルへ
テロ構造の効果により発光効率が向上し、かつ半導体多
重反射層５４の反射効果により光取出し効率が向上する
。
また、高屈折率のｎ Ａ １ 、 Ｇ ａ １−ｙ
Ａｓ半導体層でクロストーク光を閉じ込めて吸収するた
め、隣接発光エレメント間のクロストークが抑制される
。
Ａｓ半導体層でクロストーク光を閉じ込めて吸収するた
め、隣接発光エレメント間のクロストークが抑制される
。
なお、上記第１、第２及び第３実施例においては、Ａ
ＩＧ、ａＡｓＳＧａＡｓ系の特定の組成及び層厚からな
る発光ダイオードアレイについて説明したが、本発明は
これに限定されるものではなく、組成を適宜変化させる
ことにより屈折率が変化し、かつ交互に積層できる半導
体材料を用いることもできる。
ＩＧ、ａＡｓＳＧａＡｓ系の特定の組成及び層厚からな
る発光ダイオードアレイについて説明したが、本発明は
これに限定されるものではなく、組成を適宜変化させる
ことにより屈折率が変化し、かつ交互に積層できる半導
体材料を用いることもできる。
また、上記第１、第２及び第３実施例においては基板に
各半導体層を成長させる方法としてＭＯＣＶＤ法が用い
られているが、他の結晶成長法、例えばＧＳ、ＭＢＥ、
ＭＢＥ、ＣＢＥ、ＬＰＣＶＤ法等の結晶成長法を用いて
作成することも可能である。
各半導体層を成長させる方法としてＭＯＣＶＤ法が用い
られているが、他の結晶成長法、例えばＧＳ、ＭＢＥ、
ＭＢＥ、ＣＢＥ、ＬＰＣＶＤ法等の結晶成長法を用いて
作成することも可能である。
［発明の効果］
以上説明したように、本発明に係る発光ダイオドアレイ
によれば、発光効率、光取出し効率か高く、かつ隣接す
る発光工Ｉノメント間の光クロスＩ・−りの極めて少な
い発光ダイオードアレイを提供することができ、例えば
この発光ダイオードアレイをプリンタの光源として用い
た場合には高速かつ高品質のプリントが可能となる効果
がある。
によれば、発光効率、光取出し効率か高く、かつ隣接す
る発光工Ｉノメント間の光クロスＩ・−りの極めて少な
い発光ダイオードアレイを提供することができ、例えば
この発光ダイオードアレイをプリンタの光源として用い
た場合には高速かつ高品質のプリントが可能となる効果
がある。
第１図は本発明に係る発光ダイオードアレイの第１実施
例の断面図、 第２図は本発明の第２実施例の断面図、第３図は本発明
の第３実施例の断面図、第４図乃至第５図は従来の発光
ダイオードアレイの断面図である。 ５０、 ７０． ９０ ・・・ 基板５４
・・ 多重反射層 ５６ ７４ ９４ ・・・ 活性層 第２失］Ｌ夛Ｊ 第２図 才１災）１列 第１図 ＋００ 第３Ｘ纂邑乃１ 第３図
例の断面図、 第２図は本発明の第２実施例の断面図、第３図は本発明
の第３実施例の断面図、第４図乃至第５図は従来の発光
ダイオードアレイの断面図である。 ５０、 ７０． ９０ ・・・ 基板５４
・・ 多重反射層 ５６ ７４ ９４ ・・・ 活性層 第２失］Ｌ夛Ｊ 第２図 才１災）１列 第１図 ＋００ 第３Ｘ纂邑乃１ 第３図
Claims (1)
- 【特許請求の範囲】 キャリア注入により発光する活性層を有する発光ダイ
オードが同一基板上に複数配設されてなる発光ダイオー
ドアレイにおいて、 前記基板と前記活性層間に屈折率の異なる半導体層を交
互に積層してなる多重反射層が形成され、この多重反射
層を構成する半導体層の内、前記活性層に隣接する半導
体層は前記活性層より大なるエネルギーギャップを有し
、 前記多重反射層を構成する半導体層の内、高屈折率半導
体層は前記活性層の発光波長に対して小なるエネルギー
ギャップを有することを特徴とする発光ダイオードアレ
イ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10848990A JP2898347B2 (ja) | 1990-04-23 | 1990-04-23 | 発光ダイオードアレイ |
| US07/647,969 US5055893A (en) | 1990-04-23 | 1991-01-30 | Light-emitting diode array with reflective layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10848990A JP2898347B2 (ja) | 1990-04-23 | 1990-04-23 | 発光ダイオードアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH045871A true JPH045871A (ja) | 1992-01-09 |
| JP2898347B2 JP2898347B2 (ja) | 1999-05-31 |
Family
ID=14486063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10848990A Expired - Lifetime JP2898347B2 (ja) | 1990-04-23 | 1990-04-23 | 発光ダイオードアレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5055893A (ja) |
| JP (1) | JP2898347B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008135793A (ja) * | 2008-02-28 | 2008-06-12 | Oki Electric Ind Co Ltd | 半導体発光装置及びｌｅｄアレイ |
| JP2010527027A (ja) * | 2007-05-01 | 2010-08-05 | エグザロス・アクチェンゲゼルシャフト | 表示装置、方法および光源 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0483868B1 (en) * | 1990-11-02 | 1997-01-22 | Norikatsu Yamauchi | Semiconductor device having reflecting layer |
| JPH04243170A (ja) * | 1991-01-17 | 1992-08-31 | Eastman Kodak Japan Kk | 発光ダイオード |
| JPH04258182A (ja) * | 1991-02-12 | 1992-09-14 | Mitsubishi Electric Corp | 半導体発光装置 |
| JPH04264781A (ja) * | 1991-02-20 | 1992-09-21 | Eastman Kodak Japan Kk | 発光ダイオードアレイ |
| JP2710171B2 (ja) * | 1991-02-28 | 1998-02-10 | 日本電気株式会社 | 面入出力光電融合素子 |
| JPH04343484A (ja) * | 1991-05-21 | 1992-11-30 | Eastman Kodak Japan Kk | 発光ダイオードアレイ |
| JPH05304318A (ja) * | 1992-02-06 | 1993-11-16 | Rohm Co Ltd | 発光素子アレイ基板 |
| US5432359A (en) * | 1992-12-21 | 1995-07-11 | Kabushiki Kaisha Toshiba | Light emitting device with AlAs mixed crystal ratios |
| US5710441A (en) * | 1995-10-30 | 1998-01-20 | Motorola, Inc. | Microcavity LED with photon recycling |
| JP3706452B2 (ja) * | 1996-12-24 | 2005-10-12 | ローム株式会社 | 半導体発光素子 |
| DE69839300T2 (de) | 1997-12-15 | 2009-04-16 | Philips Lumileds Lighting Company, LLC, San Jose | Licht-emittierende Vorrichtung |
| US6528829B1 (en) * | 1999-03-25 | 2003-03-04 | Trw Inc. | Integrated circuit structure having a charge injection barrier |
| US6222207B1 (en) | 1999-05-24 | 2001-04-24 | Lumileds Lighting, U.S. Llc | Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip |
| US6946685B1 (en) | 2000-08-31 | 2005-09-20 | Lumileds Lighting U.S., Llc | Light emitting semiconductor method and device |
| US6630689B2 (en) * | 2001-05-09 | 2003-10-07 | Lumileds Lighting, U.S. Llc | Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa |
| JP4908837B2 (ja) * | 2005-12-13 | 2012-04-04 | キヤノン株式会社 | 発光素子アレイ及び画像形成装置 |
| US8872204B2 (en) * | 2007-11-23 | 2014-10-28 | Epistar Corporation | Light-emitting device having a trench in a semiconductor layer |
| CN103367383B (zh) * | 2012-03-30 | 2016-04-13 | 清华大学 | 发光二极管 |
| CN118173677A (zh) * | 2024-05-14 | 2024-06-11 | 聚灿光电科技（宿迁）有限公司 | 红光垂直结构发光二极管的芯片结构及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868614A (en) * | 1981-02-09 | 1989-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting semiconductor device matrix with non-single-crystalline semiconductor |
| US4616241A (en) * | 1983-03-22 | 1986-10-07 | The United States Of America As Represented By The United States Department Of Energy | Superlattice optical device |
| JPS6050979A (ja) * | 1983-08-30 | 1985-03-22 | Semiconductor Energy Lab Co Ltd | 発光半導体装置 |
| JPH01264285A (ja) * | 1988-04-15 | 1989-10-20 | Omron Tateisi Electron Co | 面発光型半導体レーザ |
| US4943970A (en) * | 1988-10-24 | 1990-07-24 | General Dynamics Corporation, Electronics Division | Surface emitting laser |
| JP2863773B2 (ja) * | 1988-12-28 | 1999-03-03 | 科学技術振興事業団 | 面発光型半導体レーザ装置 |
-
1990
- 1990-04-23 JP JP10848990A patent/JP2898347B2/ja not_active Expired - Lifetime
-
1991
- 1991-01-30 US US07/647,969 patent/US5055893A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010527027A (ja) * | 2007-05-01 | 2010-08-05 | エグザロス・アクチェンゲゼルシャフト | 表示装置、方法および光源 |
| JP2008135793A (ja) * | 2008-02-28 | 2008-06-12 | Oki Electric Ind Co Ltd | 半導体発光装置及びｌｅｄアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5055893A (en) | 1991-10-08 |
| JP2898347B2 (ja) | 1999-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH045871A (ja) | 発光ダイオードアレイ | |
| US5132751A (en) | Light-emitting diode array with projections | |
| JPH04264781A (ja) | 発光ダイオードアレイ | |
| US5739552A (en) | Semiconductor light emitting diode producing visible light | |
| CN114175281B (zh) | 发光元件和发光元件的制造方法 | |
| JPH04343484A (ja) | 発光ダイオードアレイ | |
| JP4564234B2 (ja) | 半導体発光素子 | |
| US7166865B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
| JP3239061B2 (ja) | 発光ダイオード及びその製造方法 | |
| JPH10335696A (ja) | 発光ダイオードアレイ | |
| US5196718A (en) | Light-emitting diode array | |
| JPH07176788A (ja) | 発光ダイオード | |
| JPH04225577A (ja) | 発光ダイオード | |
| JP3813010B2 (ja) | 発光ダイオード素子及び発光ダイオード素子アレイ | |
| US5105236A (en) | Heterojunction light-emitting diode array | |
| JP4304759B2 (ja) | 発光ダイオードアレイ装置 | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| US5006907A (en) | Crosstalk preventing laser diode array | |
| JP3236401B2 (ja) | 光プリンター光源 | |
| JP2885463B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JPH0974218A (ja) | 半導体発光素子 | |
| KR20210015713A (ko) | 레이저 소자 | |
| JPH07183573A (ja) | 端面発光型発光ダイオード | |
| CN109952659B (zh) | 具有超晶格的ⅲ-p发光器件 | |
| JP3217124B2 (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |