JPH0459475U - - Google Patents

Info

Publication number
JPH0459475U
JPH0459475U JP10140890U JP10140890U JPH0459475U JP H0459475 U JPH0459475 U JP H0459475U JP 10140890 U JP10140890 U JP 10140890U JP 10140890 U JP10140890 U JP 10140890U JP H0459475 U JPH0459475 U JP H0459475U
Authority
JP
Japan
Prior art keywords
output
converter
stage latch
stage
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10140890U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10140890U priority Critical patent/JPH0459475U/ja
Publication of JPH0459475U publication Critical patent/JPH0459475U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

【図面の簡単な説明】
第1図は本考案に係るピーク検出回路の一実施
例を示す構成図、第2図は動作を説明するための
タイムチヤート、第3図は従来のピーク検出回路
の一例を示す構成図、第4図および第5図は入力
波形と出力波形の関係を示す図である。 1……AD変換器、3……メモリ、10……最
大値を検出する回路、20……最小値を検出する
回路、11,21,12,23……ラツチ、13
,23……デジタルコンパレータ、30……コン
トローラ。

Claims (1)

  1. 【実用新案登録請求の範囲】 アナログ入力信号をデジタル変換するAD変換
    器と、 前記AD変換器の出力を保持する1段目のラツ
    チと、前記AD変換器の出力と1段目のラツチの
    出力を比較し前記AD変換器の出力の方が大きい
    場合に1段目のラツチでAD変換器の出力を保持
    させるための信号を出力するデジタルコンパレー
    タと、このデジタルコンパレータでの比較の後に
    1段目のラツチに保持された値を保持する2段目
    のラツチを備えた最大値を検出する回路と、 前記AD変換器の出力を保持する1段目のラツ
    チと、前記AD変換器の出力と1段目のラツチの
    出力を比較し前記AD変換器の出力の方が小さい
    場合に1段目のラツチでAD変換器の出力を保持
    させるための信号を出力するデジタルコンパレー
    タと、このデジタルコンパレータでの比較の後に
    1段目のラツチに保持された値を保持する2段目
    のラツチを備えた最小値を検出する回路と、 前記最大値を検出する回路の2段目のラツチの
    出力と、最小値を検出する回路の2段目のラツチ
    の出力を記憶するメモリと、 前記各2段目のラツチでの保持のタイミングお
    よび前記メモリへの記憶のタイミングを制御する
    コントローラ を備え、入力信号のある時間ごとの最大値および
    最小値を検出するピーク検出回路において、 前記コントローラを、前記2つのデジタルコン
    パレータの出力を判断して先に検出された最大値
    または最小値は先にメモリに記憶されるように記
    憶順序を制御する機能を持つように構成したこと
    を特徴とするピーク検出回路。
JP10140890U 1990-09-27 1990-09-27 Pending JPH0459475U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10140890U JPH0459475U (ja) 1990-09-27 1990-09-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10140890U JPH0459475U (ja) 1990-09-27 1990-09-27

Publications (1)

Publication Number Publication Date
JPH0459475U true JPH0459475U (ja) 1992-05-21

Family

ID=31844827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10140890U Pending JPH0459475U (ja) 1990-09-27 1990-09-27

Country Status (1)

Country Link
JP (1) JPH0459475U (ja)

Similar Documents

Publication Publication Date Title
JPS6335149B2 (ja)
JPS6453948U (ja)
JPH0425323U (ja)
JP3164697B2 (ja) A/dコンバータ
JPH0541414Y2 (ja)
JPS62151729A (ja) 直流再生クランプの拡張方式
JPH0526831Y2 (ja)
JPS5857861A (ja) 2値化方式
JPS6442625U (ja)
JPS62178012A (ja) 入力断検出回路
JPH0537377A (ja) A/d変換回路
JPH03116401U (ja)
JPH0444770U (ja)
JPS63123000U (ja)
JPH0786944A (ja) 映像信号のa/d変換回路
JPH01174362U (ja)
JPH02143824U (ja)
JPH0431835U (ja)
JPH0249231U (ja)
JPS6381467U (ja)
JPH01168886U (ja)
JPH0718894B2 (ja) データ比較装置
JPS62117645U (ja)
JPS6157621U (ja)
JPH0480296U (ja)