JPH046004B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はストアードプログラム方式のシーケン
スコントローラに関し、特に任意のステツプで外
部出力を禁止し、またこれを解除して禁止前の状
態から引続いてシーケンス動作を行わしめること
を可能としたシーケンスコントローラを提案する
ものである。

第１図はストアードプログラム方式のシーケン
スコントローラの概略構成を示すブロツク図であ
つて、制御中枢となるCPU（中央処理装置）１は
システムメモリ２に書込まれている内容に従つて
動作し、シーケンス動作に関連するプログラムを
格納してあるプログラム記憶部３から、このプロ
グラムを順次読出し、これを解読し、プログラム
にて規定される命令が入出力信号の状態を参照す
るものである場合は入出力メモリ４にアクセスし
て所要の情報を読込んで命令に従う所要演算を行
う。入出力メモリ４は入力部６、出力部７と入出
力制御部５を介して接続されており、入力部６に
連なるスイツチ８、センサ等の状態等を記憶する
ものである。入力部６はスイツチ８等から得られ
る信号のレベルを入出力制御部５を介しての読込
に必要なレベル変換等を行うものである。前記命
令が前記演算の結果を格納するものである場合は
その結果を入出力メモリ４へ書込む。このような
処理のあとCPU１は入出力制御部５へ指令を発
して入出力メモリ４に格納されている出力情報を
順次読出し、対応する出力部７に対しこれに連な
るリレー９等の外部の装置を動作させるための制
御信号を発する。出力部７はこの信号を新たな信
号が入力される迄保持し、リレー９等外部装置の
駆動に必要なレベル変換等を行うものである。

入力部６、出力部７は夫々多数の外部装置を接
続できるように構成されているが全接続端子につ
いて上述の如き入出力動作を了えると１サイクル
の動作が終了することになり、斯かるサイクルを
反復実行する。

さてこのようなシーケンスコントローラによつ
て制御される機器に対してその調整、点検、修理
を行う場合において、この機器の動作を中途で一
時的に停止させ、調整等を行つたあと、停止前の
状態から引続き所定のシーケンス動作を行わせる
ことは従来のシーケンスコントローラでは不可能
であつた。けだし機器のシーケンス動作を一時的
に停止させるにはシーケンスコントローラ自体の
動作を停止させる必要があり、これを停止させる
とシーケンスコントローラは初期状態に復帰して
しまい、再起動した場合は第１ステツプからシー
ケンス動作を行わせる必要があり、時間的な無駄
が大きい。特に熱処理を含む連続プロセス制御に
あつては停止前の状態に戻る迄に長時間を要する
ために熱処理途中の材料が無駄になる等の問題点
がある。

これを解決するために (1) シーケンスコントローラの出力部と機器との
間にリレーを介装し、このリレー接点を断とす
ることによりシーケンスコントローラからの制
御信号出力を断つ構成 (2) シーケンスコントローラの出力部の各外部装
置接続用回路に自己保持回路を設けておき、出
力信号の送出を禁止する構成（自己保持回路の
働きにより出力信号が消滅しても以前の状態が
保持される） (3) 外部出力禁止端子を設けておき、これに一時
停止指令信号を与え、一括して出力を禁止する
構成 が知られている。

しかしながら上記(1)、(2)の構成ではシーケンス
コントローラの外部、内部にリレー、自己保持回
路を設ける必要があり、全体の構成が複雑にな
り、そのためにプログラム記憶部の容量面での負
担が増し、また回路動作の把握も困難になるとい
う欠点がある。また(3)の構成による場合は一括し
て出力が禁止されてしまうので連続プロセス制御
には不適であるという欠点がある。

そこでプログラムによつてこれを解決しようと
するものが知られている（特開昭57−60412号公
報）。これはインターロツク命令によつて挟まれ
た命令群の実行時に、該インターロツク条件の成
否に応じて出力を禁止するようにしたものであ
る。これによつて上述の欠点は解消されるが、特
定の出力だけを例外的に許すように構成したい場
合はプログラムが複雑化し、これに伴い誤りが多
く発生するという新たな問題点が生じる。

本発明は斯かる事情に鑑みてなされたものであ
り、他の回路動作とは無関係に出力禁止動作を行
わせることができ、更に出力禁止対象として、出
力単位若しくはシーケンス制御の一定のブロツク
単位又は全体を任意に選択でき、更にこのように
選択したものの一部への外部出力を例外的に許す
ことを容易に可能として、プログラミングが簡明
であり、誤りを生じる可能性を低下させたシーケ
ンスコントローラを提供することを目的とする。

本発明に係るシーケンスコントローラはシーケ
ンス動作に関連するプログラムを格納してある記
憶部と、該プログラムを読み出し、複数の外部装
置に対するシーケンス動作制御のための信号を作
成するCPUとを備え、前記信号を、制御部を介
して、各外部装置に対応させて設けた出力部から
外部装置へ与えるべくなしてあるストアードプロ
グラム方式のシーケンスコントローラにおいて、
前記プログラムは、一連のシーケンスのうち、外
部装置への出力信号を禁止することがある部分を
特定する第１、第２の命令語と、第１、第２の命
令語によつて特定された部分に関連する外部装置
のうち、出力信号禁止にも拘らず特定の外部装置
への出力を許可する第３の命令語とを含み、ま
た、第１の命令語を有効化、無効化する手段を備
え、前記CPUは、前記命令語を解釈し、前記手
段によつて、第１の命令語が有効化された場合
に、第１、第２の命令語によつて特定された部分
に関連する外部装置への出力信号を禁止し、また
第３の命令語にかかる処理を実行すべくなしてあ
ることを特徴とする。

以下本発明をその実施例を示す図面に基づいて
詳述する。本発明に係るシーケンスコントローラ
のハードウエア上の構成は第１図に示すものと同
様であり、必要であれば一時停止入力のためのス
イツチ（第３図の０００，００１相当のもの）を
設ければよく、このスイツチは他の操作部材にそ
の機能を兼用させることによつても実現でき、ま
たソフトウエアによつても実現できる。このよう
なスイツチ等のハードウエア又はソフトウエアは
前述の第１の命令語を有効化、無効化する手段に
相当する。

さて本発明のコントローラの出力禁止動作は
CPU１による入出力制御部５に対する制御にて
行われるのであるが、概念的には第２図に示すよ
うに出力禁止回路１０を備え、この出力禁止回路
１０によつて入出力制御部５から出力部７へ制御
信号を与えることを禁ずるようにしてあるという
ことができる。（もちろんこのようなハードウエ
ア構成を採ることも可能である。）出力禁止回路
１０はCPU１がプログラム記憶部３から読み出
したプログラム内容に従つて発する出力禁止命
令、出力禁止解除命令及び出力禁止命令によつて
得られる状態を強制的に変更する強制変更命令を
記憶する記憶器１１と、記憶器１１の記憶内容出
力信号及び入出力制御部５から出力部７へ与える
べき制御信号を入力信号とする論理ゲート１２か
らなり、記憶器１１が出力禁止命令を与えられて
これを記憶している場合は記憶器出力信号にて論
理ゲート１２を閉門して入出力制御部５から出力
部７′の制御信号伝送を禁じ、また出力禁止解除
命令を記憶している場合は逆に論理ゲート１２を
開門して上記制御信号の伝送を許可しうる。記憶
器１１及び論理ゲート１２は出力部７の端子数
（又はこれに接続される外部装置の数）分だけ有
ると考えることができるが、出力禁止命令が与え
られている場合において、特定の端子相当のビツ
ト部分には強制変更命令が与えられ得、この端子
については制御信号が出力される。

従つてプログラム記憶部３に格納しておくべ
き、シーケンス動作に係るプログラムにおける所
要シーケンスブロツク毎に出力禁止命令、出力禁
止解除命令を記憶器１１に与え得る内容のプログ
ラムを挿入しておけばそのシーケンスブロツクに
係る動作制御が行われている間に所定入力操作を
する等の方法により出力禁止命令を与えて出力禁
止状態とし、また所定入力操作をする等の方法に
よりそれを解除することが可能となる。これを現
実に行われる、ソフトウエアに依るCPU１の動
作についてみると記憶部３内プログラムの反復実
行の中で、指定シーケンスブロツク中の外部出力
に関する命令を実行しないことによつて実現して
いるので、禁止を解除した場合は次の反復サイク
ルにてそのブロツクでの外部出力命令が実行され
るから、機器側の動作は禁止前の状態から引続い
て行われる。そしてこのような外部出力禁止の状
態下にあつて特定の外部装置に対しては出力禁止
とすることを望まない場合はこの外部装置に係る
出力部７の端子に対する出力を許可すべく強制変
更命令に係るプログラムを挿入しておけばよい。

次に第３図に基づき具体的に説明する。第３図
は本発明のコントローラにて制御される回路をリ
レーラダー図として表したものであり、斯かる制
御を行わせるためにプログラム記憶部３に格納し
ておくべきプログラムを併記している。

リレーラダー図において、常開の手動スイツチ
００２とシーケンスコントローラ内部のリレー１
００の常開接点とが並列接続され、これに常閉接
点１０５及び内部リレー１００のコイルが直列接
続されており、この直列回路の動作、つまりスイ
ツチ００２閉路により内部リレー１００が自己保
持される動作をこの図に示した部分での第１ステ
ツプとしている。

次に内部リレー１００の常開接点、外部リレー
２０１（出力部７の２０１として特定される端子
に接続されるリレー）の常閉接点、内部リレー１
０３の常開接点及び外部負荷２００（例えばシン
グルソレノイド）の直列回路に係る動作を第２ス
テツプとしている。

リミツトスイツチ００３の常開接点と外部リレ
ー２０１の常開接点との並列回路、外部リレー２
０２の常閉接点及び外部リレー２０１のコイルの
直列回路に係る動作を第３ステツプとしている。

更にリミツトスイツチ００４の常開接点、外部
負荷２００作動時に非作動となる回路素子、リレ
ー２０８の常閉接点及び外部リレー２０２のコイ
ルの直列回路に係る動作を第４ステツプとしてい
る。そしてこれら第１ステツプ〜第４ステツプを
単位シーケンスブロツクとして外部出力禁止を行
わせる。図示のOUT MCS及び
OUT MCRはこのシーケンスブロツクの前後
を示すためにプログラムの命令語を利用して仮想
的に示したものであり、OUT MCSに連なる
常閉のスイツチ０００が閉路している場合はこの
ブロツクは通常どおりに動作する。これに対して
スイツチ０００が操作されて開路した場合は出力
禁止状態となる。つまり前記第１の命令語OUT
MCSが用意されており、スイツチ０００が開路
されると記憶器１１に出力禁止命令が記憶される
ことになり、スイツチ０００が復帰閉路されると
出力禁止解除命令が記憶されることになる。

従つてスイツチ０００の開路操作によつて外部
装置２００，２０１，２０２への出力信号の送出
は禁止され、それらの駆動は停止される。しかし
ながら第３ステツプのように外部出力の状態を自
己保持条件としている場合にはこの自己保持は解
除されず、従つてスイツチ０００の閉路により出
力禁止を解除した場合にはそのままの状態から制
御動作が再開される。以上のような第１ステツプ
〜第４ステツプのブロツクに続く次のブロツクは
出力禁止を指令するスイツチ００１に関連づけた
OUT MCSに続く第５ステツプ以下の動作と
して規定されている。

次に併記したプログラムについて説明する。
STRはストアを示し各ステツプの最初の条件指
示に用いる。NOT（ノツト）は非作動、常閉接点
等を示す。右側の数値は入力部６、出力部７の端
子（又はそれに接続されるべき外部装置）を特定
する番号、シーケンスコントローラ内部のタイ
マ、カウンタを特定する番号又はステージ番号
（ステージ式シーケンスコントローラにおいて動
作単位となるステツプを特定する番号）等を示し
ている。

次の第１の命令語OUT MCSは出力マスター
コントロールセツトの命令であつて以下のステツ
プの出力に関する動作がこの命令の下に統括され
ることを指令する。この命令には番号は付され
ず、STR NOT０００及びOUT MCSの２命令
にて入力部６に接続されるスイツチ０００の開路
により（又はステージ０００におけるソフトウエ
ア上でのNOT条件成立により）この単位ブロツ
クの終を規定する前記第２の命令語OUT MCR
（出力マスターコントロールリセツト命令）まで
の出力禁止を行わせるという内容となる。

続く第１〜第４ステツプにおいて、ANDは直
列回路又は条件の論理積、ORは並列回路又は条
件の論理和の命令、OUTは出力命令を表してお
り、上記した条件にてこの命令OUTが実行され
なくなるのである。

而して前述した如く外部負荷２００がシングル
ソレノイドであるような場合においては、外部出
力を禁じて機器の一時停止を行わせておく場合に
も該シングルソレノイドの励磁を継続しておきた
いことがある。外部装置２００につき（ ）書で
示した前記第３の命令語SET OUTはブロツク
内の出力信号禁止にも拘らず、この外部装置２０
０についてのみこれを強制的に変更する命令であ
つて、これによつて記憶器１１における該当ビツ
トには強制変更命令が記憶されその出力が許され
ることになる。なお出力禁止が解除されている状
態下ではSET OUTはOUTと同様の処理を実行
せしめる。

以上のように本発明による場合は、被制御機器
の調節等のためにその動作を一旦中断させるとき
に、CPU１、入出力制御部５の回路部の動作を
停止させず必要部分の出力のみを禁止する構成と
したものであるので、被制御機器の動作の進行が
安全に停止することは勿論、出力禁止状態を解除
したときには停止前の状態から引続いて所定のシ
ーケンス動作を実行していくので時間の無駄がな
く、また被制御機器にて仕掛中の物に関する無駄
もなくなる。そして本発明によれば出力禁止のた
めにリレーを設ける必要がなく全体構成を簡潔に
することができる。

そしてこのようにして出力禁止状態とする場合
にも強制変更命令によつて特定の外部装置に関し
てはそれを作動させた状態にすることも可能であ
るので適用機器の制約がない。そしてこの場合の
プログラミングも簡明であり、プログラムに誤り
を生じることがなくなるなど本発明は優れた効果
を奏する。

【図面の簡単な説明】

第１図はシーケンスコントローラの構成を略示
するブロツク図、第２図は本発明のシーケンスコ
ントローラの概念を示す説明図、第３図はプログ
ラムの１例を示すリレーラダー図である。 １……CPU、３……プログラム記憶部、５…
…入出力制御部、６……入力部、７……出力部。

Claims (1)

1. 【特許請求の範囲】 １ シーケンス動作に関連するプログラムを格納
   してある記憶部と、該プログラムを読み出し、複
   数の外部装置に対するシーケンス動作制御のため
   の信号を作成するCPUとを備え、 前記信号を、制御部を介して、各外部装置に対
   応させて設けた出力部から外部装置へ与えるべく
   なしてあるストアードプログラム方式のシーケン
   スコントローラにおいて、 前記プログラムは、 一連のシーケンスのうち、外部装置への出力信
   号を禁止することがある部分を特定する第１、第
   ２の命令語と、 第１、第２の命令語によつて特定された部分に
   関連する外部装置のうち、出力信号禁止にも拘ら
   ず特定の外部装置への出力を許可する第３の命令
   語と を含み、 また、第１の命令語を有効化、無効化する手段
   を備え、 前記CPUは、前記命令語を解釈し、前記手段
   によつて、第１の命令語が有効化された場合に、
   第１、第２の命令語によつて特定された部分に関
   連する外部装置への出力信号を禁止し、また第３
   の命令語にかかる処理を実行すべくなしてあるこ
   とを特徴とするシーケンスコントローラ。