JPH0130161B2 - - Google Patents
Info
- Publication number
- JPH0130161B2 JPH0130161B2 JP56018685A JP1868581A JPH0130161B2 JP H0130161 B2 JPH0130161 B2 JP H0130161B2 JP 56018685 A JP56018685 A JP 56018685A JP 1868581 A JP1868581 A JP 1868581A JP H0130161 B2 JPH0130161 B2 JP H0130161B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- program
- memory
- buffer memory
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13037—Tracing
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13052—Display of ladder diagram
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】
本発明はストアードプログラム式シーケンスコ
ントローラのメモリに記憶されたシーケンスプロ
グラム及び特定の出力要素のオンオフ状態等をオ
ンラインでモニタするオンラインモニタ装置に関
するもので、その目的は外部機器からの割込機能
を持たないシーケンスコントローラのメモリスキ
ヤニングを止めないでプログラム内容及び入出力
要素のオンオフ状態等をオンラインでモニタする
ことである。
ントローラのメモリに記憶されたシーケンスプロ
グラム及び特定の出力要素のオンオフ状態等をオ
ンラインでモニタするオンラインモニタ装置に関
するもので、その目的は外部機器からの割込機能
を持たないシーケンスコントローラのメモリスキ
ヤニングを止めないでプログラム内容及び入出力
要素のオンオフ状態等をオンラインでモニタする
ことである。
一般に割込機能を有するシーケンスコントロー
ラにおいては、メモリのスキヤニングを適宜中断
させることができるので、中断させた状態で任意
のメモリアドレスを指定して記憶されたプログラ
ム内容の読出しを行うことができる。これによつ
て特定の出力要素のオンオフに関係する複数のテ
スト命令とこの出力要素を付勢、無勢する出力命
令とからなる1ブロツクのプログラムを検索して
読出すとか、読出したプログラムにて指定された
入出力要素のオンオフ状態をモニタすることがで
きるが、割込中はスキヤニングが中断されるた
め、割込時間が長くなるとシーケンス制御に支障
をきたす恐れがあつた。また割込機能を持たない
シーケンスコントローラにおいては、オンライン
でモニタすることができなかつた。
ラにおいては、メモリのスキヤニングを適宜中断
させることができるので、中断させた状態で任意
のメモリアドレスを指定して記憶されたプログラ
ム内容の読出しを行うことができる。これによつ
て特定の出力要素のオンオフに関係する複数のテ
スト命令とこの出力要素を付勢、無勢する出力命
令とからなる1ブロツクのプログラムを検索して
読出すとか、読出したプログラムにて指定された
入出力要素のオンオフ状態をモニタすることがで
きるが、割込中はスキヤニングが中断されるた
め、割込時間が長くなるとシーケンス制御に支障
をきたす恐れがあつた。また割込機能を持たない
シーケンスコントローラにおいては、オンライン
でモニタすることができなかつた。
かかる割込機能を持たないシーケンスコントロ
ーラとしては、小形の低価格のシーケンスコント
ローラがあり、特に一枚のプリント基板上にメモ
リ、論理演算回路、入出力回路を実装した所謂ワ
ンボードシーケンスコントローラには、ほとんど
割込機能を設けることがない。したがつて割込機
能を持たないものはオンラインでプログラム内容
及び入出力要素のオンオフ状態をモニタし、シー
ケンス異常時の故障原因を迅速かつ的確に見出す
ことがきわめて困難であつた。
ーラとしては、小形の低価格のシーケンスコント
ローラがあり、特に一枚のプリント基板上にメモ
リ、論理演算回路、入出力回路を実装した所謂ワ
ンボードシーケンスコントローラには、ほとんど
割込機能を設けることがない。したがつて割込機
能を持たないものはオンラインでプログラム内容
及び入出力要素のオンオフ状態をモニタし、シー
ケンス異常時の故障原因を迅速かつ的確に見出す
ことがきわめて困難であつた。
本発明はかかる割込機能を持たないシーケンス
コントローラに対してメモリのスキヤニングを止
めないでオンラインでモニタできるようにしたも
のである。以下本発明の実施例を図面に基いて説
明する。第1図はモニタ機能ばかりでなくプログ
ラムの書込修正機能をも有するプログラム装置P
のキーボードを示すものであり、10はモニタモ
ード、プログラムモードを切替えるモード切替ス
イツチ、11はメモリアドレスを表示するアドレ
ス表示器、12は入出力要素のアドレスデータを
表示するデータ表示器、13は論理演算の命令語
を指令する命令キー、14は各命令キー13に対
応して設けられた命令表示ランプ、この命令表示
ランプ14はプログラムモードにおいて命令キー
13を押すと押された命令キー13に対応したラ
ンプが点灯され、モニタモードにおいては読出さ
れたプログラムの命令語に対応する命令表示ラン
プが点灯される。15は数字キー、16はモニタ
キー、17は検索キー、18は読出キー、19は
ステツプキーであり、これらのキー16〜19は
モニタする場合のモニタ内容を指命するものであ
る。20は指定された入出力要素のオンオフ状態
を表示する表示ランプである。25は書込キー、
26は挿入キー、27は削除キーで、これらのキ
ー25〜27及び命令キー13はプログラム書込
時及びプログラム修正時に操作される。
コントローラに対してメモリのスキヤニングを止
めないでオンラインでモニタできるようにしたも
のである。以下本発明の実施例を図面に基いて説
明する。第1図はモニタ機能ばかりでなくプログ
ラムの書込修正機能をも有するプログラム装置P
のキーボードを示すものであり、10はモニタモ
ード、プログラムモードを切替えるモード切替ス
イツチ、11はメモリアドレスを表示するアドレ
ス表示器、12は入出力要素のアドレスデータを
表示するデータ表示器、13は論理演算の命令語
を指令する命令キー、14は各命令キー13に対
応して設けられた命令表示ランプ、この命令表示
ランプ14はプログラムモードにおいて命令キー
13を押すと押された命令キー13に対応したラ
ンプが点灯され、モニタモードにおいては読出さ
れたプログラムの命令語に対応する命令表示ラン
プが点灯される。15は数字キー、16はモニタ
キー、17は検索キー、18は読出キー、19は
ステツプキーであり、これらのキー16〜19は
モニタする場合のモニタ内容を指命するものであ
る。20は指定された入出力要素のオンオフ状態
を表示する表示ランプである。25は書込キー、
26は挿入キー、27は削除キーで、これらのキ
ー25〜27及び命令キー13はプログラム書込
時及びプログラム修正時に操作される。
第2図はプログラム装置の構成を示すブロツク
線図であり、シーケンスコントローラの構成も一
部併記してある。先ずプログラム装置Pの構成と
して、30はマイクロコンピユータ、31はマイ
クロコンピユータを制御するシステムプログラム
を記憶するリードオンリメモリ、32はモニタ用
のバツフアメモリで、シーケンスコントローラ
SCのメモリ40に記憶されるシーケンスプログ
ラムの最も大きなプログラムブロツクが記憶でき
る記憶容量を有している。33はキーボード及び
表示器用のインタフエース、34は前記数字キー
15、モニタキー16、検索キー17、読出キー
18等を総称するキースイツチ、35は前記アド
レス表示器11、データ表示器12、各種表示ラ
ンプ14,20を総称する表示器である。A1,
D1はシーケンスコントローラSC側の第1アドレ
スバス、第1データバス、A2,D2はマイクロコ
ンピユータ30側の第2アドレスバス、第2デー
タバス、A3,D3はモニタ用のバツフアメモリ3
2に接続された第3アドレスバス、第3データバ
スでありこの第3アドレスバスA3及び第3デー
タバスD3は、前記第1アドレスバスA1、第1デ
ータバスD1と第1ゲートGA1,GD1を介して接続
され、又第2アドレスバスA2、第2データバス
D2と第2ゲートGA2,GD2を介して接続されてい
る。第1ゲートGD1には入出力要素のオンオフ信
号が与えられる信号ラインL1も接続されており、
第1ゲートGD1が開かれると第3データバスD3
に信号ラインL1の信号も与えられる。又、バツ
フアメモリ32の書込信号端子32aにはシーケ
ンスコトローラSCのメモリ40の読出制御パル
スと同期したクロツクパルスが与えられる信号ラ
インL2が第4ゲートG4を介して接続されている。
線図であり、シーケンスコントローラの構成も一
部併記してある。先ずプログラム装置Pの構成と
して、30はマイクロコンピユータ、31はマイ
クロコンピユータを制御するシステムプログラム
を記憶するリードオンリメモリ、32はモニタ用
のバツフアメモリで、シーケンスコントローラ
SCのメモリ40に記憶されるシーケンスプログ
ラムの最も大きなプログラムブロツクが記憶でき
る記憶容量を有している。33はキーボード及び
表示器用のインタフエース、34は前記数字キー
15、モニタキー16、検索キー17、読出キー
18等を総称するキースイツチ、35は前記アド
レス表示器11、データ表示器12、各種表示ラ
ンプ14,20を総称する表示器である。A1,
D1はシーケンスコントローラSC側の第1アドレ
スバス、第1データバス、A2,D2はマイクロコ
ンピユータ30側の第2アドレスバス、第2デー
タバス、A3,D3はモニタ用のバツフアメモリ3
2に接続された第3アドレスバス、第3データバ
スでありこの第3アドレスバスA3及び第3デー
タバスD3は、前記第1アドレスバスA1、第1デ
ータバスD1と第1ゲートGA1,GD1を介して接続
され、又第2アドレスバスA2、第2データバス
D2と第2ゲートGA2,GD2を介して接続されてい
る。第1ゲートGD1には入出力要素のオンオフ信
号が与えられる信号ラインL1も接続されており、
第1ゲートGD1が開かれると第3データバスD3
に信号ラインL1の信号も与えられる。又、バツ
フアメモリ32の書込信号端子32aにはシーケ
ンスコトローラSCのメモリ40の読出制御パル
スと同期したクロツクパルスが与えられる信号ラ
インL2が第4ゲートG4を介して接続されている。
また、36はレジスタ、37は比較器で、レジ
スタ36はデータバスD2に接続されていてマイ
クロコンピユータ30から出力される出力命令デ
ータがセツトされるようになつており、比較器3
7はレジスタ36にセツトされた出力命令データ
と、データバスD3に出される命令データとを比
較し、両者が一致している場合に一致信号37a
を出力するようになつている。この一致信号37
aはマイクロコンピユータ30によつて開閉され
るゲートG5を介してゲートGA1,GD1,G4の制
御端子に接続されており、ゲートG5が開かれて
いる状態で比較器37から一致信号37aが出力
されるとゲートGA1,GD1,G4は全て閉止されバ
ツフアメモリ32の書込み動作が停止される。3
8はラツチで、比較器37から一致信号37aが
出力された時にアドレスバスA3上に出力されて
いるアドレスデータを一時記憶し、これをデータ
バスD2に出力する。
スタ36はデータバスD2に接続されていてマイ
クロコンピユータ30から出力される出力命令デ
ータがセツトされるようになつており、比較器3
7はレジスタ36にセツトされた出力命令データ
と、データバスD3に出される命令データとを比
較し、両者が一致している場合に一致信号37a
を出力するようになつている。この一致信号37
aはマイクロコンピユータ30によつて開閉され
るゲートG5を介してゲートGA1,GD1,G4の制
御端子に接続されており、ゲートG5が開かれて
いる状態で比較器37から一致信号37aが出力
されるとゲートGA1,GD1,G4は全て閉止されバ
ツフアメモリ32の書込み動作が停止される。3
8はラツチで、比較器37から一致信号37aが
出力された時にアドレスバスA3上に出力されて
いるアドレスデータを一時記憶し、これをデータ
バスD2に出力する。
一方、シーケンスコントローラSC側の構成と
して、40はメモリ、41はメモリ40のメモリ
アドレスを指定するプログラムカウンタで、前記
第1アドレスバスA1と接続されている。42は
論理演算回路で、第1データバスD1を介してメ
モリ40と接続されておりメモリ40から読出さ
れたプログラムに応じて論理演算が行われる。4
3は入力要素選択回路、44は出力要素選択回
路、45はリミツトスイツチ等よりなる入力要
素、46は出力リレー、ソレノイド等よりなる出
力要素である。メモリ40からプログラムが1語
ずつ順次読出されると論理演算回路42は、その
プログラムにて指定された入出力要素45,46
のオンオフ状態を取込んで論理演算を行い、指定
された出力要素46の付勢無勢を制御する。これ
によつてプログラムされた通りに各種の機械装置
のシーケンス動作は制御されるのである。
して、40はメモリ、41はメモリ40のメモリ
アドレスを指定するプログラムカウンタで、前記
第1アドレスバスA1と接続されている。42は
論理演算回路で、第1データバスD1を介してメ
モリ40と接続されておりメモリ40から読出さ
れたプログラムに応じて論理演算が行われる。4
3は入力要素選択回路、44は出力要素選択回
路、45はリミツトスイツチ等よりなる入力要
素、46は出力リレー、ソレノイド等よりなる出
力要素である。メモリ40からプログラムが1語
ずつ順次読出されると論理演算回路42は、その
プログラムにて指定された入出力要素45,46
のオンオフ状態を取込んで論理演算を行い、指定
された出力要素46の付勢無勢を制御する。これ
によつてプログラムされた通りに各種の機械装置
のシーケンス動作は制御されるのである。
上記構成のプログラム装置Pにおいて、特定の
出力要素のオンオフに関連する一連の論理演算命
令と、この論理演算命令のそれぞれによつて指定
される入出力要素のオンオフ状態とをモニタした
い場合には、まずモード切替スイツチ10をモニ
タモードに切替えた状態で、「数字」キー15を
用いて出力要素番号を入力し、この後「検索」キ
ー17を押す。これにより、設定した出力要素に
関する1ブロツクのシーケンスプログラムがバツ
フアメモリ32に転送され、これに基づいてブロ
ツクの先頭番地に記憶された命令語とこれによつ
て指定された入出力要素のオンオフ状態とが、表
示ランプ14,20によつてそれぞれ表示され
る。そして、この後、「検索」キー17のみを再
び操作すると、先頭番地に続いてプログラムされ
た命令語とこれによつて指定された入出力要素の
オンオフ状態は、「検索」キーが押される度に順
番に表示される。なお、このときアドレス表示器
11には表示された命令語のシーケンスコントロ
ーラSCのメモリ40内における記憶番地が表示
される。
出力要素のオンオフに関連する一連の論理演算命
令と、この論理演算命令のそれぞれによつて指定
される入出力要素のオンオフ状態とをモニタした
い場合には、まずモード切替スイツチ10をモニ
タモードに切替えた状態で、「数字」キー15を
用いて出力要素番号を入力し、この後「検索」キ
ー17を押す。これにより、設定した出力要素に
関する1ブロツクのシーケンスプログラムがバツ
フアメモリ32に転送され、これに基づいてブロ
ツクの先頭番地に記憶された命令語とこれによつ
て指定された入出力要素のオンオフ状態とが、表
示ランプ14,20によつてそれぞれ表示され
る。そして、この後、「検索」キー17のみを再
び操作すると、先頭番地に続いてプログラムされ
た命令語とこれによつて指定された入出力要素の
オンオフ状態は、「検索」キーが押される度に順
番に表示される。なお、このときアドレス表示器
11には表示された命令語のシーケンスコントロ
ーラSCのメモリ40内における記憶番地が表示
される。
上記のごとくモニタ用の「検索」キー17が押
されるとマイクロコンピユータ30はこれを認識
し、「検索」キー17が押される以前に「数字」
キー15が押されている場合にはシーケンスコン
トローラSCのメモリ40に記憶されたシーケン
スプログラムの内、指定された出力要素に関する
1ブロツクのシーケンスプログラムをバツフアメ
モリ32に転送する処理を行う。
されるとマイクロコンピユータ30はこれを認識
し、「検索」キー17が押される以前に「数字」
キー15が押されている場合にはシーケンスコン
トローラSCのメモリ40に記憶されたシーケン
スプログラムの内、指定された出力要素に関する
1ブロツクのシーケンスプログラムをバツフアメ
モリ32に転送する処理を行う。
すなわち、この場合マイクロコンピユータ30
は、第3図に示す(10)ステツプでゲートG5を一旦
閉じた後、指定された出力要素の要素番号をオペ
ランド部に有する出力命令を(11)ステツプで生成し
てレジスタ36にセツトする。この時ゲートG5
は閉じられ、ゲートGA1,GD1,G4には、これら
のゲートを開く“L”の信号が与えられているた
め、これらのゲートGA1,GD1,G4は開かれ、シ
ーケンスコントローラSCのスキヤニングに応じ
てシーケンスコントローラSCのメモリ40に与
えられるアドレスデータと、こメモリ40からの
読出される命令語データとがバツフアメモリ32
に転送される。また、これと同時にメモリ40か
ら読出された命令語にて指定される入出力要素の
オンオフ状態を表わす信号も命令語データととも
にバツフアメモリ32に転送され、メモリ40の
読出しパルスに同期したパルスも書込パルス32
aとしてバツフアメモリ32に与えられる。
は、第3図に示す(10)ステツプでゲートG5を一旦
閉じた後、指定された出力要素の要素番号をオペ
ランド部に有する出力命令を(11)ステツプで生成し
てレジスタ36にセツトする。この時ゲートG5
は閉じられ、ゲートGA1,GD1,G4には、これら
のゲートを開く“L”の信号が与えられているた
め、これらのゲートGA1,GD1,G4は開かれ、シ
ーケンスコントローラSCのスキヤニングに応じ
てシーケンスコントローラSCのメモリ40に与
えられるアドレスデータと、こメモリ40からの
読出される命令語データとがバツフアメモリ32
に転送される。また、これと同時にメモリ40か
ら読出された命令語にて指定される入出力要素の
オンオフ状態を表わす信号も命令語データととも
にバツフアメモリ32に転送され、メモリ40の
読出しパルスに同期したパルスも書込パルス32
aとしてバツフアメモリ32に与えられる。
これにより、シーケンスコントローラSCのメ
モリ40から読出されるシーケンスプログラムが
バツフアメモリ32に順次転送されて書込まれる
訳であるが、バツフアメモリ32はシーケンスコ
ントローラSCのメモリ40に比べ記憶容量が小
さいため、本実施例ではアドレスバスA3上に出
力されるアドレスデータの内、例えば下位6ビツ
トのアドレスデータにてバツフアメモリ32のア
ドレス指定を行うようにし、バツフアメモリ32
の容量を6ビツトのアドレスデータで全ての記憶
番地が指定可能な64ワードのものを使用してい
る。したがつて、バツフアメモリ32の最終番地
まで命令語データと入出力要素のオンオフ信号が
書込まれると、これに引続いて読出される命令語
データとこれにて指定される入出力要素のオンオ
フ信号は再びバツフアメモリ32の零番地から順
番に記憶されていき、バツフアメモリ32内には
最後に転送された64の命令語とオンオフ信号とが
記憶されていることになる。
モリ40から読出されるシーケンスプログラムが
バツフアメモリ32に順次転送されて書込まれる
訳であるが、バツフアメモリ32はシーケンスコ
ントローラSCのメモリ40に比べ記憶容量が小
さいため、本実施例ではアドレスバスA3上に出
力されるアドレスデータの内、例えば下位6ビツ
トのアドレスデータにてバツフアメモリ32のア
ドレス指定を行うようにし、バツフアメモリ32
の容量を6ビツトのアドレスデータで全ての記憶
番地が指定可能な64ワードのものを使用してい
る。したがつて、バツフアメモリ32の最終番地
まで命令語データと入出力要素のオンオフ信号が
書込まれると、これに引続いて読出される命令語
データとこれにて指定される入出力要素のオンオ
フ信号は再びバツフアメモリ32の零番地から順
番に記憶されていき、バツフアメモリ32内には
最後に転送された64の命令語とオンオフ信号とが
記憶されていることになる。
このようにして転送動作が開始された後、1ブ
ロツクのシーケンスプログラムを転送するのに要
する時間、即ちメモリ40から1ブロツクのシー
ケンスプログラムが読出されるのに要する時間以
上に設定された設定時間T1が経過したことを(12)
ステツプで判別すると、マイクロコンピユータ3
0は(13)ステツプにてゲートG5を開いて比較
器37から出力される一致信号37aがゲート
GA1,GD1,G4に与えらるようにし、ゲートG5
を開いてからシーケンスコントローラSCのメモ
リ40の1スキヤンに要する時間よりも長く設定
された設定時間T2以上の時間が経過したことを
(15)ステツプで判別すると、第4図の検索表示
ルーチンSDRの(20)ステツプへ移行する。
ロツクのシーケンスプログラムを転送するのに要
する時間、即ちメモリ40から1ブロツクのシー
ケンスプログラムが読出されるのに要する時間以
上に設定された設定時間T1が経過したことを(12)
ステツプで判別すると、マイクロコンピユータ3
0は(13)ステツプにてゲートG5を開いて比較
器37から出力される一致信号37aがゲート
GA1,GD1,G4に与えらるようにし、ゲートG5
を開いてからシーケンスコントローラSCのメモ
リ40の1スキヤンに要する時間よりも長く設定
された設定時間T2以上の時間が経過したことを
(15)ステツプで判別すると、第4図の検索表示
ルーチンSDRの(20)ステツプへ移行する。
(13)ステツプにてゲートG5が開かれた後、
メモリ40の1スキヤンに要する時間が経過する
間には指定した出力要素を出力とするプログラム
ブロツクがメモリ40から必ず1回は読出され、
指定した出力要素の番号をオペランド部に有する
出力命令がメモリ40から読出されてデータバス
D3上に出力されると、比較器37から一致信号
37aが出力されてゲートGA1,GD1およびG4が
閉じられ、バツフアメモリ32への命令語データ
とオンオフ信号の書込みは停止される。本実施例
では、比較器37およびゲートG5の応答遅れを
利用して、出力命令がバツフアメモリ32に書込
まれた直後にゲートGA1,GD1,G4が閉じられて
書込動作が停止するようにしているが、比較器3
7の出力に遅延回路を設けてもよい。
メモリ40の1スキヤンに要する時間が経過する
間には指定した出力要素を出力とするプログラム
ブロツクがメモリ40から必ず1回は読出され、
指定した出力要素の番号をオペランド部に有する
出力命令がメモリ40から読出されてデータバス
D3上に出力されると、比較器37から一致信号
37aが出力されてゲートGA1,GD1およびG4が
閉じられ、バツフアメモリ32への命令語データ
とオンオフ信号の書込みは停止される。本実施例
では、比較器37およびゲートG5の応答遅れを
利用して、出力命令がバツフアメモリ32に書込
まれた直後にゲートGA1,GD1,G4が閉じられて
書込動作が停止するようにしているが、比較器3
7の出力に遅延回路を設けてもよい。
このような動作により、バツフアメモリ32に
は指定した出力要素を出力とする1ブロツクのシ
ーケンスプログラム中の命令語とこれに対応する
オンオフ信号とが書込まれた状態となるが、1ブ
ロツクのシーケンスプログラムは第5図aに示す
ように連続した記憶番地に記憶されるとは限ら
ず、該当するブロツクの転送途中にバツフアメモ
リ32の記憶番地が最大の番地となつて後半のプ
ログラムがバツフアメモリ32の零番地から書込
まれた場合には、第5図bに示すようにバツフア
メモリ32の最初と最後に2分して記憶される場
合がある。このため、後述する検索表示ルーチン
SDRにおいては、バツフアメモリ32に記憶さ
れたシーケンスプログラムデータを大きな記憶番
地から小さな記憶番地へと逆のぼつて読出して行
き、零番地まで読出しても前のブロツクの出力命
令がない場合には、バツフアメモリ32の最大番
地から小さな記憶番地へと記憶された命令語デー
タを読出すようになつている。
は指定した出力要素を出力とする1ブロツクのシ
ーケンスプログラム中の命令語とこれに対応する
オンオフ信号とが書込まれた状態となるが、1ブ
ロツクのシーケンスプログラムは第5図aに示す
ように連続した記憶番地に記憶されるとは限ら
ず、該当するブロツクの転送途中にバツフアメモ
リ32の記憶番地が最大の番地となつて後半のプ
ログラムがバツフアメモリ32の零番地から書込
まれた場合には、第5図bに示すようにバツフア
メモリ32の最初と最後に2分して記憶される場
合がある。このため、後述する検索表示ルーチン
SDRにおいては、バツフアメモリ32に記憶さ
れたシーケンスプログラムデータを大きな記憶番
地から小さな記憶番地へと逆のぼつて読出して行
き、零番地まで読出しても前のブロツクの出力命
令がない場合には、バツフアメモリ32の最大番
地から小さな記憶番地へと記憶された命令語デー
タを読出すようになつている。
次に、バツフアメモリ32に転送されたデータ
に基づいて指定した出力要素に関係する複数の論
理演算命令とこれらの命令にて指定される入出力
要素のオンオフ状態を順次表示するときのマイク
ロコンピユータ30の動作を説明する。
に基づいて指定した出力要素に関係する複数の論
理演算命令とこれらの命令にて指定される入出力
要素のオンオフ状態を順次表示するときのマイク
ロコンピユータ30の動作を説明する。
前述のようにして、指定した出力要素を出力と
する1ブロツクのシーケンスプログラムのバツフ
アメモリ32への転送が完了すると、マイクロコ
ンピユータ30は第3図に示す転送ルーチン
TCRの(15)ステツプから、第4図に示す検索
表示ルーチンSDRの(20)ステツプへ移行する。
する1ブロツクのシーケンスプログラムのバツフ
アメモリ32への転送が完了すると、マイクロコ
ンピユータ30は第3図に示す転送ルーチン
TCRの(15)ステツプから、第4図に示す検索
表示ルーチンSDRの(20)ステツプへ移行する。
この検索表示ルーチンSDRのプログラムは、
バツフアメモリ32に記憶されたデータに基づい
て指定された出力要素を出力とするシーケンスプ
ログラムブロツク内の複数の命令語と、これらの
命令語によつて指定される入出力要素のオンオフ
状態とを順番に表示するもので、バツフアメモリ
32の読出しアドレスを指定する読出カウンタが
ROCとして示されている。
バツフアメモリ32に記憶されたデータに基づい
て指定された出力要素を出力とするシーケンスプ
ログラムブロツク内の複数の命令語と、これらの
命令語によつて指定される入出力要素のオンオフ
状態とを順番に表示するもので、バツフアメモリ
32の読出しアドレスを指定する読出カウンタが
ROCとして示されている。
(29)ステツプ以降が表示のためのルーチン
で、(29)ステツプで読出カウンタの指定する番
地から命令語データとオンオフ状態データとを読
出し、この読出したデータに基づいて(30)ステ
ツプで命令語とオンオフ状態とを表示ランプ14
および20によつて表示する。また、この後、
(31)ステツプにおいて、表示された命令語のメ
モリ40における記憶番地を演算し、アドレス表
示器11によつて表示し、表示した命令語が出力
命令でなければこの後、図略の主ルーチンへ直接
復帰し、出力命令であれば(33)ステツプで出力
表示フラツグをセツトした後メインルーチンへ復
帰する。なお、(31)ステツプにおけるメモリア
ドレスの演算は、指定した出力要素に対応する出
力命令のメモリ40における記憶番地がラツチ3
8に記憶されていることを利用し、このラツチ3
8に記憶されたアドレスデータと、バツフアメモ
リ32における前記の出力命令の記憶番地と命令
語が読出された記憶番地の偏差とから演算され
る。
で、(29)ステツプで読出カウンタの指定する番
地から命令語データとオンオフ状態データとを読
出し、この読出したデータに基づいて(30)ステ
ツプで命令語とオンオフ状態とを表示ランプ14
および20によつて表示する。また、この後、
(31)ステツプにおいて、表示された命令語のメ
モリ40における記憶番地を演算し、アドレス表
示器11によつて表示し、表示した命令語が出力
命令でなければこの後、図略の主ルーチンへ直接
復帰し、出力命令であれば(33)ステツプで出力
表示フラツグをセツトした後メインルーチンへ復
帰する。なお、(31)ステツプにおけるメモリア
ドレスの演算は、指定した出力要素に対応する出
力命令のメモリ40における記憶番地がラツチ3
8に記憶されていることを利用し、このラツチ3
8に記憶されたアドレスデータと、バツフアメモ
リ32における前記の出力命令の記憶番地と命令
語が読出された記憶番地の偏差とから演算され
る。
前記の表示ルーチンは、第3図の処理ルーチン
TCRにより、シーケンスプログラムデータがバ
ツフアメモリ32へ転送された後で実行される
他、この後、「検索」キー17のみが押されると、
この度に実行される。第3図の処理に引続いて表
示処理が行われる場合には、(20)〜(22)ステ
ツプの処理により指定した出力要素を出力とする
プログラムブロツクの先頭にプログラムされてい
る命令語とこれによつて指定される入出力要素の
オンライン状態とが表示される。すなわち、第3
図の転送ルーチンTCRから第4図の(20)ステ
ツプへ移行すると、指定した出力要素の出力命令
をバツフアメモリ32から検索し、この後(21)
ステツプにおいて、検索された出力命令よりも前
に記憶されている出力命令を検索し、(22)ステ
ツプでこの検出された出力命令の記憶番地A0に
1を加えた値を読出しカウンタROCにセツトし
て(27)ステツプへと移行する。これにより、
(29)ステツプにおいて該当ブロツクの先頭に記
憶されている命令語とこれによつて指定される入
出力要素の状態を表わすデータが読出され、(30)
ステツプにてこれが表示される。
TCRにより、シーケンスプログラムデータがバ
ツフアメモリ32へ転送された後で実行される
他、この後、「検索」キー17のみが押されると、
この度に実行される。第3図の処理に引続いて表
示処理が行われる場合には、(20)〜(22)ステ
ツプの処理により指定した出力要素を出力とする
プログラムブロツクの先頭にプログラムされてい
る命令語とこれによつて指定される入出力要素の
オンライン状態とが表示される。すなわち、第3
図の転送ルーチンTCRから第4図の(20)ステ
ツプへ移行すると、指定した出力要素の出力命令
をバツフアメモリ32から検索し、この後(21)
ステツプにおいて、検索された出力命令よりも前
に記憶されている出力命令を検索し、(22)ステ
ツプでこの検出された出力命令の記憶番地A0に
1を加えた値を読出しカウンタROCにセツトし
て(27)ステツプへと移行する。これにより、
(29)ステツプにおいて該当ブロツクの先頭に記
憶されている命令語とこれによつて指定される入
出力要素の状態を表わすデータが読出され、(30)
ステツプにてこれが表示される。
なお、(21)ステツプにおいては、零番地まで
データの読出しを行つても前の出力命令が検索さ
れない時はバツフアメモリ32の最大番地から逆
のぼつてデータの読出しを継続するようになつて
おり、第5図bに示すように該当ブロツクのデー
タがバツフアメモリ32の最初と最後に2分して
記憶されている場合でもブロツクの先頭にプログ
ラムされている命令語の記憶番地を検出できる。
データの読出しを行つても前の出力命令が検索さ
れない時はバツフアメモリ32の最大番地から逆
のぼつてデータの読出しを継続するようになつて
おり、第5図bに示すように該当ブロツクのデー
タがバツフアメモリ32の最初と最後に2分して
記憶されている場合でもブロツクの先頭にプログ
ラムされている命令語の記憶番地を検出できる。
一方、この後に「検索」キー17のみが押圧さ
れた場合には(23)〜(26)ステツプの処理によ
り、出力命令が表示されるまでは「検索」キー1
7が押される度に読出カウンタROCを1ずつ歩
進させた後で(27)ステツプ以後の処理を実行
し、出力命令が表示された場合は前述の(21)ス
テツプおよび(22)ステツプを実行することによ
つて読出カウンタROCの計数値をA0+1に戻し
た後で(27)ステツプ以後の処理を行う。
れた場合には(23)〜(26)ステツプの処理によ
り、出力命令が表示されるまでは「検索」キー1
7が押される度に読出カウンタROCを1ずつ歩
進させた後で(27)ステツプ以後の処理を実行
し、出力命令が表示された場合は前述の(21)ス
テツプおよび(22)ステツプを実行することによ
つて読出カウンタROCの計数値をA0+1に戻し
た後で(27)ステツプ以後の処理を行う。
これにより、「検索」キー17が押される度に、
該当ブロツクの先頭以後に記憶された命令語と、
これによつて指定される入出力要素のオンオフ状
態とが順番に表示され、出力命令とこれによつて
指定される出力要素のオンオフ状態が表示された
後は、再びブロツクの先頭にプログラムされた命
令語とこれによつて指定される入出力要素のオン
オフ状態とが再び表示され、該当ブロツク内の複
数の命令語とこれらによつて指定される入出力要
素のオンオフ状態とを繰返しモニタできる。
該当ブロツクの先頭以後に記憶された命令語と、
これによつて指定される入出力要素のオンオフ状
態とが順番に表示され、出力命令とこれによつて
指定される出力要素のオンオフ状態が表示された
後は、再びブロツクの先頭にプログラムされた命
令語とこれによつて指定される入出力要素のオン
オフ状態とが再び表示され、該当ブロツク内の複
数の命令語とこれらによつて指定される入出力要
素のオンオフ状態とを繰返しモニタできる。
また、(27)および(28)ステツプは、読出カ
ウンタROCの計数値が64になつた時には読出カ
ウンタROCの計数値を零リセツトするルーチン
で、これにより、第5図bのように該当ブロツク
のデータがバツフアメモリの最初と最後に2分さ
れて記憶されている場合でも、ブロツク内のデー
タを先頭から順番に連続して読出し、これに基づ
いて命令語とオンオフ状態を表示できる。
ウンタROCの計数値が64になつた時には読出カ
ウンタROCの計数値を零リセツトするルーチン
で、これにより、第5図bのように該当ブロツク
のデータがバツフアメモリの最初と最後に2分さ
れて記憶されている場合でも、ブロツク内のデー
タを先頭から順番に連続して読出し、これに基づ
いて命令語とオンオフ状態を表示できる。
なお、上記実施例では、命令語の種類とともに
これによつて指定される入出力要素のオンオフ状
態を表示するようにしていたが、これらとともに
表示された命令語を実行した後での論理演算結果
を表示するようにしてもよい。この論理演算結果
は命令語のデータと入出力要素のオンオフ状態と
から模擬的にシーケンスプログラムを実行するこ
とにより求めることができる。
これによつて指定される入出力要素のオンオフ状
態を表示するようにしていたが、これらとともに
表示された命令語を実行した後での論理演算結果
を表示するようにしてもよい。この論理演算結果
は命令語のデータと入出力要素のオンオフ状態と
から模擬的にシーケンスプログラムを実行するこ
とにより求めることができる。
また、上記実施例は、シーケンスコントローラ
SCのメモリ40を指定するアドレスデータの内、
下位6ビツトのアドレスデータでアドレス指定可
能な64個の記憶番地を有するバツフア32を設
け、メモリ40から読出されるシーケンスプログ
ラムをバツフアメモリ32の零番地から最大番地
(63番地)までの間で循環的に書込んで行き、指
定した出力要素に対応する出力命令が書込まれた
時にバツフアメモリ32へのシーケンスプログラ
ムの書込みを停止することによつて所望の1ブロ
ツクのシーケンスプログラムをバツフアメモリ3
2に記憶するようにしているため、比較器による
比較動作に時間がかかつても、確実に所望の1ブ
ロツクのシーケンスプログラムをバツフアメモリ
32に転送でき、比較動作をコンピユータ等によ
つて行わせることが可能な利点がある。
SCのメモリ40を指定するアドレスデータの内、
下位6ビツトのアドレスデータでアドレス指定可
能な64個の記憶番地を有するバツフア32を設
け、メモリ40から読出されるシーケンスプログ
ラムをバツフアメモリ32の零番地から最大番地
(63番地)までの間で循環的に書込んで行き、指
定した出力要素に対応する出力命令が書込まれた
時にバツフアメモリ32へのシーケンスプログラ
ムの書込みを停止することによつて所望の1ブロ
ツクのシーケンスプログラムをバツフアメモリ3
2に記憶するようにしているため、比較器による
比較動作に時間がかかつても、確実に所望の1ブ
ロツクのシーケンスプログラムをバツフアメモリ
32に転送でき、比較動作をコンピユータ等によ
つて行わせることが可能な利点がある。
次にプログラム装置Pの第2実施例を第6図に
基づいて説明する。第6図のものにおいて、カウ
ンタ50、デコーダ51、アンドゲートAG、補
助カウンタ53、ゲートGA4が付加され、カウン
タ50によつてバツフアメモリ32の書込みアド
レスを指定するようになつている。このカウンタ
50はバツフアメモリ32に書込パルス32aが
与えられてバツフアメモリ32の書込動作が完了
した直後に歩進し、また、メモリ40から読出さ
れたシーケンスプログラムが出力命令であつて指
定した出力要素に関するものでない時にはアンド
ゲートAGからリセツト信号が出力されて零リセ
ツトされるようになつている。
基づいて説明する。第6図のものにおいて、カウ
ンタ50、デコーダ51、アンドゲートAG、補
助カウンタ53、ゲートGA4が付加され、カウン
タ50によつてバツフアメモリ32の書込みアド
レスを指定するようになつている。このカウンタ
50はバツフアメモリ32に書込パルス32aが
与えられてバツフアメモリ32の書込動作が完了
した直後に歩進し、また、メモリ40から読出さ
れたシーケンスプログラムが出力命令であつて指
定した出力要素に関するものでない時にはアンド
ゲートAGからリセツト信号が出力されて零リセ
ツトされるようになつている。
これにより、メモリ40から新しいブロツクの
シーケンスプログラムが読出されると、これがバ
ツフアメモリ32の零番地から順番に記憶され、
ブロツクの最後にプログラムされている出力命令
が読出されると、この出力命令が指定した出力要
素に関するものでなければ書込アドレスが再び零
番地に変更されて次ブロツクの書込みが再び行わ
れ、指定した出力要素に関する出力命令である場
合には、比較器37からの一致信号の送出に応答
してゲートGA1,GD1,G4が閉じられ、指定した
ブロツクのシーケンスプログラムがバツフアメモ
リ32に記憶された状態でシーケンスプログラム
の書込みが停止される。なお、この実施例のもの
においては、ゲートGA1,GD1の開かれる時期に
よつては該当する1ブロツクのシーケンスプログ
ラムの後部部分だけがバツフアメモリ32に書込
まれた時に比較器37から一致信号37aが送出
されてプログラムデータの転送が停止されてしま
う恐れがあるため、補助カウンタ53を設け比較
器37から一致信号37aが2回送出された時点
でゲートGA1,GD1,G4を閉じて書込みを停止す
るようにしている。
シーケンスプログラムが読出されると、これがバ
ツフアメモリ32の零番地から順番に記憶され、
ブロツクの最後にプログラムされている出力命令
が読出されると、この出力命令が指定した出力要
素に関するものでなければ書込アドレスが再び零
番地に変更されて次ブロツクの書込みが再び行わ
れ、指定した出力要素に関する出力命令である場
合には、比較器37からの一致信号の送出に応答
してゲートGA1,GD1,G4が閉じられ、指定した
ブロツクのシーケンスプログラムがバツフアメモ
リ32に記憶された状態でシーケンスプログラム
の書込みが停止される。なお、この実施例のもの
においては、ゲートGA1,GD1の開かれる時期に
よつては該当する1ブロツクのシーケンスプログ
ラムの後部部分だけがバツフアメモリ32に書込
まれた時に比較器37から一致信号37aが送出
されてプログラムデータの転送が停止されてしま
う恐れがあるため、補助カウンタ53を設け比較
器37から一致信号37aが2回送出された時点
でゲートGA1,GD1,G4を閉じて書込みを停止す
るようにしている。
また、この実施例のものにおいては、マイクロ
コンピユータ30は第3図に示す転送ルーチン
TCRの処理において(12)ステツプの処理を省
略した処理を行ない、第4図の検索表示ルーチン
SDRにおいては、(20)〜(28)の処理を変更し
た第7図に示す処理を行なうようになつており、
これによつて前記実施例と同様のモニタ動作が達
成される。
コンピユータ30は第3図に示す転送ルーチン
TCRの処理において(12)ステツプの処理を省
略した処理を行ない、第4図の検索表示ルーチン
SDRにおいては、(20)〜(28)の処理を変更し
た第7図に示す処理を行なうようになつており、
これによつて前記実施例と同様のモニタ動作が達
成される。
以上述べたように本発明においては、特定の出
力要素のオンオフに関係する複数のテスト命令と
この出力要素を付勢、無勢する出力命令とからな
る1ブロツクのシーケンスプログラムを記憶可能
なバツフアメモリを設け、シーケンスコントロー
ラのメモリからシーケンスプログラムが読出され
るのに同期してメモリから読出されるシーケンス
プログラムと、これによつて指定される入出力要
素のオンオフ状態とをバツフアメモリに順次転送
し、指定した出力要素に関する出力命令が転送さ
れたことによつて転送を停止するようにし、これ
によつて指定した出力要素のオンオフに関係する
複数のテスト命令とこの出力要素を付勢、無勢す
る出力命令とからなる1ブロツクのシーケンスプ
ログラム中の命令語によつて指定される入出力要
素のオンオフ状態がバツフアメモリ内に取込まれ
るようにしたから、小容量のバツフアメモリで該
当するブロツクの命令語とこれに対応する入出力
要素のオンオフ信号を記憶できるだけでなく、シ
ーケンスコントローラのスキヤニングを止めるこ
となくプログラムの転送及びオンオフ信号をバツ
フアメモリに取込むことができ、このバツフアメ
モリ内をサーチして指定されたブロツク内の命令
語、オンオフ信号の読出し等を容易に行うことが
できる。特にスキヤニングを止めないでこのよう
なモニタができるので、割込機能を持たないシー
ケンスコントローラに対してもオンラインでモニ
タでき、故障原因の追求が極めて迅速かつ容易に
できる利点がある。
力要素のオンオフに関係する複数のテスト命令と
この出力要素を付勢、無勢する出力命令とからな
る1ブロツクのシーケンスプログラムを記憶可能
なバツフアメモリを設け、シーケンスコントロー
ラのメモリからシーケンスプログラムが読出され
るのに同期してメモリから読出されるシーケンス
プログラムと、これによつて指定される入出力要
素のオンオフ状態とをバツフアメモリに順次転送
し、指定した出力要素に関する出力命令が転送さ
れたことによつて転送を停止するようにし、これ
によつて指定した出力要素のオンオフに関係する
複数のテスト命令とこの出力要素を付勢、無勢す
る出力命令とからなる1ブロツクのシーケンスプ
ログラム中の命令語によつて指定される入出力要
素のオンオフ状態がバツフアメモリ内に取込まれ
るようにしたから、小容量のバツフアメモリで該
当するブロツクの命令語とこれに対応する入出力
要素のオンオフ信号を記憶できるだけでなく、シ
ーケンスコントローラのスキヤニングを止めるこ
となくプログラムの転送及びオンオフ信号をバツ
フアメモリに取込むことができ、このバツフアメ
モリ内をサーチして指定されたブロツク内の命令
語、オンオフ信号の読出し等を容易に行うことが
できる。特にスキヤニングを止めないでこのよう
なモニタができるので、割込機能を持たないシー
ケンスコントローラに対してもオンラインでモニ
タでき、故障原因の追求が極めて迅速かつ容易に
できる利点がある。
図面は本発明の実施例を示すもので、第1図は
プログラム装置のキーボードを示す図、第2図は
プログラム装置の第1実施例の構成を示すブロツ
ク線図、第3図および第4図は第2図におけるマ
イクロコンピユータ30の動作を示すフローチヤ
ート、第5図a,bはシーケンスプログラムが第
2図におけるバツフアメモリ32に転送された状
態を示す図、第6図はプログラム装置の第2実施
例を示すブロツク線図、第7図は第6図における
マイクロコンピユータ30の第1実施例と異なる
部分の動作を示すフローチヤートである。 P……プログラム装置、30……マイクロコン
ピユータ、31……ROM、32……バツフアメ
モリ、36……レジスタ、37……比較器、50
……カウンタ、51……デコーダ、SC……シー
ケンスコントローラ、40……メモリ、42……
論理演算回路、A1,A2,A3……第1、第2、第
3アドレスバス、D1,D2,D3……第1、第2、
第3データバス、36……オンオフ信号ライン、
37……書込パルスライン、GA1,GA2,GA3,
GD1,GD2,GD3,G4,G5……ゲート。
プログラム装置のキーボードを示す図、第2図は
プログラム装置の第1実施例の構成を示すブロツ
ク線図、第3図および第4図は第2図におけるマ
イクロコンピユータ30の動作を示すフローチヤ
ート、第5図a,bはシーケンスプログラムが第
2図におけるバツフアメモリ32に転送された状
態を示す図、第6図はプログラム装置の第2実施
例を示すブロツク線図、第7図は第6図における
マイクロコンピユータ30の第1実施例と異なる
部分の動作を示すフローチヤートである。 P……プログラム装置、30……マイクロコン
ピユータ、31……ROM、32……バツフアメ
モリ、36……レジスタ、37……比較器、50
……カウンタ、51……デコーダ、SC……シー
ケンスコントローラ、40……メモリ、42……
論理演算回路、A1,A2,A3……第1、第2、第
3アドレスバス、D1,D2,D3……第1、第2、
第3データバス、36……オンオフ信号ライン、
37……書込パルスライン、GA1,GA2,GA3,
GD1,GD2,GD3,G4,G5……ゲート。
Claims (1)
- 1 ストアードプログラム式シーケンスコントロ
ーラのメモリに記憶されたシーケンスプログラム
を検索して読出したり、読出したシーケンスプロ
グラムにて指定された入出力要素のオンオフ状態
等をモニタするモニタ装置において、前記メモリ
に記憶されたシーケンスプログラムのそれぞれ異
なる番号が付された出力要素内最も大きな出力要
素のオンオフに関係する複数のテスト命令とこの
出力要素を付勢、無勢する出力命令とからなるプ
ログラムを1つのブロツクとして記憶可能なバツ
フアメモリと、出力要素の番号を設定記憶する出
力要素設定手段と、前記シーケンスコントローラ
のメモリに記憶されたシーケンスプログラムを一
命令ずつ前記メモリのスキヤニングに同期して前
記バツフアメモリに転送するとともに転送される
シーケンスプログラムにて指定される入出力要素
のオンオフ状態も同時に前記バツフアメモリに転
送する転送手段と、モニタ動作の開始後において
前記出力要素設定手段に設定された出力要素に関
する出力命令が転送された直後に前記転送手段に
よる転送を停止する転送制御手段と、この転送制
御手段にて転送が停止された後で前記バツフアメ
モリから指定されたシーケンスプログラムを検索
して一命令単位でのプログラム内容の表示及び対
応する入出力要素のオンオフ状態を表示せしめる
表示手段とを設けてなるシーケンスコントローラ
におけるオンラインモニタ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56018685A JPS57132207A (en) | 1981-02-10 | 1981-02-10 | Online monitor device of sequence controller |
| US06/346,248 US4504900A (en) | 1981-02-10 | 1982-02-05 | Sequence instruction display system |
| FR8202174A FR2499727B1 (ja) | 1981-02-10 | 1982-02-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56018685A JPS57132207A (en) | 1981-02-10 | 1981-02-10 | Online monitor device of sequence controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57132207A JPS57132207A (en) | 1982-08-16 |
| JPH0130161B2 true JPH0130161B2 (ja) | 1989-06-16 |
Family
ID=11978459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56018685A Granted JPS57132207A (en) | 1981-02-10 | 1981-02-10 | Online monitor device of sequence controller |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4504900A (ja) |
| JP (1) | JPS57132207A (ja) |
| FR (1) | FR2499727B1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205214A (ja) * | 1982-05-26 | 1983-11-30 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラのモニタ表示方式 |
| JPS5957328A (ja) * | 1982-09-27 | 1984-04-02 | Canon Inc | 文字処理装置 |
| JPS59174912A (ja) * | 1983-03-25 | 1984-10-03 | Toshiba Corp | プログラミング装置 |
| JPS59186007A (ja) * | 1983-04-06 | 1984-10-22 | Fanuc Ltd | プログラマブルコントロ−ラのアラ−ム表示方式 |
| JPS60136810A (ja) * | 1983-12-26 | 1985-07-20 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
| US4658347A (en) * | 1985-01-14 | 1987-04-14 | Yoshikazu Kuze | Read-only sequence controller |
| US4722071A (en) * | 1985-04-19 | 1988-01-26 | Pertron Controls, Corporation | Compiler for evaluating Boolean expressions |
| GB2192471A (en) * | 1986-07-10 | 1988-01-13 | Unilever Plc | Compiling control program |
| JPH087610B2 (ja) * | 1988-04-22 | 1996-01-29 | ファナック株式会社 | プログラマブル・コントローラ |
| JPH01292504A (ja) * | 1988-05-20 | 1989-11-24 | Chino Corp | 調節計の出力表示装置 |
| US5267145A (en) * | 1989-06-30 | 1993-11-30 | Icom, Inc. | Method and apparatus for program navigation and editing for ladder logic programs by determining which instructions reference a selected data element address |
| US5243511A (en) * | 1989-06-30 | 1993-09-07 | Icom, Inc. | Method and apparatus for block move re-addressing in ladder logic programs |
| US5127099A (en) * | 1989-06-30 | 1992-06-30 | Icom, Inc. | Method and apparatus for securing access to a ladder logic programming and monitoring system |
| US4991076A (en) * | 1989-06-30 | 1991-02-05 | Icom Inc. | Method and apparatus for creating custom displays for monitoring ladder logic programs |
| US5276811A (en) * | 1989-06-30 | 1994-01-04 | Icom, Inc. | Method for emulating programmable logic controller by exchanging information between debug program which emulates I/O devices and ladder logic program |
| US5349518A (en) * | 1989-06-30 | 1994-09-20 | Icom, Inc. | Method and apparatus for symbolic ladder logic programming with automatic attachment of addresses |
| JPH03202903A (ja) * | 1989-12-28 | 1991-09-04 | Sumitomo Chem Co Ltd | 工業プロセスのシーケンス生成方法 |
| JP2526692B2 (ja) * | 1990-03-02 | 1996-08-21 | 三菱電機株式会社 | プログラマブルコントロ―ラのプログラミング方法 |
| JPH04284511A (ja) * | 1991-03-14 | 1992-10-09 | Toyota Motor Corp | プログラマブルコントローラ異常検出装置 |
| JP2963299B2 (ja) * | 1993-03-31 | 1999-10-18 | 三菱電機株式会社 | プログラマブルコントローラの周辺装置、及び内部情報設定方法 |
| DE19702296A1 (de) * | 1997-01-23 | 1998-07-30 | Bosch Gmbh Robert | Steuergerät für eine Heizvorrichtung |
| US9782005B2 (en) | 2014-07-25 | 2017-10-10 | Stryker Corporation | Medical support apparatus |
| JP2018194898A (ja) * | 2017-05-12 | 2018-12-06 | オムロン株式会社 | 支援装置、支援装置の制御方法、情報処理プログラム、および記録媒体 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3686639A (en) * | 1969-12-11 | 1972-08-22 | Modicon Corp | Digital computer-industrial controller system and apparatus |
| US4025902A (en) * | 1972-07-31 | 1977-05-24 | Toyoda Koki Kabushiki Kaisha | General purpose sequence controller |
| US3964026A (en) * | 1973-05-22 | 1976-06-15 | Nissan Motor Co., Ltd. | Sequence block display system |
| US4058711A (en) * | 1976-04-16 | 1977-11-15 | Cincinnati Milacron Inc. | Asynchronous dual function multiprocessor machine control |
| US4227247A (en) * | 1977-10-12 | 1980-10-07 | Eaton Corporation | Integrated circuit controller programmable with unidirectional-logic instructions representative of sequential wire nodes and circuit elements of a ladder diagram |
| GB2029986B (en) * | 1978-09-13 | 1983-02-02 | Hitachi Ltd | Sequence control system |
-
1981
- 1981-02-10 JP JP56018685A patent/JPS57132207A/ja active Granted
-
1982
- 1982-02-05 US US06/346,248 patent/US4504900A/en not_active Expired - Fee Related
- 1982-02-10 FR FR8202174A patent/FR2499727B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4504900A (en) | 1985-03-12 |
| JPS57132207A (en) | 1982-08-16 |
| FR2499727B1 (ja) | 1985-11-22 |
| FR2499727A1 (ja) | 1982-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0130161B2 (ja) | ||
| US4058711A (en) | Asynchronous dual function multiprocessor machine control | |
| JPS60262204A (ja) | プログラマブル・コントロ−ラ | |
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| US4592010A (en) | Memory-programmable controller | |
| US3411147A (en) | Apparatus for executing halt instructions in a multi-program processor | |
| US4212060A (en) | Method and apparatus for controlling the sequence of instructions in stored-program computers | |
| KR920006768B1 (ko) | 사전에 결정된 순서대로 두개의 명령시이퀀스를 실행하는 방법 및 장치 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH06242819A (ja) | Pcの信号状態制御方式 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| US4703413A (en) | Method and apparatus for modification of a single bit in a bit-addressable computer system | |
| JP3015793B1 (ja) | プログラマブルコントロ―ラ | |
| JPH08286734A (ja) | プログラマブル表示器 | |
| SU1645960A1 (ru) | Устройство дл контрол хода программ | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JPS59119412A (ja) | プログラマブルコントロ−ラ | |
| JPS6051723B2 (ja) | 入出力アドレス変更機能を有するシ−ケンスコントロ−ラ | |
| JPH0638209B2 (ja) | プログラマブルコントロ−ラ | |
| JPH0353348A (ja) | マイクロプログラムのデバッグ方式 | |
| JPS6115445B2 (ja) | ||
| JPH0682284B2 (ja) | シ−ケンスコントロ−ラ | |
| JPS5914061A (ja) | メモリバンク切換回路 | |
| JPS6378233A (ja) | マイクロプログラム制御装置 | |
| JPS6113324A (ja) | プログラム制御キ−ボ−ド |