JPH0460255B2 - - Google Patents

Description

【発明の詳細な説明】

以下の順序で本発明を説明する。 Ａ 産業上の利用分野 Ｂ 開示の概要 Ｃ 従来技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段 Ｆ 作用 Ｇ 実施例 G1 多重プロセツサシステム（第２図および第
３図） G2 マスキングシステム（第１図） G3 opデイスクリミネータ（第４図） G4 代替キヤツシユ探索信号発生回路（第５図
および第６図） G5 ブロツク回路（第７図） G6 同期回路（第８図） G7 クロツク発生器（第１０図、第１１Ａ図、
および第１１Ｂ図） G8 多重プロセツサシステムの機能的な動作 Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は第１および第２の記憶手段の一方に記
憶された情報をマスクするためのマスキングシス
テムに関し、さらに詳しくいえば、多重プロセツ
サシステムに使用するのに適したマスキングシス
テムに関するものである。 Ｂ 開示の概要 以下に示すマスキングシステムは、多重プロセ
ツサシステムにおいて第１のコマンド状況レジス
タおよび第２のコマンド状況レジスタに所定の情
報が記憶されているときに一方のコマンド状況レ
ジスタに記憶された情報をマスクすることによつ
て、多重プロセツサシステムの性能の最適化を図
るようにしたものである。 Ｃ 従来技術 たとえば、２つのプロセツサＡおよびＢを有す
る多重プロセツサシステムでは、一方のプロセツ
サＡ（またはＢ）が自分のキヤツシユで所望のデ
ータをみつけようとしてそれがみつからないとき
は、もう一方のプロセツサＢ（またはＡ）のキヤ
ツシユでそのデータを探す。これでもみつからな
いときは、データは主メモリから検索しなければ
ならない。データはプロセツサＢのキヤツシユで
みつかることもある。所望のデータをみつけたプ
ロセツサＡは命令の実行に必ずそのデータを用い
る。命令によつては、プロセツサＡはプロセツサ
Ｂのキヤツシユからそのデータを直接検索し自分
のキヤツシユに記憶してその命令の実行に使用す
る場合もある。 しかしながら、その他の命令では、プロセツサ
ＡはプロセツサＢのキヤツシユからデータを直接
検索することはできず、そのデータをプロセツサ
Ｂのキヤツシユから主メモリへ転送しなければな
らない。このようなキヤツシユから主メモリへの
転送のことを、ここでは特に“フラツシユ
（flush）”という。すなわち、上記その他の命令
はフラツシユオペレーシヨンを要する。フラツシ
ユオペレーシヨンの間、所望のデータはプロセツ
サＢのキヤツシユから主メモリへフラツシユされ
る。プロセツサＡはそのデータを用いて命令を実
行する。 Ｄ 発明が解決しようとする問題点 以上のように２つのプロセツサが１つの主メモ
リを共有するような多重プロセツサシステムには
多くの問題がある。これらの問題は多重プロセツ
サシステムの性能を最適化するために解決すべき
ものである。解決すべき多くの問題のうち、本発
明で取り上げる技術的課題は以下に示すような、
フラツシユオペレーシヨンに関するマスキングで
ある。 プロセツサＢのキヤツシユから主メモリへのデ
ータ転送に関るフラツシユオペレーシヨンの間に
プロセツサＡは別のコマンドの実行を試行するこ
とができる。そのコマンドが、その実行前にプロ
セツサＢのキヤツシユから主メモリへのデータの
フラツシユを必要とするような上記その他の命令
に分類されるものであるときは、フラツシユオペ
レーシヨンが完了するまでプロセツサＡで多重プ
ロセツサシステムの残りの部分に対してそのコマ
ンドが存在することをマスクしなければならな
い。 したがつて本発明の目的は多重プロセツサシス
テム使用するのに適したマスキングシステムを提
供することにある。 Ｅ 問題点を解決するための手段 上記目的を達成するため、本発明のマスキング
システムは、情報を記憶する第１記憶手段と、他
の情報を記憶する第２記憶手段と、前記第１記憶
手段および第２記憶手段に接続され、前記第１記
憶手段に記憶された前記情報の存在および前記第
２記憶手段に記憶された前記他の情報の存在を感
知して、前記第２記憶手段の前記他の情報が実行
されるまで前記第１記憶手段に前記情報が存在す
ることをマスクするようにしたマスキング手段
と、より成ることを特徴とする。 Ｆ 作用 以上に示した本発明のマスキングシステムを多
重プロセツサシステムに使用した場合を例にし
て、その作用を説明する。 第１プロセツサ、第２プロセツサ、および主メ
モリを含む多重プロセツサシステムにおいて、第
１コマンド状況レジスタ（前記第１の記憶手段に
対応するもの）は第１プロセツサに関連する情報
を含み、第２コマンド状況レジスタ（前記第２の
記憶手段に対応するもの）は第２プロセツサに関
連する情報を含む。通常は、これらのコマンド状
況レジスタは各自のプロセツサに関するコマンド
情報をそれぞれ有する。しかしながら、第１プロ
セツサが所望のデータをアクセスできるよう第２
プロセツサのキヤツシユに記憶されたデータを主
メモリへフラツシユするというフラツシユオペレ
ーシヨンとの間、第１プロセツサの実行するコマ
ンドはフラツシユオペレーシヨンが完了できるよ
う遮断されなければならない。フラツシユオペレ
ーシヨンが完了すれば、第１プロセツサはそのコ
マンドの実行を開始する。第１コマンド状況レジ
スタは第１プロセツサの実行するコマンドを有
し、第２コマンド状況レジスタはフラツシユオペ
レーシヨンの必要性に関する情報を有する。本発
明に基づくマスキングシステムは、第１コマンド
レジスタにコマンドが存在することおよび第２コ
マンドレジスタに情報（フラツシユオペレーシヨ
ンの必要性に関するもの）が存在することを感知
して、フラツシユオペレーシヨンが完了するまで
多重プロセツサシステムに対して第１コマンド状
況レジスタのコマンドをマスクする。そのコマン
ドがマスクされると、フラツシユオペレーシヨン
が完了するまでそのコマンドの実行は遅延され
る。フラツシユオペレーシヨンが完了すれば、第
２コマンド状況レジスタがリセツトされて、多重
プロセツサシステムはそのコマンドの実行を開始
することができる。 以上説明したように本発明のマスキングシステ
ムを多重プロセツサシステムにおいて使用する
と、たとえばフラツシユオペレーシヨンに関して
情報のマスキングを行うことができる。本発明の
マスキングシステムは、この使用方法に限らず、
２つの記憶手段のうちの一方に記憶されている情
報をマスクする必要のあるシステムに対し一般的
に応用することができる。 Ｇ 実施例 本発明のマスキングシステムの実施例を多重プ
ロセツサシステムにおいて適用した場合を例にし
て以下に説明する。 本発明のマスキングシステムの実施例の概要は
“F.作用”の項で説明した通りである。 G1 多重プロセツサシステム（第２図および第
３図） 第２図は多重プロセツサシステムの構成を簡略
的に示す図である。第１プロセツサ１００および
第２プロセツサ２００はシステムバスを介して主
メモリ１５に接続する。以下の説明では主メモリ
のことをBSM（Basic Storage Module：基本記
憶機構モジユール）ともいう。 第２図の多重プロセツサシステムのさらに詳し
い構成を第３図に示す。第１プロセツサ１００は
命令処理ユニツト（以下IPU）１１０、キヤツシ
ユ１２０、クロツク発生器１３０、およびＸモジ
ユール１４０を含む。キヤツシユ１２０およびク
ロツク発生器１３０はIPU１１０に接続し、Ｘモ
ジユール１４０はクロツク発生器１３０に接続す
る。Ｘモジユール１４０はクロツク発生器１３０
に接続された新規な同期回路１４１と該回路に接
続された代替キヤツシユ探索信号発生回路（以下
ACS）１４２とを含む。第１プロセツサ１００
はＸモジユール１４０の同期回路１４１とクロツ
ク発生器１３０との間に接続されたトラツプ優先
付回路１６０とキヤツシユデイレクトリ(Z)１５０
とを含む。キヤツシユデイレクトリ１５０はキヤ
ツシユ１２０、同期回路１４１、ACS１４２、
およびIPU１１０に接続する。 第２プロセツサ２００も第１プロセツサ１００
と同様な構成であり、第２プロセツサ２００を構
成するIPU２１０、キヤツシユ２２０、クロツプ
発生器２３０、Ｘモジユール２４０、キヤツシユ
デイレクトリ(Z)２５０、トラツプ優先付回路２６
０、同期回路２４１、および代替キヤツシユ探索
信号発生回路（ACS）２４２が、第１プロセツ
サ１００を構成するIPU１１０、キヤツシユ１２
０、クロツク発生器１３０、Ｘモジユール１４
０、キヤツシユデイレクトリ(Z)１５０、トラツプ
優先付回路１６０、同期回路１４１、および
ACS１４２の各々に対応する。 第３図に示す多重プロセツサシステムは、さら
に、BSM制御部３００を含む。BSM制御部３０
０は第１プロセツサ１００のＸモジユール１４
０、キヤツシユ１２０、およびキヤツシユデイレ
クトリ１５０、ならびに第２プロセツサ２００の
Ｘモジユール２４０、キヤツシユ２２０、および
キヤツシユデイレクトリ２５０に接続する。
BSM制御部３００はBSM１５にも接続される。
BSM制御部３００は多重プロセツサシステムの
機能を制御するためのものである。 G2 マスキングシステム（第１図） 第１図は第３図に示すBSM制御部３００の構
成を示す図である。このBSM制御部３００に本
発明のマスキングシステムを適用することができ
る。BSM制御部３００はキヤツシユデイレクト
リ１５０に接続されるコマンド状況レジスタ
（CSREG）３１０およびキヤツシユデイレクトリ
２５０に接続されるコマンド状況レジスタ３２０
を有する。キヤツシユデイレクトリはヒツト、ミ
ス、フラツシユ、および変更に関する情報をコマ
ンド状況レジスタに供給する。コマンド状況レジ
スタ３１０および３２０はスタツクされたopの
デイスクリミネータ（以下opデイスクリミネー
タという）３４０にそれぞれ接続する。opデイ
スクリミネータ３４０はコマンド状況レジスタの
内容を受け取つて、該レジスタが所定の情報を有
するときは出力信号を発生する。たとえば、コマ
ンド状況レジスタ３１０が“ホエアレバ
（WHEREVER）”ワードを含み且つコマンド状
況レジスタ３２０がキヤツシユデイレクトリ２５
０からのフラツシユ標識を含むときは、opデイ
スクリミネータ３４０は出力信号を発生する。コ
マンド状況レジスタ３２０が“ホエアレバ
（WHEREVER）”ワードを含み且つコマンド状
況レジスタ３１０がキヤツシユデイレクトリ１５
０からのフラツシユ標識を含むときも、opデイ
スクリミネータ３４０は出力信号を発生する。
opデイスクリミネータ３４０の出力信号（線６
０）は次のようにして“マスキング”機能を遂行
する；出力信号６０はBSM制御部３００の残り
の部分に対して“ホエアレバ（WHEREVER）”
ワード情報を含むコマンド状況レジスタの内容を
マスクし、通常の開始信号（線６１）がBSMop
制御回路３７０に送られないようにする。
BSMop制御回路３７０は、出力信号６０により、
フラツシユ標識を含むコマンド状況レジスタの内
容をみることができる。opデイスクリミネータ
３４０はブロツク回路３３０およびANDゲート
３５０に接続する。“BSM制御リセツト許可”信
号でANDゲート３５０の他の入力を付勢する。
ブロツク回路３３０はクロツク発生器１３０およ
びACS１４２に接続する。ANDゲート３５０の
出力はスタツクされたopのラツチ（以下opラツ
チという）３６０のセツト入力に接続する。op
ラツチ３６０の出力はコマンド状況レジスタ３２
０およびBSMop制御回路３７０に接続する。
BSMop制御回路３７０の出力はキヤツシユ１２
０、キヤツシユ２２０、およびBSM１５に接続
し、キヤツシユとBSMとの間のデータ転送を制
御する。 G3 opデイスクリミネータ（第４図） 第４図は第３図のopデイスクリミネータ３４
０の構成を示す図である。opデイスクリミネー
タ３４０はANDゲート３４１および３４２、な
らびにORゲート３４３を含む。ANDゲード３４
１はコマンド状況レジスタ３１０および３２０の
内容、ならびに“BSM制御ビジー(A)”信号を受
け取り、ANDゲート３４２はコマンド状況レジ
スタ３１０および３２０の内容、ならびに
“BSM制御ビジー(B)”信号を受け取る。ANDゲ
ート３４１および３４２の出力はORゲート３４
３に接続する。ORゲート３４３の出力線が第３
図に示した線６０である。 G4 代替キヤツシユ探索信号発生回路（第５図
および第６図） 第５図は第３図に示したACS１４２および２
４２の構成を示す図である。ACS２４２はICT制
御(2)２４３を含む。ICT制御(2)２４３はキヤツシ
ユデイレクトリ２５０および同期回路２４１から
信号を受け取りこれに応答して“−Ｙビジーゲー
トXBRD”信号および“−ＹフラツシユXBRD”
信号を発生する。ACS１４２はICT制御(2)１４３
およびICT制御(1)１４４を含む。ICT制御(2)１４
３は同期回路１４１およびキヤツシユデイレクト
リ１５０に接続され、これからの信号に応答して
“＋Ｙ要求受諾”信号および“＋フラツシユセツ
ト”信号を発生する。ICT制御(1)１４４はICT制
御(2)１４３に接続され、そこからの信号に応答し
て代替キヤツシユ探索信号を出力する。この信号
をブロツク回路３３０が受け取る。 第６図は第５図に示したICT制御(1)１４４の構
成を示す図である。ICT制御(1)１４４はシフトレ
ジスタラツチ（以下SRLという）４０１を含む。
SRL４０１はICT制御(2)１４３からの“＋Ｙ要求
受諾”信号およびクロツクドライバ４０２からの
出力信号を受け取る。クロツクドライバ４０２は
クロツク信号＋SOを受け取る。SRL４０１の出
力はORゲート４０３の入力に接続する。受信部
４０４およびインバータ４０５を介する“＋Ｙフ
ラツシユXBRD”信号で、ORゲート４０３の他
の入力を付勢する。インバータ４０６を介する
“＋フラツシユリセツト”信号でORゲート４０
３の他の入力を付勢する。ICT制御(1)１４４は、
さらに、スキヤンSRL４０８を有する。スキヤ
ンSRL４０８の出力２１はインバータ４０９を
介してORドライバ４０７に接続する。スキヤン
SRL４０８の出力１１はクロツクドライバ４１
０に接続する。クロツク信号＋C1／C3でクロツ
クドライバ４１０を付勢する。クロツクドライバ
４１０の出力はSRL４１１の−Ｃ入力および＋
Ｃ入力に接続する。ドライバ／受信部４１２を介
する“−ＹビジーゲートXBRD”信号でSRL４
１１の入力を付勢する。SRL４１１の出力２１
はインバータ４１５および４１３を介してORド
ライバ４０７の第１入力に接続する。クロツク信
号−SO／−S2はインバータ４１４を介してOR
ドライバ４０７の第２入力を付勢する。こうして
ORドライバ４０７がブロツク回路３３０を付勢
する代替キヤツシユ探索信号を発生する。 G5 ブロツク回路（第７図） 第７図はBSM制御部３００の中のブロツク回
路３３０の構成を示す図である。ブロツク回路３
３０はANDゲード３３１を有する。ANDゲート
３３１は一方の入力で“BSMビジー制御”信号
を受け取り、他方の入力でACS１４２からの信
号を受け取る。ANDゲート３３１の出力はORゲ
ート３３２に接続する。ORゲート３３２の他方
の入力は“リセツトBSM制御”信号を受け取る。
ORゲート３３２の出力はクロツクドライバ３３
３の入力に接続する。クロツクドライバ３３３は
＋Ｃ出力と−Ｃ出力とを有する。これらの出力は
SRL３３４の入力に接続する。SRL３３４のマ
スタ部Ｌ１はOR回路３３９で制御されるフレー
ブ部Ｌ２と内部的に接続する。OR回路３３９は
システムクロツクまたはＢクロツクを通すもので
ある。SRL３３４の詳いし構成は第９図に示す。
SRL３３４の出力はインバータ３３５の入力に
接続する。インバータ３３５の出力はSRL３３
４の他の入力へフイードバツクする。SRL３３
４の出力はNANDゲート３３６の入力に接続す
る（NANDゲート３３６は出力にインバータを
具備したANDゲートで構成する）。NANDゲー
ト３３６の他の入力はopデイスクリミネータ３
４０を介してコマンド状況レジスタ３１０および
３２０に接続する。状況レジスタ３１０および３
２０はキヤツシユデイレクトリ１５０および２５
０からのヒツト／ミス／フラツシユ／変更データ
の情報と、データ情報と、“ホエアレバ
（WHEREVER）”と呼ばれる特別な命令の実行
に関する情報とを受け取る。NANDゲート３３
６の出力はクロツクドライバ３３７に接続する。
クロツクドライバ３３７は＋Ｃ出力および−Ｃ出
力の２つの出力を供給する。これらの出力は
SRL３３８の入力に接続する。SRL３３８の出
力はBSMop制御回路３７０に接続する。BSMop
制御回路３７０はキヤツシユ１２０または２２０
からBSM１５へのデータのフラツシユを開始し、
フラツシユオペレーシヨン中マスクされていた後
続の“ホエアレバ（WHEREVER）”ワードを実
行するよう機能する。 G6 同期回路（第８図） 第８図は同期回路１４１および２４１の構成を
示す図である。同期回路１４１および２４１はキ
ヤツシユデイレクトリ１５０および２５０に接続
されたANDゲート５０１を有し、キヤツシユデ
イレクトリ１５０および２５０からのヒツト／ミ
ス／フラツシユ／変更データ情報を受け取り、ク
ロツク信号を受け取り、特別の“ホエアレバ
（WHEREVER）”命令を受け取つて該命令が実
行されようとしていることを示す。ANDゲート
５０１はフラツシユ要求SRL回路５０２の入力
に接続する。SRL回路５０２の構造は前述の
SRL３３４および３３８の構造と同じSRLを含
む回路である。SRL回路５０２はIPU待ちトラツ
プSRL回路５０３に接続する。SRL回路５０３
は“IPU待ちトラツプ要求”信号を発生し、これ
によりクロツク発生器１３０および２３０を付勢
する。IPU１１０および２１０を付勢するクロツ
ク信号がBSM制御部３００のブロツク回路３３
０を付勢するクロツク信号と同期すると、クロツ
ク発生器１３０および２３０は“デイレクトリミ
ス”信号および“IPU待ちトラツプ”信号を発生
し、これによりSRL回路５０３をリセツトし
ANDゲート５０４の入力を付勢する。ANDゲー
ト５０４の他の入力はSRL回路５０２の出力に
接続する。ANDゲート５０４の出力はクロツク
ドライバ５０５の入力に接続する。クロツクドラ
イバ５０５はクロツク信号CLKで付勢する。ク
ロツクドライバ５０５の出力はフラツシユ進行
SRL回路５０６の入力に接続する。SRL回路５
０６の出力はフラツシユ要求SRL回路５０２の
リセツト入力に接続すると共に、ACS１４２に、
またはACS２４２を介してACS１４２に接続す
る（これは同期回路によつて異なる）。ACS１４
２はブロツク回路３３０を付勢する代替キヤツシ
ユ探索信号を発生する。 第９図はシフトレジスタラツチ（SRL）の構
成を示す図である。SRL３３４および３３８
（第７図参照）ならびにSRL４０１および４１１
（第８図参照）は第９図に示す構成のSRLを用い
ることができる。第８図に示したSRL回路５０
２，５０３、および５０６は第９図に示す構成の
SRLを含む回路である。これらのSRL回路は
1983年11月４日付の米国特許出願第548748号に示
されるものを用いることができる。 G7 クロツク発生器（第１０図） 第１０図はクロツク発生器１３０および２３０
の構成を示す図である。クロツク発生器１３０は
同期回路１４１に接続されたプロセツサクロツク
モジユール１３１を有する。Ｔクロツク１３２は
およびＳクロツク１３３はプロセツサクロツクモ
ジユール１３１に接続する。発振器７０はＴクロ
ツク１３２、Ｓクロツク１３３、Ｃクロツク１３
４、およびＲクロツク１３５に接続する。Ｃクロ
ツク１３４の出力は線５２を介してブロツク回路
３３０に接続する。クロツク発生器２３０も同様
に同期回路２４１に接続されたプロセツサクロツ
クモジユール２３１を有する。プロセツサクロツ
クモジユール２３１はＴクロツク２３２およびＳ
クロツク２３３に接続する。発振器７０はＴクロ
ツク２３２、Ｓクロツク２３３、Ｃクロツク２３
４、およびＲクロツク２３５に接続する。Ｒクロ
ツク２３５の出力はＳクロツク２３３の入力に接
続する。Ｓクロツク２３３の出力はIPU２１０に
接続する。トラツプ優先付回路１６０および２６
０は同期回路１４１および２４１からの“IPU待
ちトラツプ要求”信号をそれぞれ受け取つて、良
ければ、クロツクの同期を行わせるようプロセツ
サクロツクモジユール１３１および２３１に“デ
イレクトリミス”信号または“IPU待ちトラツ
プ”信号を発する。 下記の第１表は、IPU１１０、IPU２１０およ
びBSM制御部３００に関連するクロツクのクロ
ツクシーケンスを示すものである。これらのクロ
ツクシーケンスにおいて、BSM制御部３００に
関連するクロツクは、IPU１１０のクロツクおよ
びIPU２１０のクロツクに対して同期外れを起こ
している点があることに留意されたい。たとえ
ば、このシーケンスで、BSM制御部３００に関
連するクロツクが０、１、２、３、０、…という
パルスシーケンスを発生し、IPU１１０に関連す
るクロツクが０、１、２、３、０、…というパル
スシーケンスを発生し、IPU２１０に関連するク
ロツクが０、１、２、３、４、５、０、…という
パルスシーケンスを発生しているところがある。
IPU２１０のパルス４が発生されると、BSM制
御部３００に関連するクロツクはIPU２１０に関
連するクロツクに対して同期が外れる。後で説明
するが、IPU２１０に関連するクロツクは、所望
のページデータをBSM１５へフラツシユする前
に、BSM制御部３００のブロツク回路３３０に
関連するクロツクと同期しなければならない。

【表】 第１１Ａ図は、１つのプロセツサ（たとえば第
１プロセツサ１００であるとする）に関連するク
ロツクがBSM制御部３００に関連するクロツク
に対して同期が外れているような同期外れの状態
を示す図である。第１プロセツサ１００のクロツ
クのバルス０はBSM制御部３０のクロツクのパ
ルス０と同期が外れている。 第１１Ｂ図は、第１プロセツサ１００に関連す
るクロツクがBSM制御部３００に関連するクロ
ツクと同期しているような同期状態を示す図であ
る。第１プロセツサ１００のクロツクのパルス０
はBSM制御部３００のクロツクのパルス０と同
期している。第１１Ｂ図の状態は同期の条件を示
している。というのは、第１プロセツサ１００の
パルス０でIPU１１０が付勢されキヤツシユ１２
０のデータがBSM１５へ記憶できるよう解放さ
れて、このデータが受諾できるようBSM制御部
３００のクロツクのパルス２によりBSM１５が
正確な時間（パルス０の開始から２パルス分の期
間）で付勢されるからである。 G8 実施例の機能的な動作 次に、再び第１図ないし第１１Ｂ図を参照しな
がら、実施例の機能的な動作について説明する。 第２図で、第１プロセツサ１００が自身のキヤ
ツシユでデータを探索したけれどもそれがみつか
らないときは、第２プロセツサ２００のキヤツシ
ユでそのデータを探索する。第１プロセツサ１０
０が第２プロセツサ２００のキヤツシユでそのデ
ータをみつけると、第１プロセツサ１００の実行
する命令のタイプに応じて、第１プロセツサ１０
０のキヤツシユにそのデータが直接転送されるか
または第１プロセツサ１００が使用できるようそ
のデータがBSM１５に転送される。第１プロセ
ツサ１００の実行する命令が第２プロセツサ２０
０のキヤツシユのデータをBSM１５に転送しな
ければならないタイプのものであるときは、その
転送（すなわちフラツシユ）の前に第２プロセツ
サ２００のクロツクはBSM１５を付勢するクロ
ツクと必ず同期しなければならない。第２プロセ
ツサ２００のクロツクがBSM１５を付勢するク
ロツクと同期すれば、データは第２プロセツサ２
００からBSM１５へフラツシユされる。第１プ
ロセツサ１００は自分の命令を実行するのにこの
データを使うことができる。以上の機能的な事象
のシーケンスで、第２プロセツサ２００から
BSM１５へのデータの転送（すなわちフラツシ
ユ）は、第２プロセツサ２００のクロツクが
BSM１５を付勢するクロツクと同期するまで、
一時的にブロツクされる。以上のクロツクが同期
すれば、ブロツキングの機能は終了する。これが
終了すると、第２プロセツサ２００からBSM１
５へのデータの転送が始まる。 ところで、第２プロセツサ２００からBSM１
５へのデータのフラツシユを必要としないが第２
プロセツサ２００のキヤツシユからプロセツサ１
００のキヤツシユへ直接のデータ転送を必要とす
るような別の命令を第１プロセツサ１００が実行
しているときは、上記のブロツキング最初から行
われない；データは第２プロセツサ２００のキヤ
ツシユから第１プロセツサ１００のキヤツシユへ
直接転送されてその命令の実行が開始される。 第１図に示す多重プロセツサシステムでは、フ
ラツシユオペレーシヨンを必要とするもとの命令
をプロセツサ１００が実行しているときは、ブロ
ツキングが発生し、これによりクロツクの同期化
のオペレーシヨンが完了するまでフラツシユオペ
レーシヨンがブロツキングされる。同期化が完了
すれば、もとの命令が実行される。前述のように
フラツシユオペレーシヨンを必要としない別の命
令をプロセツサ１００が実行しているときは、同
期化は必要ない。クロツクの同期化を完了できる
ように通常はフラツシユオペレーシヨンがブロツ
クされるのであるから、ブロツキングは必要な
い。したがつて、フラツシユオペレーシヨンを必
要としない別の命令の実行が感知されたときは、
ブロツキングは最初から遂行されない。 第３図で、IPU２１０が１つの命令を実行する
場合、データはBSM１５から検索されて線４０
を介しつてキヤツシユ２２０に記憶される。デー
タをキヤツシユ２２０に記憶するのは、続いてキ
ヤツシユ２２０からデータを取り出すのに要する
時間がBSM１５から取り出すよりもずつと短く
てすむからである。命令が実行されればデータは
変更してもよい。変更されたデータはキヤツシユ
２２０に再び記憶する。変更前のもとのデータは
なおBSM１５に存在する。 第１プロセツサ１００が第２プロセツサ２００
のキヤツシユ２２０に記憶された変更データを利
用する命令を実行しなければならないと仮定す
る。さらに、第１プロセツサ１００の実行すべき
命令が、データをBSM１５から検索しなければ
ならないものであつて且つ第２プロセツサ２００
から直接検索することのできないような特別なタ
イプの命令であるとする。この特別なタイプの命
令はたとえば、“ホエアレバ（WHEREVER）”
タイプの命令である。 その命令の実行前に、第１プロセツサ１００の
キヤシユデイレクトリ１５０は変更データがキヤ
ツシユ１２０に記憶されているかどうかを判断す
るためキヤツシユ１２０を検討する。変更データ
がそこに記憶されていないとキヤツシユデイレク
トリ１５０が判断すると、第１プロセツサ１００
は線４２および４３を介して、第２プロセツサ２
００のキヤツシユ２２０に変更データがあるかど
うかを探索するようキヤツシユデイレクトリ２５
０に命令する。キヤツシユデイレクトリ２５０は
線４４を介して変更データがキヤツシユ２２０に
あるかどうかを探索する。 このキヤツシユ２２０の探索と同時に、線４６
を介してキヤツシユデイレクトリ２５０はACS
２４２を付勢する。キヤツシユデイレクトリ２５
０が、変更データがキヤツシユ２２０に記憶され
ていると判断すれば、同期回路２４１は同期化オ
ペレーシヨンを開始する（後述）。ここで、第５
図のACS２４２に関連して、ACS２４２のICT
制御(2)２４３が“−ＹビジーゲートXBRD”信
号を発生することを再記しておく。この信号は、
変更データをみつけようとしてキヤツシユ２０６
の探索が現に行われているということを示すもの
である。線４８を介するこの“−Ｙビジーゲート
XBRD”信号でACS１４２のICT制御(1)１４４
を付勢する。 キヤツシユデイレクトリ２５０は、キヤツシユ
２２０に変更データが記憶されていると判断すれ
ば、線４９を介して、記憶するコマンド状況レジ
スタ３２０にヒツト／変更情報を送つてそこで
“フラツシユ”標識を記憶する。コマンド状況レ
ジスタ３２０に記憶されたヒツト／変更“フラツ
シユ”標識で、所望の変更データがキヤツシユ２
２０に記憶されていること、およびBSM１５へ
のデータのフラツシユが必要であることを示す。
通常は第２プロセツサ２２０に関連するコマンド
状況レジスタを、その命令を実行する間、第１プ
ロセツサ１００が借用するわけである。 第６図で、ACS１４２のICT制御(1)１４４の受
信部４１２が“−ＹビジーゲートXBRD”信号
を受け取る。その結果、この信号とクロツクドラ
イバ４１０の出力信号とに応答してSRL４１１
がセツトされ、出力が発生される。クロツクドラ
イバ４１０はスキヤンSRL４０８からのオンボ
ードの出力信号（線１１）およびクロツク信号＋
C1／C3に応答して出力信号を発生する。SRL４
１１の出力信号はインバータ４１５および４１３
を介して最終的にはORドライバ４０７を付勢す
る。ORドライバ４０７は代替キヤツシユ探索信
号＃１を発生し、線５０を介してこの信号で
BSM制御部３００のブロツク回路３３０を付勢
する。 この段階で、キヤツシユ２２０に記憶された所
望の変更データをそこからBSM１５に“フラツ
シユ”すべきである。しかしながら、第１プロセ
ツサ１００の実行する命令がキヤツシユ２２０の
変更データをBSM１５にフラツシユすることを
要求するものであること、および変更データがキ
ヤツシユ２２０でみつかつたということで、所望
の変更データをキヤツシユ２２０からBSM１５
へフラツシユする前に第２プロセツサ２００のク
ロツクをBSM制御部３００のクロツクと同期し
なければならない。したがつて、第２プロセツサ
２００のクロツクがBSM制御部３００のクロツ
クと同期するまで、“フラツシユ”オペレーシヨ
ンは遅延しなければならない。第１プロセツサ１
００の実行する命令のタイプおよびコマンド状況
レジスタ３２０の記憶するフラツシユ標識によつ
て、第２プロセツサ２００のクロツクをBSM制
御部３００のクロツクに同期する間フラツシユオ
ペレーシヨンの発生を一時的にブロツクするとい
うフラツシユ前の同期化オペレーシヨンについて
以下に説明する。 キヤツシユデイレクトリ２５０からのヒツト／
変更情報でコマンド状況レジスタ３２０を付勢す
ると、“フラツシユ”標識がコマンド状況レジス
タ３２０に記憶される。加えて、IPU１１０は他
方のプロセツサのキヤツシユ（キヤツシユ２２
０）にある変更データをBSM１５のデータのア
クセス前にBSM１５へフラツシユすることを要
求するような特別の命令を実行する。このような
命令は、たとえば、“ホエアレバ
（WHEREVER）”タイプの命令である。第１プ
ロセツサ１００の実行する命令が“ホエアレバ
（WHEREVER）”タイプの命令であるとすれと、
特別なタイプの命令の標識“ホエアレバ
（WHEREVER）”がコマンド状況レジスタ３１
０に記憶される。この例では、標識“ホエアレバ
（WHEREVER）”がコマンド状況レジスタ３１
０に記憶され、“フラツシユ”標識がコマンド状
況レジスタ３２０に記憶されるので、opデイス
クリミネータ３４０はブロツク回路３３０を付勢
する出力信号を発生する。さらに、線５０を介す
るACS１４２の代替キヤツシユ探索信号＃１も
ブロツク回路３３０を付勢する。 opデイスクリミネータ３４０の出力信号は、
コマンド状況レジスタ３１０に記憶された特別命
令タイプ標識“ホエアレバ（WHEREVER）”お
よびコマンド状況レジスタ３２０に記憶された
“フラツシユ”標識に応答して発生されるという
ことに留意されたい。これらのコマンド状況レジ
スタに記憶された標識がこれ以外の他の組合せな
ら、opデイスクリミネータ３４０は出力信号を
発生しない。この出力信号は、クロツクの同期化
オペレーシヨンが完了するまでフラツシユオペレ
ーシヨンをブロツクしておくための信号である。
同期化オペレーシヨンが完了すれば、フラツシユ
オペレーシヨンが始まる。フラツシユオペレーシ
ヨンが完了すると、特別な命令“ホエアレバ
（WHEREVER）”の実行が開始される。opデイ
スクリミネータ３４０の出力信号がないときは、
ブロツキングは行われず、特別な命令“ホエアレ
バ（WHEREVER）”の実行を開始することがで
きる。このようにして、opデイスクリミネータ
３４０は、コマンド状況レジスタ３１０に記憶さ
れた特別なタイプの命令の標識“ホエアレバ
（WHEREVER）”の存在と、コマンド状況レジ
スタ３２０に記憶されたフラツシユ標識の存在と
を感知して、“ホエアレバ（WHEREVER）”コ
マンド情報を多重プロセツサシステムに対して
“マスク”する。マスクが確立すると、ブロツキ
ングの発生が許可される。ブロツキングが確立す
ると、クロツクの同期化オペレーシヨンが完了す
る。クロツクの同期化オペレーシヨンが完了する
と、ブロツキングが終了する。ブロツキングが終
了すると、フラツシユオペレーシヨンが始まり、
フラツシユオペレーシヨンが完了すれば、特別な
命令“ホエアレバ（WHEREVER）”の実行を開
始することができる。 第４図を参照しながら、opデイスクリミネー
タ３４０の機能的なオペレーシヨンを説明する。
コマンド状況レジスタ３１０に記憶された“ホエ
アレバ（WHEREVER）”命令標識でANDゲー
ト３４１の入力を付勢する。コマンド状況レジス
タ３２０に記憶された“フラツシユ”標識で
ANDゲート３４１の他の入力を付勢する。
“BSM制御ビジー(A)”信号があるときはANDゲ
ート３４１の第３入力が活動状態であるから、
ANDゲート３４１はORゲート３４３の入力を付
勢する出力信号を発生する。こうして、ORゲー
ト３４３はopデイスクリミネータ３４０の出力
信号を表わす信号を発生する。この場合、opデ
イスクリミネータ３４０はコマンド状況レジスタ
３１０の“ホエアレバ（WHEREVER）”命令標
識およびコマンド状況レジスタ３２０の“フラツ
シユ”標識の存在を感知し、これに応答して出力
信号を発生したということに留意されたい。もし
コマンド状況レジスタ３２０に“ホエアレバ
（WHEREVER）”命令標識が記憶されていたと
すれば、ANDゲート３４２の１つの入力が付勢
されることになる。そしてコマンド状況レジスタ
３１０に“フラツシユ”標識が記憶されていたと
すれば、ANDゲート３４２の他の入力が付勢さ
れる。“BSM制御ビジー(B)”信号でANDゲート
３４２の第３入力が付勢される。こうして、
ANDゲート３４２が出力信号を発生し、これに
よりORゲート３４３が出力信号を発生する。こ
の出力信号が発生されたときは、opデイスクリ
ミネータ３４０はコマンド状況レジスタ３２０の
“ホエアレバ（WHEREVER）”命令標識の存在
とコマンド状況レジスタ３１０の“フラツシユ”
標識の存在とを感知したことになる。 第７図を参照して、ブロツク回路３３０の機能
的なオペレーシヨンを説明する。代替キヤツシユ
探索信号＃１（線５０）および“BSMビジー制
御”信号でANDゲート３３１を付勢する。AND
ゲート３３１の出力信号はORゲート３３２を通
つてクロツクドライバ３３３を付勢する。クロツ
クドライバ３３３はクロツク信号CLKに応答し
て＋Ｃ出力および−Ｃ出力を発生し、これで
SRL３３４の＋Ｃ入力および−Ｃ入力を付勢す
る。SRL３３４のマスタ部は内部的にスレーブ
部に接続されている。SRL３３４のスレーブ部
はOR回路３３９で制御する。前述のようにSRL
ラツチの構成は第９図に示したものでよい。 SRL３３４の出力信号でインバータ３３５を
付勢する。インバータ３３５の出力はSRL３３
４の入力にフイードバツクする。SRL３３４の
出力はNANDゲート３３６の入力に接続する。
opデイスクリミネータ３４０の出力信号で
NANDゲート３３６の他の入力を付勢する。こ
れに応じて、NANDゲート３３６の出力は“ブ
ロツク”状態に入り、これにより、クロツクドラ
イバ３３７の＋Ｃ出力および−Ｃ出力の発生を禁
じてSRL３３８を付勢しないようにする（この
SRL３３８の構成も第９図に示すものでよい）。
こうして、BSMop制御回路３７０を付勢するた
めのSRL３３８からの出力信号はその発生が禁
じられる。BSMop制御回路３７０が付勢されな
いので、このときは“フラツシユ”オペレーシヨ
ンは始まらない。 第８図を参照して、同期回路２４１の機能的な
オペレーシヨンについて説明する。同期回路２４
１が線４６を介してキヤツシユデイレクトリ２５
０からの信号を受け取ると、ANDゲート５０１
は“フラツシユ要求”SRL回路５０２を付勢す
るための出力信号を発生する。SRL回路５０２
がセツトされると、これに応答して出力信号が発
生される。SRL回路５０２の出力信号は“IPU待
ちトラツプ”SRL回路５０３の“一フラツシユ
op”入力を付勢する。SRL回路５０３も第９図
に示したSRLを含む回路である。SRL回路５０
３はトラツプ優先付回路２６０を付勢するための
“IPU待ちトラツプ要求”信号を発生する。トラ
ツプ優先付回路２６０は要求されたトラツプがい
つ発行できるのかを判断し、そのとき、採るべき
トラツプを発生する。この場合、トラツプ優先付
回路２６０はIPU待ちトラツプ要求を受け取れ
ば、デイレクトリミス／IPU待ちトラツプ信号を
発生してクロツク発生器２３０を付勢する。 第１０図を参照して、クロツク発生器１３０お
よび２３０の機能的なオペレーシヨンを説明す
る。クロツク発生器１３０および２３０のＲクロ
ツク、Ｃクロツク、ＳクロツクおよびＴクロツク
は、発振器７０の原出力（Ｏ、Ｅ、０、Ｅ、…）
をいろいろなクロツクパルスシーケンス（たとえ
ばＲクロツクは、０、１、２、３、０、１、２、
３、…）に変換するクロツクパルス発生器であ
る。プロセツサクロツクモジユール２３１はトラ
ツプ優先付回路２６０からデイレクトリミス／
IPU待ちトラツプ信号を受け取ると、線８５を介
してＳクロツク２３３およびＴクロツク２３２内
の“ランラツチ”をリセツトする。これにより、
これらのＳクロツク２３３およびＴクロツク２３
２は、現在進行中のシーケンスが最後の番号のク
ロツクパルスに到達したときに、クロツクパルス
の発生を停止することができる。たとえば、０、
１、２、３、４、５はトラツプマイクロワード命
令のためのＳクロツクおよびＴクロツクのシーケ
ンスであるが、クロツクパルスシーケンスがクロ
ツクパルス５になると、ＳクロツクおよびＴクロ
ツクはクロツクパルスの発生を停止する。Ｒクロ
ツク２３５およびＣクロツク２３４は線８５で制
御されないので、これらのクロツクは各自のクロ
ツクパルスシーケンス（０、１、２、３、０、
１、２、３、…）を発生し続ける。Ｒクロツクお
よびＣクロツクのクロツクパルスシーケンスは常
に同期しており、さらに、第１プロセツサ１００
のクロツク発生器１３０のＲクロツク１３５およ
びＣクロツク１３４とも常に同期している。Ｒク
ロツク２３５からクロツクパルス３が発生される
と、Ｓクロツク２３３が付勢されてそのランラツ
チが走行状態にセツトされる。これにより、Ｓク
ロツク２３３は、Ｒクロツク２３５およびＣクロ
ツク２３４の発生するクロツクパルス０の時間と
一致する時間で、自分のクロツクパルス０からシ
ーケンスを開始することができる。こうして、Ｓ
クロツク２３３の出力がＲクロツク２３５の出力
と同期される。Ｒクロツク１３５および２３５な
らびにＣクロツク１３４および２３４の出力は常
に同期しているので、Ｓクロツク２３３の出力は
Ｃクロツク１３４の出力と同期される（Ｃクロツ
ク１３４の出力でブロツク回路３３０を付勢す
る）。 トラツプ優先付回路２６０は“IPU待ちトラツ
プ要求”信号を受け取ると、デイレクトリミス／
IPU待ちトラツプ信号を発生し、これで、IPU２
１０を付勢するクロツク発生器２３０は線５２を
介してブロツク回路３３０を付勢するクロツクと
自分のクロツクとを同期させる。第８図で、
ANDゲート５０４はデイレクトリミス／IPU待
ちトラツプ信号と“フラツシユ要求”SRL回路
５０２の出力信号とを受け取る。これらに応答し
てANDゲート５０４は出力を発生してクロツク
ドライバ５０５を付勢する。クロツクドライバ５
０５はクロツク信号CLKで付勢されると、“フラ
ツシユ進行”SRL回路５０６をセツトする出力
信号を発生する。SRL回路５０６の出力はACS
２４２を付勢する。ACS２４２はACS１４２を
付勢し、ACS１４２はブロツク回路３３０を付
勢する代替キヤツシユ探索信号＃２を発生する。
ACS２４２がACS１４２を付勢する出力信号を
発生するやり方、およびACS１４２が代替キヤ
ツシユ探索信号＃２を発生するやり方は、第５図
および第６図を参照しながら次で説明する。 第５図で、ACS２４２内のICT制御(2)２４３は
“フラツシユ進行”SRL回路５０６からの出力信
号に応答して“−ＹフラツシユXBRD”信号を
発生する。この“−ＹフラツシユXBRD”信号
はACS１４２内のICT制御(1)１４４が受け取る。
第６図で、受信部４０４は“−Ｙフラツシユ
XBRD”信号を受け取つて出力を発生する。受
信部４０４の発生する出力はインバータ４０５を
介してORゲート４０３を付勢する。ORゲート
４０３はこれに応答して出力を発生してORドラ
イバ４０７を付勢する。こうして、ORドライバ
４０７は代替キヤツシユ探索信号＃２を発生す
る。 第７図で、ACS１４２は代替キヤツシユ探索
信号＃２を発生し、ブロツク回路３３０のAND
ゲート３３１がこの信号を受け取る。ANDゲー
ト３３１の他方の入力“BSMビジー制御”はな
お活動状態のままである。ANDゲート３３１は
ORゲート３３２を介してクロツクドライバ３３
３を付勢する出力信号を発生する。クロツクドラ
イバ３３３はクロツク信号CLKを受け取ると、
出力信号＋Ｃおよび−Ｃを発生する。SRL３３
４はこの＋Ｃ出力および−Ｃ出力を受け取るとリ
セツトされて、新しい出力信号を発生する。
SRL３３４の発生するこの新しい出力信号は前
の出力信号の状態と反対のものである。この新出
力信号はNANDゲート３３６を付勢し、該ゲー
トの出力は新しい状態になる。NANDゲート３
３６のこの新出力でクロツクドライバ３３７を付
勢する。クロツクドライバ３３７は、クロツク信
号CLKに応答して、SRL３３８を付勢する変更
された出力信号（＋Ｃおよび−Ｃ）を発生する。
SRL３３８は、この変更された出力信号を進め
てBSMop制御回路３７０を付勢する。 第３図で、BSMop制御回路３７０の線６９お
よび６４が活動化されるとBSM１５およびキヤ
ツシユ２２０が付勢される。クロツク発生器２３
０からのブロツク回路３３０を付勢するクロツク
信号は、クロツク発生器２３０からのIPU２１０
を付勢するクロツク信号と同期している。したが
つて、第２プロセツサ２００のクロツクはBSM
制御部３００のクロツクと同期している。こうし
て、“フラツシユ”オペレーシヨンを開始するこ
とができる。 IPU２１０のクロツクがBSM制御部３００内
のブロツク回路３３０のクロツクと同期すれば、
所望の変更データはキヤツシユ２２０からBSM
１５へフラツシユされる。第１プロセツサ１００
は、命令の実行中、所望の変更データを利用する
ことができる。 “フラツシユ”オペレーシヨンが完了すれば、
BSM制御部３００は、第１プロセツサ１００が
もともと発行し現にコマンド状況レジスタ３１０
に記憶された“ホエアレバ（WHEREVER）”タ
イプの命令を実行するため、条件付けて再開始し
なければならない。一方、コマンド状況レジスタ
３２０をリセツトしなければならないし、第１図
に示すマスキングシステムを再開始しなければな
らない。このために、opデイスクリミネータ３
４０の出力でANDゲート３５０の入力を付勢す
る。この時点で、ANDゲート３５０の他の入力
は“BSM制御リセツト許可”信号で付勢される。
この信号は“フラツシユ”オペレーシヨンの完了
時に発生されるものである。こうして、ANDゲ
ート３５０はopラツチ３６０をセツトする出力
信号を発生する。opラツチ３６０は線６２を介
してコマンド状況レジスタ３２０にリセツト信号
を供給し、線６３を介してBSMop制御回路３７
０に再開始信号を供給する。線６２を介するリセ
ツト信号で、コマンド状況レジスタ３２０に記憶
されたフラツシユ標識が除去される。コマンド状
況レジスタ３２０がリセツトされフラツシユ標識
が除去されると、opデイスクリミネータ３４０
が滅せられてその“マスク”信号（線６０）が非
活動化される。これにより、BSMop制御回路３
７０のマスクが解除され、該回路は第１プロセツ
サ１００の“ホエアレバ（WHEREVER）”タイ
プの命令の情報を有するコマンド状況レジスタ３
１０の内容をみることができる。BSMop制御回
路３７０は、線６３を介する再開始信号に応答し
て、BSM１５を付勢するための出力信号（線６
９）を発生する。こうして第１プロセツサ１００
は“ホエアレバ（WHEREVER）”タイプの命令
の実行を開始することができるようになる。 Ｈ 発明の効果 以上説明したように本発明に基づくマスキング
システムを利用すれば、効率よくコマンドを実行
することができるので多重プロセツサシステムの
性能が向上する。さらに本発明のマスキングシス
テムは、２つの記憶手段のうちの一方に記憶され
た情報をマスクする必要のあるシステムに対して
一般的に適用することができる。

【図面の簡単な説明】

第１図は本発明に基づくマスキングシステムの
実施例であるBSM制御部の構成を示す図、第２
図は多重プロセツサシステムの一般的な構成を示
す図、第３図は本発明のマスキングシステムを利
用することのできる多重プロセツサシステムの詳
細な構成を示す図、第４図は第１図のopデイス
クリミネータの構成を示す図、第５図は第３図の
代替キヤツシユ探索信号発生回路の構成を示す
図、第６図は第５図のICT制御(1)の構成を示す
図、第７図は第１図のブロツク回路の構成を示す
図、第８図は第３図のＸモジユールの構成を示す
図、第９図はシフトレジスタラツチ（SRL）の
構成を示す図、第１０図は第３図のクロツク発生
器の構成を示す図、第１１Ａ図および第１１Ｂ図
はプロセツサのクロツクとBSM制御部のクロツ
クとの同期外れ状態および同期状態をそれぞれ表
わす図である。

Claims (1)

1. 【特許請求の範囲】 １ キヤツシユ・メモリを備えた第１プロセツサ
   と、 上記第１プロセツサに接続され、第１プロセツ
   サによる命令実行のためのコマンド情報を記憶す
   るための第１コマンド状況レジスタと、 キヤツシユ・メモリを備えた第２プロセツサ
   と、 上記第２プロセツサに接続され、第２プロセツ
   サによる命令実行のためのコマンド情報を記憶す
   るための第２コマンド状況レジスタと、 上記第１、第２プロセツサに接続された共用メ
   モリと、 上記第１、第２プロセツサと、上記第１、第２
   コマンド状況レジスタおよび上記共用メモリに接
   続され、共用メモリと上記第１、第２プロセツサ
   との間のデータ転送を制御するメモリ制御手段と
   を備え、 上記第２プロセツサによる命令の実行に必要な
   データが上記第１プロセツサにあるとき、上記第
   １コマンド状況レジスタにフラツシユ表示を入
   れ、上記第１プロセツサ内の上記データを上記共
   用メモリに転送させるとともに、上記フラツシユ
   表示に応答して上記第２コマンド状況レジスタの
   コマンド情報の読出しを阻止するようにした多重
   プロセツサ・システム。 ２ 上記第１コマンド状況レジスタへの上記フラ
   ツシユ表示の導入および上記データの上記共用メ
   モリへの転送は、上記第１プロセツサから上記第
   ２プロセツサへの上記データの直接転送が許され
   ないことを上記第２コマンド状況レジスタのコマ
   ンド情報が示すときに実行されるようにした特許
   請求の範囲第１項記載の多重プロセツサ・システ
   ム。