JPH0460351B2 - - Google Patents
Info
- Publication number
- JPH0460351B2 JPH0460351B2 JP58091776A JP9177683A JPH0460351B2 JP H0460351 B2 JPH0460351 B2 JP H0460351B2 JP 58091776 A JP58091776 A JP 58091776A JP 9177683 A JP9177683 A JP 9177683A JP H0460351 B2 JPH0460351 B2 JP H0460351B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- semiconductor substrate
- transfer
- potential
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/454—Output structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は電荷転送装置およびその駆動方法に関
するものである。
するものである。
電荷転送装置はその一例を第１図に示すよう
に、Ｎ型埋込み拡散層７を有する半導体基板１の
表面上に酸化膜２を介して連続して配設された複
数の電荷転送ゲート電極３−１，４−１，３−
２，４−２にクロツクパルス（以下単にクロツク
という。）φ1，φ2を加えることにより、これら転
送ゲート電極３，４下に形成される電荷転送チヤ
ネルを用いて電荷の転送を行なうものである。
に、Ｎ型埋込み拡散層７を有する半導体基板１の
表面上に酸化膜２を介して連続して配設された複
数の電荷転送ゲート電極３−１，４−１，３−
２，４−２にクロツクパルス（以下単にクロツク
という。）φ1，φ2を加えることにより、これら転
送ゲート電極３，４下に形成される電荷転送チヤ
ネルを用いて電荷の転送を行なうものである。
転送された電荷は一定電圧VOGが加えられてい
る出力ゲート電極５下に形成されているチヤネル
を通り、Ｎ型電荷検出用拡散領域９（以下拡散領
域９という。）へ転送される。この拡散領域９へ
の電荷の流入による拡散領域９の電位変化を出力
用MOSトランジスタ１１と抵抗RL１４とよりな
るソースフオロワー回路で検出し、出力電圧とし
てVOUT端子１３より取り出される。なお、６は
リセツトMOSトランジスタのゲート電極で、１
０はＮ型のドレイン拡散領域であり、転送される
キヤリアは電子となる。
る出力ゲート電極５下に形成されているチヤネル
を通り、Ｎ型電荷検出用拡散領域９（以下拡散領
域９という。）へ転送される。この拡散領域９へ
の電荷の流入による拡散領域９の電位変化を出力
用MOSトランジスタ１１と抵抗RL１４とよりな
るソースフオロワー回路で検出し、出力電圧とし
てVOUT端子１３より取り出される。なお、６は
リセツトMOSトランジスタのゲート電極で、１
０はＮ型のドレイン拡散領域であり、転送される
キヤリアは電子となる。
次に、この通常動作を第２図のタイムチヤート
と、第３図ａ〜ｄのポテンシヤル説明図を用いて
説明する。なお、第３図ａは装置の模式的断面図
を示し、同図ｂ〜ｄはそれぞれt1，t2，t3におけ
る同図ａに対応するポテンシヤルを示す。
と、第３図ａ〜ｄのポテンシヤル説明図を用いて
説明する。なお、第３図ａは装置の模式的断面図
を示し、同図ｂ〜ｄはそれぞれt1，t2，t3におけ
る同図ａに対応するポテンシヤルを示す。
時刻t1においてリセツトパルスφRが“Ｈ”レベ
ルとなり、拡散領域９の電位をVODにセツトす
る。時刻t2にφRが“Ｌ”レベルとなり、拡散領域
９がフロートの状態となる。時刻t3にクロツクφ1
は“Ｌ”レベルとなり、出力ゲート電極５直前の
クロツクφ1が印加されている転送ゲート電極４
−２下のチヤネルポテンシヤルに蓄積されていた
電荷は、一定バイアスVOGが加えられている出力
ゲート電極５下のチヤネルを通り、拡散領域９へ
流入する。この電荷の流入により拡散領域９の電
位が変化し、この電位変化を信号出力として、
MOSトランジスタ１１、抵抗１４よりなるソー
スフオロワー回路を通り、出力電圧としてVOUT
端子１３より取り出される。
ルとなり、拡散領域９の電位をVODにセツトす
る。時刻t2にφRが“Ｌ”レベルとなり、拡散領域
９がフロートの状態となる。時刻t3にクロツクφ1
は“Ｌ”レベルとなり、出力ゲート電極５直前の
クロツクφ1が印加されている転送ゲート電極４
−２下のチヤネルポテンシヤルに蓄積されていた
電荷は、一定バイアスVOGが加えられている出力
ゲート電極５下のチヤネルを通り、拡散領域９へ
流入する。この電荷の流入により拡散領域９の電
位が変化し、この電位変化を信号出力として、
MOSトランジスタ１１、抵抗１４よりなるソー
スフオロワー回路を通り、出力電圧としてVOUT
端子１３より取り出される。
ここで、信号電圧として安定に出力される期間
は第２図にTHで示す期間である。上記の通常動
作においては信号出力期間THはクロツクφ1，φ2
の1/2周期以上は長くならないため、高速駆動時、
例えばクロツク周波数φ1＝10MHzにおいては、
信号出力期間THの長さは原理的には50nsec、と
短かくなつてしまう。しかも、実際においては、
クロツクφ1が印加されている最終の転送ゲート
電極３下のチヤネルから拡散領域９へ電荷が流入
するのに、10nsec、以上の時間が必要とされるた
め、信号出力期間THは40nsec、以下となつてし
まう。すなわち、従来の電荷転送装置には十分な
高速駆動ができないという欠点がある。
は第２図にTHで示す期間である。上記の通常動
作においては信号出力期間THはクロツクφ1，φ2
の1/2周期以上は長くならないため、高速駆動時、
例えばクロツク周波数φ1＝10MHzにおいては、
信号出力期間THの長さは原理的には50nsec、と
短かくなつてしまう。しかも、実際においては、
クロツクφ1が印加されている最終の転送ゲート
電極３下のチヤネルから拡散領域９へ電荷が流入
するのに、10nsec、以上の時間が必要とされるた
め、信号出力期間THは40nsec、以下となつてし
まう。すなわち、従来の電荷転送装置には十分な
高速駆動ができないという欠点がある。
このような欠点をなくすため、通常の高速駆動
においては、安定な信号出力期間THを長くする
ため、第４図のタイミングチヤートに示すよう
に、信号電荷が流入する前の拡散領域９がフロー
ト状態となる期間をできるだけ短かくし、信号電
荷が拡散領域９に流入する直前に拡散領域９をリ
セツトする方法がとられている。この駆動方法を
第５図ａ〜ｅのポテンシヤル説明図を参照して説
明する。なお、第５図ａは、装置の模式的断面図
を示し、同図ｂ〜ｅはそれぞれt1A，t2A，t3A，t4A
における同図ａに対応するポテンシヤルを示す。
においては、安定な信号出力期間THを長くする
ため、第４図のタイミングチヤートに示すよう
に、信号電荷が流入する前の拡散領域９がフロー
ト状態となる期間をできるだけ短かくし、信号電
荷が拡散領域９に流入する直前に拡散領域９をリ
セツトする方法がとられている。この駆動方法を
第５図ａ〜ｅのポテンシヤル説明図を参照して説
明する。なお、第５図ａは、装置の模式的断面図
を示し、同図ｂ〜ｅはそれぞれt1A，t2A，t3A，t4A
における同図ａに対応するポテンシヤルを示す。
時刻t1AにリセツトパルスφRが“Ｈ”レベルと
なり、拡散領域９の電位をVODにセツトする。時
刻t2Aにクロツクφ1が“Ｌ”レベルとなり、拡散
領域９がフロートの状態となる。
なり、拡散領域９の電位をVODにセツトする。時
刻t2Aにクロツクφ1が“Ｌ”レベルとなり、拡散
領域９がフロートの状態となる。
時刻t3Aでクロツクφ1は“Ｌ”となり、電荷が
拡散領域９に流入する。時刻t4Aにおいてもリセ
ツトパルスφRはまだ“Ｌ”レベルであるため、
拡散領域９はリセツトされず、時刻t3Aでの電位
を保ちつづける。ただし、出力ゲート電極５直前
の最終の転送ゲート電極４−２は時刻t4Aで“Ｈ”
レベルに変化する。
拡散領域９に流入する。時刻t4Aにおいてもリセ
ツトパルスφRはまだ“Ｌ”レベルであるため、
拡散領域９はリセツトされず、時刻t3Aでの電位
を保ちつづける。ただし、出力ゲート電極５直前
の最終の転送ゲート電極４−２は時刻t4Aで“Ｈ”
レベルに変化する。
このように、この駆動方法では、第４図よりわ
かるように、信号出力期間はTH1となり、第２
図と比べてΔTHだけ信号出力期間が増加する。
かるように、信号出力期間はTH1となり、第２
図と比べてΔTHだけ信号出力期間が増加する。
ところが、この駆動方法では、第４図に示すよ
うに、信号出力期間TH1中にクロツクφ1の“Ｌ”
レベルから“Ｈ”レベルへの変化のタイミングに
おいて、点線で囲んで示すようにノイズが表われ
る。このノイズは、第１図に示すように、最終の
転送ゲート電極４−２と拡散領域９との間に存在
するカツプリング容量Coによるためである。こ
のように、従来の装置には、信号出力期間の増加
のために、リセツトタイミングをずらすと、信号
出力期間の途中にノイズが混入しＳ／Ｎ比を低下
させるという欠点がある。
うに、信号出力期間TH1中にクロツクφ1の“Ｌ”
レベルから“Ｈ”レベルへの変化のタイミングに
おいて、点線で囲んで示すようにノイズが表われ
る。このノイズは、第１図に示すように、最終の
転送ゲート電極４−２と拡散領域９との間に存在
するカツプリング容量Coによるためである。こ
のように、従来の装置には、信号出力期間の増加
のために、リセツトタイミングをずらすと、信号
出力期間の途中にノイズが混入しＳ／Ｎ比を低下
させるという欠点がある。
本発明の目的は、上記の従来技術の欠点にかん
がみ、信号出力期間中にノイズの混入を生じるこ
となく、信号出力期間を長くすることが実現で
き、信号のＳ／Ｎ比の低下を来すことなく十分な
高速駆動が可能であるところの電荷転送装置およ
びその駆動方法を提供することにある。
がみ、信号出力期間中にノイズの混入を生じるこ
となく、信号出力期間を長くすることが実現で
き、信号のＳ／Ｎ比の低下を来すことなく十分な
高速駆動が可能であるところの電荷転送装置およ
びその駆動方法を提供することにある。
本発明によれば、半導体基板表面上に絶縁膜を
介して設けられた転送ゲート電極および出力ゲー
ト電極と、少くとも前記半導体基板の前記出力ゲ
ート直下部に隣接して電荷検出用領域として配置
された前記半導体基板とは逆の導電型領域と、前
記出力ゲート直前の前記転送ゲート電極と他の前
記転送ゲート電極とを分けて配設された配線と、
前記半導体基板とは逆の前記導電型領域をソース
領域とするリセツトトランジスタとを備えてなる
電荷転送装置を、前記出力ゲート電極直前の前記
転送ゲート電極に、他の前記転送ゲート電極に印
加するクロツクパルスよりも長い期間前記半導体
基板に障壁ポテンシヤルを形成するとともに前記
出力ゲート電極から２つ前の前記転送電極直下部
の前記半導体基板に障壁ポテンシヤルが形成され
るタイミングで電荷蓄積用ポテンシヤルを形成す
るクロツクパルスを印加し、前記出力ゲート電極
直前の前記転送ゲート電極により前記電荷蓄積用
ポテンシヤルが形成されている期間内に前記リセ
ツトトランジスタを導通させるリセツトパルスを
前記リセツトトランジスタのゲート電極に印加す
る電荷転送装置の駆動方法が得られる。
介して設けられた転送ゲート電極および出力ゲー
ト電極と、少くとも前記半導体基板の前記出力ゲ
ート直下部に隣接して電荷検出用領域として配置
された前記半導体基板とは逆の導電型領域と、前
記出力ゲート直前の前記転送ゲート電極と他の前
記転送ゲート電極とを分けて配設された配線と、
前記半導体基板とは逆の前記導電型領域をソース
領域とするリセツトトランジスタとを備えてなる
電荷転送装置を、前記出力ゲート電極直前の前記
転送ゲート電極に、他の前記転送ゲート電極に印
加するクロツクパルスよりも長い期間前記半導体
基板に障壁ポテンシヤルを形成するとともに前記
出力ゲート電極から２つ前の前記転送電極直下部
の前記半導体基板に障壁ポテンシヤルが形成され
るタイミングで電荷蓄積用ポテンシヤルを形成す
るクロツクパルスを印加し、前記出力ゲート電極
直前の前記転送ゲート電極により前記電荷蓄積用
ポテンシヤルが形成されている期間内に前記リセ
ツトトランジスタを導通させるリセツトパルスを
前記リセツトトランジスタのゲート電極に印加す
る電荷転送装置の駆動方法が得られる。
以下、本発明の実施例を図面を参照して詳細に
説明する。
説明する。
第６図は本第１の発明の一実施例を説明するた
めの模式的断面図を必要な回路図と併せ示したも
のであり、第１図に示した実施例と同じものには
同一参照記号を付してある。
めの模式的断面図を必要な回路図と併せ示したも
のであり、第１図に示した実施例と同じものには
同一参照記号を付してある。
本実施例は、第１図に示した実施例の電荷転送
装置において、出力ゲート電極直前の転送ゲート
電極４−２′を他の転送ゲート電極３−１，４−
１，３−２とは別配線にしたことから構成され
る。
装置において、出力ゲート電極直前の転送ゲート
電極４−２′を他の転送ゲート電極３−１，４−
１，３−２とは別配線にしたことから構成され
る。
第７図は本第２の発明の一実施例における駆動
パルスと出力信号のタイムチヤートを示したもの
である。
パルスと出力信号のタイムチヤートを示したもの
である。
本実施例は、第６図の本第１の発明の一実施例
の装置を、出力ゲート電極５直前の転送ゲート電
極４−２′に他の転送ゲート電極３−１，４−１，
３−２に印加するクロツクパルスφ1，φ2とは異
なる波形およびタイミングを有するクロツクパル
スφ1Lを印加することで駆動することから構成さ
れる。
の装置を、出力ゲート電極５直前の転送ゲート電
極４−２′に他の転送ゲート電極３−１，４−１，
３−２に印加するクロツクパルスφ1，φ2とは異
なる波形およびタイミングを有するクロツクパル
スφ1Lを印加することで駆動することから構成さ
れる。
次に、これらの実施例の動作を、第８図ａ〜ｅ
のポテンシヤル説明図を参照して説明する。なお
第８図ａは装置の模式的断面図、同図ｂ〜ｅは、
それぞれt1B，t2B，t3B，t4Bにおける同図ａに対応
するポテンシヤルを示す。
のポテンシヤル説明図を参照して説明する。なお
第８図ａは装置の模式的断面図、同図ｂ〜ｅは、
それぞれt1B，t2B，t3B，t4Bにおける同図ａに対応
するポテンシヤルを示す。
時刻t1Bにおいて、リセツトパルスφRを“Ｈ”
レベルとし、拡散領域９をリセツトする。時刻
t2BにリセツトパルスφRを“Ｌ”レベルにし、拡
散領域９をフロート状態にする。時刻t3Bにおい
てクロツクφ1Lを“Ｌ”レベルにし、転送ゲート
電極４−２′下に蓄積されていた電荷を拡散領域
９へ転送する。この時、クロツクφ1，φ2は時刻
t2Bと同一状態であり、第８図ｄ、t3Bに示すよう
に他の転送ゲート電極３−１，４−１，３−２下
の電荷は、クロツクφ1の印加されたゲート電極
下に蓄積されたままである。
レベルとし、拡散領域９をリセツトする。時刻
t2BにリセツトパルスφRを“Ｌ”レベルにし、拡
散領域９をフロート状態にする。時刻t3Bにおい
てクロツクφ1Lを“Ｌ”レベルにし、転送ゲート
電極４−２′下に蓄積されていた電荷を拡散領域
９へ転送する。この時、クロツクφ1，φ2は時刻
t2Bと同一状態であり、第８図ｄ、t3Bに示すよう
に他の転送ゲート電極３−１，４−１，３−２下
の電荷は、クロツクφ1の印加されたゲート電極
下に蓄積されたままである。
時刻t4Bにはクロツクφ1は“Ｌ”レベルに、φ2
は“Ｈ”レベルになり、第８図ｅ、t4Bに示すよ
うに、電荷はクロツクφ1の印加されているゲー
ト下よりφ2の印加されているゲート下のチヤネ
ルポテンシヤルに移動する。ここで注意したいの
は、クロツクφ1Lの印加されている転送ゲート４
−２′は、時刻t3Bに“Ｌ”レベルに変化したま
ま、t4Bでも“Ｌ”レベルのままである。従つて、
時刻t3Bとt4Bの間のクロツクφ1，φ2の変化点にお
いても、クロツクφ1Lが変化しないため、第７図
に示すように信号出力期間TH2には、従来に見
られたようなφ1，φ2の変化時点でのノイズ（第
４図参照）の混入は生じない。また、生じたとし
ても、第６図に示す転送ゲート電極３−２と拡散
領域９とのカツプリング容量によるものであり、
この容量は転送ゲート電極４−２′と拡散容量９
とのカツプリング容量Cpに比べて、非常に小さな
ものであるため、ノイズの混入は微々たるものに
なる。すなわち、転送ゲート電極４−２は拡散領
域９に対し、転送ゲート電極３−２よりのノイズ
の混入を、シールドしているとも言える。
は“Ｈ”レベルになり、第８図ｅ、t4Bに示すよ
うに、電荷はクロツクφ1の印加されているゲー
ト下よりφ2の印加されているゲート下のチヤネ
ルポテンシヤルに移動する。ここで注意したいの
は、クロツクφ1Lの印加されている転送ゲート４
−２′は、時刻t3Bに“Ｌ”レベルに変化したま
ま、t4Bでも“Ｌ”レベルのままである。従つて、
時刻t3Bとt4Bの間のクロツクφ1，φ2の変化点にお
いても、クロツクφ1Lが変化しないため、第７図
に示すように信号出力期間TH2には、従来に見
られたようなφ1，φ2の変化時点でのノイズ（第
４図参照）の混入は生じない。また、生じたとし
ても、第６図に示す転送ゲート電極３−２と拡散
領域９とのカツプリング容量によるものであり、
この容量は転送ゲート電極４−２′と拡散容量９
とのカツプリング容量Cpに比べて、非常に小さな
ものであるため、ノイズの混入は微々たるものに
なる。すなわち、転送ゲート電極４−２は拡散領
域９に対し、転送ゲート電極３−２よりのノイズ
の混入を、シールドしているとも言える。
このように本実施例の構造の電荷転送装置とそ
の駆動方法を用いれば、信号のＳ／Ｎ比を低下さ
せることなく、信号出力期間を長くすることが可
能となる。
の駆動方法を用いれば、信号のＳ／Ｎ比を低下さ
せることなく、信号出力期間を長くすることが可
能となる。
なお、以上の説明は埋込みチヤネルについて行
なつたが、装置の一部あるいはすべての部分が表
面チヤネルであるような電荷転送装置にも適用し
うることはいうまでもない。また、２相駆動で説
明したが、これも３相、４相、あるいは単相駆動
の電荷転送装置にも適用できるのはもちろんであ
る。
なつたが、装置の一部あるいはすべての部分が表
面チヤネルであるような電荷転送装置にも適用し
うることはいうまでもない。また、２相駆動で説
明したが、これも３相、４相、あるいは単相駆動
の電荷転送装置にも適用できるのはもちろんであ
る。
また半導体基板もＰ型に限らず導電型の極性を
逆にし、電位の正負を逆にすれば、Ｎ型半導体基
板であつてもよいことはもちろんである。
逆にし、電位の正負を逆にすれば、Ｎ型半導体基
板であつてもよいことはもちろんである。
以上詳細に説明したとおり、本発明の電荷転送
装置およびその駆動方法によれば、出力ゲート電
極直前の最終の転送ゲート電極の配線をそれ以外
の転送ゲート電極の配線と別配線とし、最終の転
送ゲート電極には、他の転送ゲート電極に印加す
るクロツクパルスとは異なる波形およびタイミン
グを有するクロツクパルスを印加し、同電極下に
形成されるチヤネルポテンシヤルの電位を信号出
力期間中同一に保つようになつているので、従来
のように信号出力期間を長くしようとすると発生
する、クロツクパルスのレベル変換に基づくノイ
ズの混入が無くなるので、信号のＳ／Ｎ比の低下
を来たすことなく十分な高速動作が可能となる。
装置およびその駆動方法によれば、出力ゲート電
極直前の最終の転送ゲート電極の配線をそれ以外
の転送ゲート電極の配線と別配線とし、最終の転
送ゲート電極には、他の転送ゲート電極に印加す
るクロツクパルスとは異なる波形およびタイミン
グを有するクロツクパルスを印加し、同電極下に
形成されるチヤネルポテンシヤルの電位を信号出
力期間中同一に保つようになつているので、従来
のように信号出力期間を長くしようとすると発生
する、クロツクパルスのレベル変換に基づくノイ
ズの混入が無くなるので、信号のＳ／Ｎ比の低下
を来たすことなく十分な高速動作が可能となる。
第１図は従来の電荷転送装置の一例を説明する
ための模式的断面図を必要な回路図と併せ示した
図、第２図は第１図の装置の通常動作時のタイム
チヤート、第３図ａ〜ｄは第１図の装置の通常動
作時における装置各部のポテンシヤルを説明する
図、第４図は第１図の装置において信号出力期間
を長くした場合の動作時のタイムチヤート、第５
図ａ〜ｅは第１図の装置において信号出力期間を
長くした場合の動作時における装置各部のポテン
シヤルを説明する図、第６図は本第１の発明の一
実施例を説明するための模式的断面図を必要な回
路図と併せ示した図、第７図は本第２の発明の一
実施例の駆動方法を示すタイムチヤート、第８図
はその場合における第６図の装置各部のポテンシ
ヤルを説明する図である。 １……Ｐ型半導体基板、２……酸化膜、３−
１，３−２，４−１，４−２，４−２′……転送
ゲート電極、５……出力ゲート電極、６……リセ
ツトNOSトランジスタ用ゲート電極、７……Ｎ
型埋込み拡散層、８……Ｐ型半導体領域、９……
Ｎ型電荷検出用拡散領域、１０……リセツト
MOSトランジスタのドレイン拡散領域、１１…
…出力用MOSトランジスタ、１２……ドレイン
電源端子、１３……VOUT端子、１４……抵抗、
φ1，φ2，φ1L……クロツクパルス、φR……リセツ
トパルス。
ための模式的断面図を必要な回路図と併せ示した
図、第２図は第１図の装置の通常動作時のタイム
チヤート、第３図ａ〜ｄは第１図の装置の通常動
作時における装置各部のポテンシヤルを説明する
図、第４図は第１図の装置において信号出力期間
を長くした場合の動作時のタイムチヤート、第５
図ａ〜ｅは第１図の装置において信号出力期間を
長くした場合の動作時における装置各部のポテン
シヤルを説明する図、第６図は本第１の発明の一
実施例を説明するための模式的断面図を必要な回
路図と併せ示した図、第７図は本第２の発明の一
実施例の駆動方法を示すタイムチヤート、第８図
はその場合における第６図の装置各部のポテンシ
ヤルを説明する図である。 １……Ｐ型半導体基板、２……酸化膜、３−
１，３−２，４−１，４−２，４−２′……転送
ゲート電極、５……出力ゲート電極、６……リセ
ツトNOSトランジスタ用ゲート電極、７……Ｎ
型埋込み拡散層、８……Ｐ型半導体領域、９……
Ｎ型電荷検出用拡散領域、１０……リセツト
MOSトランジスタのドレイン拡散領域、１１…
…出力用MOSトランジスタ、１２……ドレイン
電源端子、１３……VOUT端子、１４……抵抗、
φ1，φ2，φ1L……クロツクパルス、φR……リセツ
トパルス。
Claims (1)
- １ 半導体基板表面上に絶縁膜を介して設けられ
た転送ゲート電極および出力ゲート電極と、少く
とも前記半導体基板の前記出力ゲート直下部に隣
接して電荷検出用領域として配置された前記半導
体基板とは逆の導電型領域と、前記出力ゲート直
前の前記転送ゲート電極と他の前記転送ゲート電
極とを分けて配設された配線と、前記半導体基板
とは逆の前記導電型領域をソース領域とするリセ
ツトトランジスタとを備えてなる電荷転送装置
を、前記出力ゲート電極直前の前記転送ゲート電
極に、他の前記転送ゲート電極に印加するクロツ
クパルスよりも長い期間前記半導体基板に障壁ポ
テンシヤルを形成するとともに前記出力ゲート電
極から２つ前の前記転送電極直下部の前記半導体
基板に障壁ポテンシヤルが形成されるタイミング
で電荷蓄積用ポテンシヤルを形成するクロツクパ
ルスを印加し、前記出力ゲート電極直前の前記転
送ゲート電極により前記電荷蓄積用ポテンシヤル
が形成されている期間内に前記リセツトトランジ
スタを導通させるリセツトパルスを前記リセツト
トランジスタのゲート電極に印加することを特徴
とする電荷転送装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091776A JPS59217367A (ja) | 1983-05-25 | 1983-05-25 | 電荷転送装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091776A JPS59217367A (ja) | 1983-05-25 | 1983-05-25 | 電荷転送装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59217367A JPS59217367A (ja) | 1984-12-07 |
| JPH0460351B2 true JPH0460351B2 (ja) | 1992-09-25 |
Family
ID=14035983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58091776A Granted JPS59217367A (ja) | 1983-05-25 | 1983-05-25 | 電荷転送装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59217367A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544465B2 (ja) * | 1973-05-15 | 1980-11-12 | ||
| JPS5619666A (en) * | 1979-07-27 | 1981-02-24 | Nec Corp | Driving means of charge coupled element |
-
1983
- 1983-05-25 JP JP58091776A patent/JPS59217367A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59217367A (ja) | 1984-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3660697A (en) | Monolithic semiconductor apparatus adapted for sequential charge transfer | |
| CA1120588A (en) | Ccd input circuits | |
| US4209806A (en) | Solid-state imaging device | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| EP0192142A1 (en) | Charge transfer device | |
| JPS6233751B2 (ja) | ||
| JPH0322055B2 (ja) | ||
| Krambeck et al. | A Doped Surface Two‐Phase CCD | |
| US3935477A (en) | Analog inverter for use in charge transfer apparatus | |
| JP3259573B2 (ja) | 電荷転送装置及びその駆動方法 | |
| JPH0460351B2 (ja) | ||
| JPS5813999B2 (ja) | デンカケツゴウソシノクドウホウ | |
| JPH07106553A (ja) | 固体撮像素子 | |
| US5726710A (en) | Low noise high performance charge detection system | |
| US3918081A (en) | Integrated semiconductor device employing charge storage and charge transport for memory or delay line | |
| US5146480A (en) | Sampling an analog signal voltage using fill and spill input in charge transfer device | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP2768736B2 (ja) | 電荷転送装置 | |
| JPH0427697B2 (ja) | ||
| JPS6138624B2 (ja) | ||
| KR950007453B1 (ko) | 집적 회로 | |
| JP2890409B2 (ja) | 電荷転送装置 | |
| JPS59172195A (ja) | 電荷結合装置 | |
| JPH04328836A (ja) | 電荷転送装置 | |
| JPS6213827B2 (ja) |