JPH0322055B2 - - Google Patents
Info
- Publication number
- JPH0322055B2 JPH0322055B2 JP56202850A JP20285081A JPH0322055B2 JP H0322055 B2 JPH0322055 B2 JP H0322055B2 JP 56202850 A JP56202850 A JP 56202850A JP 20285081 A JP20285081 A JP 20285081A JP H0322055 B2 JPH0322055 B2 JP H0322055B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transfer
- charge
- charge transfer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/472—Surface-channel CCD
- H10D44/476—Three-phase CCD
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送装置に関するものであり、特
にその高速駆動に関するものである。
にその高速駆動に関するものである。
電荷転送装置は、第１図に示すように、半導体
基板１の表面上に酸化膜２を介して連続して配設
された複数の電荷転送電極４，５，６に、転送用
電圧としてクロツクφ2，φ3，φ1を加えることに
より、これら転送電極４，５，６下に形成される
電荷転送チヤネルを用いて電荷の転送を行なうも
のである。転送された電荷は出力ゲート７を介し
て電荷検出用拡散層９に転送され、ここから出力
用MOSトランジスタ１１のゲートに加えられ、
負荷抵抗１２に得られる電圧を出力として取り出
す。出力動作以外ではゲート８に加わるリセツト
パルスφRでドレイン拡散領域１０に電荷が送ら
れ消滅する。なお、以後の説明においては、説明
を簡単にするために表面チヤネル形電荷結合装置
を用いた場合について行ない、基板はＰ型半導体
とし、転送されるキヤリアは電子とする。
基板１の表面上に酸化膜２を介して連続して配設
された複数の電荷転送電極４，５，６に、転送用
電圧としてクロツクφ2，φ3，φ1を加えることに
より、これら転送電極４，５，６下に形成される
電荷転送チヤネルを用いて電荷の転送を行なうも
のである。転送された電荷は出力ゲート７を介し
て電荷検出用拡散層９に転送され、ここから出力
用MOSトランジスタ１１のゲートに加えられ、
負荷抵抗１２に得られる電圧を出力として取り出
す。出力動作以外ではゲート８に加わるリセツト
パルスφRでドレイン拡散領域１０に電荷が送ら
れ消滅する。なお、以後の説明においては、説明
を簡単にするために表面チヤネル形電荷結合装置
を用いた場合について行ない、基板はＰ型半導体
とし、転送されるキヤリアは電子とする。
第１図に示すような電荷転送装置において、駆
動ドライバー１６から見たところの等価回路は第
２図のようになる。ここでC1，C2，C3は各々の
電荷転送用電極の基板に対する容量であり、
C1-2，C2-3，C1-3は各々の電荷転送用電極の電極
間容量であり、CL1，CL2，CL3は各クロツクライ
ンの配線容量である。
動ドライバー１６から見たところの等価回路は第
２図のようになる。ここでC1，C2，C3は各々の
電荷転送用電極の基板に対する容量であり、
C1-2，C2-3，C1-3は各々の電荷転送用電極の電極
間容量であり、CL1，CL2，CL3は各クロツクライ
ンの配線容量である。
一方、R〓1，R〓2，R〓3は転送電極４，５，６の
ゲート酸化膜、および各々の転送電極間の絶縁膜
の静電破壊に対する保護のために挿入されたもの
である。
ゲート酸化膜、および各々の転送電極間の絶縁膜
の静電破壊に対する保護のために挿入されたもの
である。
ところが、これら容量C1〜C3，C1-2，〜C1-3，
CL1〜CL3と抵抗R〓1，〜R〓3の存在により、以下に
述べる理由より、電荷転送装置の最高駆動周波数
が制限される。すなわち、いま第４図に示すよう
に、φ1D端子に方形波入力を加えても、実際φ1ゲ
ートに加わる電圧v〓1は第４図のようになつてし
まう。このφ1ゲートに加わる電圧v〓1の波形なま
りは、φ1ゲート下のポテンシヤル井戸のポテン
シヤル変化速度を低下せしめ、１回の電荷転送に
かかる時間の増加をひき起こす。この増加は特
に、出力部でのスピード低下をひき起こす。
CL1〜CL3と抵抗R〓1，〜R〓3の存在により、以下に
述べる理由より、電荷転送装置の最高駆動周波数
が制限される。すなわち、いま第４図に示すよう
に、φ1D端子に方形波入力を加えても、実際φ1ゲ
ートに加わる電圧v〓1は第４図のようになつてし
まう。このφ1ゲートに加わる電圧v〓1の波形なま
りは、φ1ゲート下のポテンシヤル井戸のポテン
シヤル変化速度を低下せしめ、１回の電荷転送に
かかる時間の増加をひき起こす。この増加は特
に、出力部でのスピード低下をひき起こす。
第４図のタイミングチヤートに示すように、時
刻t0においてφRに“高”レベルを加え、MOSト
ランジスタTr1を“導通”させ、MOSトランジ
スタTr1のソース電位v1をMOSトランジスタTr1
のドレイン電位VODと同電位に設定する。時刻t1
にφRは“低”レベルとし、MOSトランジスタ
Tr1のソースである拡散層９はフローテイング状
態となる。この状態後、時刻t2，t3，t4と進むに
つれ、電極６′のゲート下のポテンシヤル井戸を
浅くしていき、このポテンシヤル井戸に蓄積され
ていたキヤリアを一定電圧VOGが加えられている
出力ゲート電極７の下のチヤネルを通し、MOS
トランジスタTr1のソース拡散層９に流入させ
る。この流入キヤリアによるソース拡散層９の電
位変化をMOSトランジスタ１１と抵抗１２より
成るソースフオロワー回路に加えることにより、
出力信号はVput端子により取り出される。
刻t0においてφRに“高”レベルを加え、MOSト
ランジスタTr1を“導通”させ、MOSトランジ
スタTr1のソース電位v1をMOSトランジスタTr1
のドレイン電位VODと同電位に設定する。時刻t1
にφRは“低”レベルとし、MOSトランジスタ
Tr1のソースである拡散層９はフローテイング状
態となる。この状態後、時刻t2，t3，t4と進むに
つれ、電極６′のゲート下のポテンシヤル井戸を
浅くしていき、このポテンシヤル井戸に蓄積され
ていたキヤリアを一定電圧VOGが加えられている
出力ゲート電極７の下のチヤネルを通し、MOS
トランジスタTr1のソース拡散層９に流入させ
る。この流入キヤリアによるソース拡散層９の電
位変化をMOSトランジスタ１１と抵抗１２より
成るソースフオロワー回路に加えることにより、
出力信号はVput端子により取り出される。
このような出力回路動作よりわかるように、
φ1ゲート電位変化速度の低下は、φ1ゲート下の
ポテンシヤル井戸の変化速度の低下と等価であ
り、このことは拡散層９に信号電荷の流入にかか
る時間の増加につながる。すなわち、第４図にお
けるTD1の増加をひき起こす。いまφRの周期が
一定であるとすれば、TD1の増加により、信号
電圧保持時間HT1の減少が起きる。そのため、
電荷転送装置の駆動周波数を上げ、φRの周期を
短かくした場合、TD1の期間が完了し終わらな
いうちに次のφRパルスが入ることが起きる。こ
れは信号電荷が拡散層９に流し終わらないうち
に、拡散層９の電位をリセツトすることと同じで
あり、正しい信号出力がVput端子にはでてこな
い、すなわち、TD1の増加によりHT1＝０にな
つた時点が、この電荷転送装置の最高駆動周波数
ということになる。
φ1ゲート電位変化速度の低下は、φ1ゲート下の
ポテンシヤル井戸の変化速度の低下と等価であ
り、このことは拡散層９に信号電荷の流入にかか
る時間の増加につながる。すなわち、第４図にお
けるTD1の増加をひき起こす。いまφRの周期が
一定であるとすれば、TD1の増加により、信号
電圧保持時間HT1の減少が起きる。そのため、
電荷転送装置の駆動周波数を上げ、φRの周期を
短かくした場合、TD1の期間が完了し終わらな
いうちに次のφRパルスが入ることが起きる。こ
れは信号電荷が拡散層９に流し終わらないうち
に、拡散層９の電位をリセツトすることと同じで
あり、正しい信号出力がVput端子にはでてこな
い、すなわち、TD1の増加によりHT1＝０にな
つた時点が、この電荷転送装置の最高駆動周波数
ということになる。
以上の説明より、最高駆動周波数を上げるに
は、出力ゲート直前の電荷転送用電極の電位変化
スピードを上げればよい。しかし、以前に述べた
ように容量C1〜C3，C1-2〜C1-3，CL1〜CL3と抵抗
R〓1〜R〓3の存在により、このスピードは制限さ
れ、スピード向上のためのR〓1〜R〓3の値の低下
は、静電耐圧の減少となつて表われ好ましくな
く、また容量低下は信号電荷量の減少となるため
これも好ましくない。
は、出力ゲート直前の電荷転送用電極の電位変化
スピードを上げればよい。しかし、以前に述べた
ように容量C1〜C3，C1-2〜C1-3，CL1〜CL3と抵抗
R〓1〜R〓3の存在により、このスピードは制限さ
れ、スピード向上のためのR〓1〜R〓3の値の低下
は、静電耐圧の減少となつて表われ好ましくな
く、また容量低下は信号電荷量の減少となるため
これも好ましくない。
このように、従来の電荷転送装置においては、
静電耐圧の向上のための入力保護抵抗の増加は最
高駆動周波数の減少をもたらしていた。
静電耐圧の向上のための入力保護抵抗の増加は最
高駆動周波数の減少をもたらしていた。
本発明は、このような事情に鑑みてなされたも
ので、静電耐圧の低下を起こすことなく電荷転送
装置の最高駆動周波数の増加を提供することを目
的とする。
ので、静電耐圧の低下を起こすことなく電荷転送
装置の最高駆動周波数の増加を提供することを目
的とする。
本発明によれば、半導体基板表面に絶縁膜を介
して転送電極および出力ゲート電極が設けられ、
前記半導体基板の前記出力ゲート直下部に少なく
とも隣接して電荷検出用領域として配置された前
記半導体基板とは逆の導電型領域とを備えてなる
電荷転送装置において、前記出力ゲートに隣接す
る転送電極を除く前記転送電極は複数組に分けら
れ、各々の転送電極組は抵抗を介して駆動信号入
力端子と接続され、前記出力ゲートに隣接する転
送電極は前記転送電極組と駆動信号入力端子との
間に接続された抵抗より大きな値の抵抗を介して
駆動信号入力端子に接続されていることを特徴と
する電荷転送装置が得られる。
して転送電極および出力ゲート電極が設けられ、
前記半導体基板の前記出力ゲート直下部に少なく
とも隣接して電荷検出用領域として配置された前
記半導体基板とは逆の導電型領域とを備えてなる
電荷転送装置において、前記出力ゲートに隣接す
る転送電極を除く前記転送電極は複数組に分けら
れ、各々の転送電極組は抵抗を介して駆動信号入
力端子と接続され、前記出力ゲートに隣接する転
送電極は前記転送電極組と駆動信号入力端子との
間に接続された抵抗より大きな値の抵抗を介して
駆動信号入力端子に接続されていることを特徴と
する電荷転送装置が得られる。
次に実施例に従い、図面を用いて本発明を説明
する 第６図は、本発明の一実施例を示す模式的に表
わした断面図で、第１図と同じ部分には同じ番号
が付されている。出力電極７直前の転送電極６″
の配線を電極６と同期して電圧を加えるφ1ゲ
ート電極６と別配線とし、入力保護抵抗R〓10，
R〓1も異なる値とする。こうすることにより、電
極６″の電圧変化速度は他のφ1電極に比べて速く
なる。
する 第６図は、本発明の一実施例を示す模式的に表
わした断面図で、第１図と同じ部分には同じ番号
が付されている。出力電極７直前の転送電極６″
の配線を電極６と同期して電圧を加えるφ1ゲ
ート電極６と別配線とし、入力保護抵抗R〓10，
R〓1も異なる値とする。こうすることにより、電
極６″の電圧変化速度は他のφ1電極に比べて速く
なる。
なぜならば、第３図の等価回路よりわかるよう
にφ1D端子より電極６″に加わるφ10のパルスの時
定数τ10は τ10＝R〓10×（C1-2＋C1＋C1-OG＋CL0）…(1) であるが、φ1D端子より他のゲートに加わるφ1パ
ルスの時定数τ1は τ1＝R〓1×｛（C1-2＋C1＋C1-3）×Ｎ ＋CL1｝ …(2) と大きなものになつてしまう。ここでＮは電荷転
送装置の転送段数、具体的数値を上るならば、 R〓10＝1KΩ，R〓1＝100Ω，C1＝0.5pF， C1-2＝C1-3＝C1-OG＝0.05pF CL0＝10pF，CL1＝10pF，Ｎ＝1000 τ10＝１×103×10.6×10-1210（nsec） τ1＝100×610.00×10-12nsec） とほぼ時定数として６倍の差がある。また入力保
護として1KΩ以上のものを用いれば入力保護と
しての役目をはたすことは実験的に明らかにされ
ている。
にφ1D端子より電極６″に加わるφ10のパルスの時
定数τ10は τ10＝R〓10×（C1-2＋C1＋C1-OG＋CL0）…(1) であるが、φ1D端子より他のゲートに加わるφ1パ
ルスの時定数τ1は τ1＝R〓1×｛（C1-2＋C1＋C1-3）×Ｎ ＋CL1｝ …(2) と大きなものになつてしまう。ここでＮは電荷転
送装置の転送段数、具体的数値を上るならば、 R〓10＝1KΩ，R〓1＝100Ω，C1＝0.5pF， C1-2＝C1-3＝C1-OG＝0.05pF CL0＝10pF，CL1＝10pF，Ｎ＝1000 τ10＝１×103×10.6×10-1210（nsec） τ1＝100×610.00×10-12nsec） とほぼ時定数として６倍の差がある。また入力保
護として1KΩ以上のものを用いれば入力保護と
しての役目をはたすことは実験的に明らかにされ
ている。
これらのことより、出力電極の直前の転送電極
のみを別配線にすることにより、静電耐圧を低下
させることなく、その出力電極の直前の転送電極
の電圧変化速度を上げることができる。このよう
にしてこの電極の電圧変化速度を上げることがで
きるため、以前に記したように信号電荷が拡散層
９に流入する速度が向上し、電荷転送装置の最高
駆動周波数の向上が実現できる。
のみを別配線にすることにより、静電耐圧を低下
させることなく、その出力電極の直前の転送電極
の電圧変化速度を上げることができる。このよう
にしてこの電極の電圧変化速度を上げることがで
きるため、以前に記したように信号電荷が拡散層
９に流入する速度が向上し、電荷転送装置の最高
駆動周波数の向上が実現できる。
このようにして本発明を実施すれば静電耐圧の
低下をひき起こさずに電荷転送装置の最高駆動周
波数の向上が実現でき、その効果は大である。第
４図には、従来の方式と本発明の方式を用いた場
合の転送電極に加わる波形と出力波形との差を示
している。また、第５図には、第４図に示すt1〜
t6の時刻でのポテンシヤル電位と電荷の流れを示
している。
低下をひき起こさずに電荷転送装置の最高駆動周
波数の向上が実現でき、その効果は大である。第
４図には、従来の方式と本発明の方式を用いた場
合の転送電極に加わる波形と出力波形との差を示
している。また、第５図には、第４図に示すt1〜
t6の時刻でのポテンシヤル電位と電荷の流れを示
している。
以上の説明は表面チヤネルCCDについて行な
つたが、装置の一部あるいは全ての部分が押込チ
ヤネルであるようなCCD、更にはBBDにも適用
しうることはいうまでもない。また半導体基板も
ｐ型に限らず、導電型の極性を逆にし、電位の正
負を逆にすれば、ｎ型半導体基板でもよい。
つたが、装置の一部あるいは全ての部分が押込チ
ヤネルであるようなCCD、更にはBBDにも適用
しうることはいうまでもない。また半導体基板も
ｐ型に限らず、導電型の極性を逆にし、電位の正
負を逆にすれば、ｎ型半導体基板でもよい。
第１図は従来の電荷転送装置の一例を示す模式
的に表わした断面図、第２図は第１図の電荷転送
装置の駆動ドライバーから見たところの等価回
路、第３図は本発明の一実施例における駆動ドラ
イバーから見たところの等価回路、第４図は電荷
転送装置の動作を説明するためのタイミングチヤ
ート、第５図は第４図のそれぞれの時刻でのポテ
ンシヤル関係と電荷の流入を示す模式図で、同図
ａは従来方式の場合、同図ｂは本発明の一実施例
による方式の場合、第６図は本発明の一実施例を
示す模式的に表わした断面図である。 １……Ｐ型半導体基板、２……ゲート絶縁膜、
３……電極間絶縁膜、４，５，６′，６″……転送
電極、７……出力ゲート電極、８……MOSトラ
ンジスタのゲート電極、９……Ｎ型電荷検出用拡
散層、１０……MOSトランジスタのドレイン、
１１……出力用MOSトランジスタ、１２……抵
抗。
的に表わした断面図、第２図は第１図の電荷転送
装置の駆動ドライバーから見たところの等価回
路、第３図は本発明の一実施例における駆動ドラ
イバーから見たところの等価回路、第４図は電荷
転送装置の動作を説明するためのタイミングチヤ
ート、第５図は第４図のそれぞれの時刻でのポテ
ンシヤル関係と電荷の流入を示す模式図で、同図
ａは従来方式の場合、同図ｂは本発明の一実施例
による方式の場合、第６図は本発明の一実施例を
示す模式的に表わした断面図である。 １……Ｐ型半導体基板、２……ゲート絶縁膜、
３……電極間絶縁膜、４，５，６′，６″……転送
電極、７……出力ゲート電極、８……MOSトラ
ンジスタのゲート電極、９……Ｎ型電荷検出用拡
散層、１０……MOSトランジスタのドレイン、
１１……出力用MOSトランジスタ、１２……抵
抗。
Claims (1)
- １ 半導体基板表面上に絶縁膜を介して転送電極
および出力ゲート電極が設けられ、前記半導体基
板の前記出力ゲート直下部に少なくとも隣接して
電荷検出用領域として配置された前記半導体基板
とは逆の導電型領域とを備えてなる電荷転送装置
において、前記出力ゲートに隣接する転送電極を
除く前記転送電極は複数組に分けられ、各々の転
送電極組は抵抗を介して駆動信号入力端子と接続
され、前記出力ゲートに隣接する転送電極は前記
転送電極組と駆動信号入力端子との間に接続され
た抵抗より大きな値の抵抗を介して駆動信号入力
端子に接続されていることを特徴とする電荷転送
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202850A JPS58103172A (ja) | 1981-12-16 | 1981-12-16 | 電荷転送装置 |
| US06/450,177 US4554675A (en) | 1981-12-16 | 1982-12-16 | Charge transfer device operative at high speed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56202850A JPS58103172A (ja) | 1981-12-16 | 1981-12-16 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58103172A JPS58103172A (ja) | 1983-06-20 |
| JPH0322055B2 true JPH0322055B2 (ja) | 1991-03-26 |
Family
ID=16464222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56202850A Granted JPS58103172A (ja) | 1981-12-16 | 1981-12-16 | 電荷転送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4554675A (ja) |
| JP (1) | JPS58103172A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666345B2 (ja) * | 1984-06-04 | 1994-08-24 | 松下電子工業株式会社 | 半導体装置 |
| JPS6358968A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | 電荷結合素子 |
| JP2570296B2 (ja) * | 1987-06-19 | 1997-01-08 | ソニー株式会社 | 電荷転送装置 |
| JP2727584B2 (ja) * | 1988-09-20 | 1998-03-11 | ソニー株式会社 | 固体撮像装置 |
| FR2645323B1 (fr) * | 1989-03-28 | 1992-11-27 | Thomson Composants Militaires | Registres de lecture du type a transfert de charges a grande dynamique de sortie |
| JP2509740B2 (ja) * | 1989-07-07 | 1996-06-26 | 株式会社東芝 | 電荷転送装置 |
| JPH03245504A (ja) * | 1990-02-23 | 1991-11-01 | Sumitomo Heavy Ind Ltd | 臨界磁場測定装置用磁石 |
| JP3259573B2 (ja) * | 1995-03-17 | 2002-02-25 | ソニー株式会社 | 電荷転送装置及びその駆動方法 |
| JP3747845B2 (ja) * | 2000-12-25 | 2006-02-22 | ソニー株式会社 | 固体撮像素子の駆動方法 |
| US20030103155A1 (en) * | 2001-11-30 | 2003-06-05 | Eastman Kodak Company | Image sensor clock driver having efficient energy consumption |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU461729B2 (en) * | 1971-01-14 | 1975-06-05 | Rca Corporation | Charge coupled circuits |
| NL179426C (nl) * | 1973-09-17 | 1986-09-01 | Hitachi Ltd | Ladingoverdrachtinrichting. |
| DE2501934C2 (de) * | 1974-01-25 | 1982-11-11 | Hughes Aircraft Co., Culver City, Calif. | Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens |
| JPS5394A (en) * | 1976-06-24 | 1978-01-05 | Mitsubishi Electric Corp | Jitter pulse generator |
| DE2743245A1 (de) * | 1977-09-26 | 1979-04-05 | Siemens Ag | Ladungsgekoppeltes bauelement |
| US4178519A (en) * | 1978-08-16 | 1979-12-11 | General Electric Company | Input circuit for charge transfer apparatus |
-
1981
- 1981-12-16 JP JP56202850A patent/JPS58103172A/ja active Granted
-
1982
- 1982-12-16 US US06/450,177 patent/US4554675A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4554675A (en) | 1985-11-19 |
| JPS58103172A (ja) | 1983-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1073551A (en) | Monolithic semiconductor apparatus adapted for sequential charge transfer | |
| US3660697A (en) | Monolithic semiconductor apparatus adapted for sequential charge transfer | |
| JPH01206722A (ja) | 信号遅延回路 | |
| JPH0322055B2 (ja) | ||
| US3588537A (en) | Digital differential circuit means | |
| US3638047A (en) | Delay and controlled pulse-generating circuit | |
| US4654865A (en) | CCD device with electrostatic protective means | |
| JPS6233751B2 (ja) | ||
| US3582975A (en) | Gateable coupling circuit | |
| CN210535674U (zh) | 薄膜晶体管、栅极驱动电路、显示基板和显示装置 | |
| JP3240881B2 (ja) | 出力バッファ | |
| US3896484A (en) | Intrinsic semiconductor charge transfer device using alternate transfer of electrons and holes | |
| Tompsett | A simple charge regenerator for use with charge-transfer devices and the design of functional logic arrays | |
| US3502909A (en) | Pulsed substrate transistor inverter | |
| US3918081A (en) | Integrated semiconductor device employing charge storage and charge transport for memory or delay line | |
| GB1476192A (en) | Semiconductor switching circuit arrangements | |
| US3812520A (en) | Parasitic transistor shift register | |
| US3740576A (en) | Dynamic logic interconnection | |
| JP2747306B2 (ja) | 半導体装置 | |
| SU600615A1 (ru) | Цифровой сдвиговый регистр с зар довой св зью | |
| US4707844A (en) | Integrated circuit having reduced clock cross-talk | |
| JPS5946424B2 (ja) | 電荷転送素子 | |
| JPH0584971B2 (ja) | ||
| JPS5856465A (ja) | 電荷転送装置 | |
| JPS58180060A (ja) | 電荷結合装置 |