JPH0460818A - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JPH0460818A JPH0460818A JP2171433A JP17143390A JPH0460818A JP H0460818 A JPH0460818 A JP H0460818A JP 2171433 A JP2171433 A JP 2171433A JP 17143390 A JP17143390 A JP 17143390A JP H0460818 A JPH0460818 A JP H0460818A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、特に電源電圧に比例し、抵抗に反比例した
電流出力か得られる電流源回路に関する。
電流出力か得られる電流源回路に関する。
（従来の技術）
従来、電源電圧に比例した電流か得られる電流源回路と
して第２図に示すような回路が知られている。これは、
トランジスタＱ１のエミッタと基準電位点の間に抵抗Ｒ
１を接続し、ベースを抵抗Ｒ３を介して電圧源Ｖ ｒｃ
ｒに接続するとともに、ベースと基準電位点をダイオー
ド接続したトランジスタＱ２、Ｑ３および抵抗Ｒ２の直
列回路で接続し、トランジスタＱ１のコレクタから電流
出力１０を得るようにしたものである。
して第２図に示すような回路が知られている。これは、
トランジスタＱ１のエミッタと基準電位点の間に抵抗Ｒ
１を接続し、ベースを抵抗Ｒ３を介して電圧源Ｖ ｒｃ
ｒに接続するとともに、ベースと基準電位点をダイオー
ド接続したトランジスタＱ２、Ｑ３および抵抗Ｒ２の直
列回路で接続し、トランジスタＱ１のコレクタから電流
出力１０を得るようにしたものである。
このような回路では、トランジスタＱ ２ 、Ｑ ３お
よびＱｌのベース・エミッタ電圧ｖＦが全て等しいとす
ると、トランジスタＱ１のコレクタ電流１ｏは、 ここで、Ｒ２＝Ｒ３とすると、 １ｏ −１／ ２Ｒ＋ ・Ｖｒｃｒ すなわち、トランジスタＱ１のエミッタ電圧がＶｒｅｆ
／２となり、この電圧を抵抗Ｒ１で割算したものがトラ
ンジスタＱ１のコレクタ電流１０となるのて、Ｑｌのコ
レクタ電流１ｏは電圧源Ｖｒｅｒに比例し、抵抗Ｒ１に
反比例する。
よびＱｌのベース・エミッタ電圧ｖＦが全て等しいとす
ると、トランジスタＱ１のコレクタ電流１ｏは、 ここで、Ｒ２＝Ｒ３とすると、 １ｏ −１／ ２Ｒ＋ ・Ｖｒｃｒ すなわち、トランジスタＱ１のエミッタ電圧がＶｒｅｆ
／２となり、この電圧を抵抗Ｒ１で割算したものがトラ
ンジスタＱ１のコレクタ電流１０となるのて、Ｑｌのコ
レクタ電流１ｏは電圧源Ｖｒｅｒに比例し、抵抗Ｒ１に
反比例する。
したがって、このコレクタ電流ＩＯをカレントミラー回
路等を用い適当な抵抗に供給することで電圧源Ｖ ｒｅ
ｒのみに比例した任意の電圧が得られる。特にＩＣ化し
た場合、トランジスタや抵抗の相対精度が優れているの
で、精度の良い電流出力または電圧か得られる。
路等を用い適当な抵抗に供給することで電圧源Ｖ ｒｅ
ｒのみに比例した任意の電圧が得られる。特にＩＣ化し
た場合、トランジスタや抵抗の相対精度が優れているの
で、精度の良い電流出力または電圧か得られる。
しかしなから、実際には各トランジスタＱ１〜Ｑ３のベ
ースに流れる電流には誤差を生じている。
ースに流れる電流には誤差を生じている。
簡単のため、各トランジスタＱ１〜Ｑ３のエミッタ電流
ＩＥ、ベース電流ＩＯが等しいとして説明すると、抵抗
Ｒ２にＩＥの値の電流が流れ、抵抗Ｒ３にはＩＥ ＋Ｉ
Ｄの値の電流が流れる。抵抗Ｒ１を流れる電流はＩＥで
あるが、トランジスタＱ１のコレクタ電流１０はＩＥ−
１０となる。これにより、トランジスタＱ１のエミッタ
電圧はＶｒｅｆ／２となるばかりか、トランジスタＱ１
のコレクタ電流１０はエミッタ電圧を抵抗Ｒ１で割算し
たものからずれてしまう。
ＩＥ、ベース電流ＩＯが等しいとして説明すると、抵抗
Ｒ２にＩＥの値の電流が流れ、抵抗Ｒ３にはＩＥ ＋Ｉ
Ｄの値の電流が流れる。抵抗Ｒ１を流れる電流はＩＥで
あるが、トランジスタＱ１のコレクタ電流１０はＩＥ−
１０となる。これにより、トランジスタＱ１のエミッタ
電圧はＶｒｅｆ／２となるばかりか、トランジスタＱ１
のコレクタ電流１０はエミッタ電圧を抵抗Ｒ１で割算し
たものからずれてしまう。
このため、トランジスタＱ１のコレクタ電流Ｉｏは正確
に電圧源Ｖ ｒｅｆ’に比例し、抵抗Ｒ１に反比例して
おらず、この電流をカレントミラー等で適当な抵抗に供
給しても電圧源Ｖ ｒｅｒに比例した任意の電圧を得ら
れないという問題を生じている。
に電圧源Ｖ ｒｅｆ’に比例し、抵抗Ｒ１に反比例して
おらず、この電流をカレントミラー等で適当な抵抗に供
給しても電圧源Ｖ ｒｅｒに比例した任意の電圧を得ら
れないという問題を生じている。
（発明が解決しようとする課題）
以上述べたように従来の電流源回路では、ベス電流の影
響により正確に電圧源に比例し、抵抗に反比例した電流
出力が得られず、任意の電圧源に比例した電圧が得られ
ないという問題がありた。
響により正確に電圧源に比例し、抵抗に反比例した電流
出力が得られず、任意の電圧源に比例した電圧が得られ
ないという問題がありた。
この発明はベース電流による誤差の発生を減少させ、精
度良く電圧源に比例し、抵抗に反比例した電流出力が得
られる電流源回路を提供することにある。
度良く電圧源に比例し、抵抗に反比例した電流出力が得
られる電流源回路を提供することにある。
［発明の構成］
（課題を解決するための手段）
この発明の電流源回路は、第１のトランジスタのエミッ
タを第１の抵抗を介して基準電位点に接続するとともに
第２のトランジスタのベースに接続し、第２のトランジ
スタのエミッタを第２の抵抗を介して基準電位点に接続
し、前記第１のシランジスタのベースを第３の抵抗を介
して電圧源に接続するとともに第２のトランジスタのコ
レクタ電流路と接続し、前記第１のトランジスタのコレ
クタから電流出力を得るようにしたものである。
タを第１の抵抗を介して基準電位点に接続するとともに
第２のトランジスタのベースに接続し、第２のトランジ
スタのエミッタを第２の抵抗を介して基準電位点に接続
し、前記第１のシランジスタのベースを第３の抵抗を介
して電圧源に接続するとともに第２のトランジスタのコ
レクタ電流路と接続し、前記第１のトランジスタのコレ
クタから電流出力を得るようにしたものである。
（作用）
このように（を成した電流源回路では、第１に、第２の
トランジスタのベース電流分たけ抵抗を流れる電流を減
少させるので、第２、第３の抵抗を流れる電流か等しく
なり、第１のトランジスタＱ１のエミッタから、正確に
電圧源に比例した電圧か得られる。第２に、第２のトラ
ンジスタのベース電流分たけ第１の抵抗を流れる電流を
減少させるので、第１のトランジスタのコレクタ電流と
第１の抵抗を流れる電流が等しくなる。
トランジスタのベース電流分たけ抵抗を流れる電流を減
少させるので、第２、第３の抵抗を流れる電流か等しく
なり、第１のトランジスタＱ１のエミッタから、正確に
電圧源に比例した電圧か得られる。第２に、第２のトラ
ンジスタのベース電流分たけ第１の抵抗を流れる電流を
減少させるので、第１のトランジスタのコレクタ電流と
第１の抵抗を流れる電流が等しくなる。
したがって、第１のトランジスタのコレクタから正確に
電圧源に比例し、抵抗に反比例した電流出力が得られる
。
電圧源に比例し、抵抗に反比例した電流出力が得られる
。
（実施例）
以下、この発明の一実施例につき第１図を参照して詳細
に説明する。
に説明する。
第１図はトランジスタＱ１のエミッタと基準電圧点を抵
抗Ｒ１を介して接続するとともに、トランジスタＱ２の
ベースに接続し、トランジスタＱ２のエミッタを抵抗Ｒ
２を介して基準電圧点に接続し、トランジスタＱ１のベ
ースは抵抗Ｒ３を介して電圧源Ｖ ｒｅｆに接続すると
ともに、ダイオ１・接続したトランジスタＱ３からコレ
クタ電流路を介してトランジスタＱ２のコレクタと接続
し、トランジスタＱ１のコレクタから電流出力を得るよ
うにしたものである。
抗Ｒ１を介して接続するとともに、トランジスタＱ２の
ベースに接続し、トランジスタＱ２のエミッタを抵抗Ｒ
２を介して基準電圧点に接続し、トランジスタＱ１のベ
ースは抵抗Ｒ３を介して電圧源Ｖ ｒｅｆに接続すると
ともに、ダイオ１・接続したトランジスタＱ３からコレ
クタ電流路を介してトランジスタＱ２のコレクタと接続
し、トランジスタＱ１のコレクタから電流出力を得るよ
うにしたものである。
このような構成において、抵抗Ｒ２とＲ３を等しく、ト
ランジスタＱ１〜Ｑ３のベース・エミッタ電圧をＶＦ、
）ランジスタＱ２のエミッタ電流をＩＥ、抵抗Ｒ１を流
れる電流をＩｐ、トランジスタＱ１〜Ｑ３のベース電流
をＩｓとすると、第１図に説明したように、抵抗Ｒ２と
Ｒ３を流れる電流は活しくＩＥとなる。したがって、ト
ランジスタＱ１のエミッタ電圧は正確にＶｒｃｒ／２と
なる。
ランジスタＱ１〜Ｑ３のベース・エミッタ電圧をＶＦ、
）ランジスタＱ２のエミッタ電流をＩＥ、抵抗Ｒ１を流
れる電流をＩｐ、トランジスタＱ１〜Ｑ３のベース電流
をＩｓとすると、第１図に説明したように、抵抗Ｒ２と
Ｒ３を流れる電流は活しくＩＥとなる。したがって、ト
ランジスタＱ１のエミッタ電圧は正確にＶｒｃｒ／２と
なる。
また、トランジスタＱ１のエミッタ電流はＩＲ十Ｉｎと
なるのて、コレクタ電流１０はＩｌ！となり、抵抗Ｒ１
を流れる電流と等しくなる。すなわち、トランジスタＱ
１のコレクタから正確に電圧源Ｖ ｒｃｆに比例し、抵
抗Ｒ１に反比例した電流出力が得られる。特にＩＣ化し
た場合、トランジスタや抵抗の相対精度か優れているの
で、精度の良い回路か実現できる。なお、厳密にいえば
トランジスタＱ１〜Ｑ３のベース電流ＩＯは等しくなら
ないか、はとんと無視できる程度の誤差である。
なるのて、コレクタ電流１０はＩｌ！となり、抵抗Ｒ１
を流れる電流と等しくなる。すなわち、トランジスタＱ
１のコレクタから正確に電圧源Ｖ ｒｃｆに比例し、抵
抗Ｒ１に反比例した電流出力が得られる。特にＩＣ化し
た場合、トランジスタや抵抗の相対精度か優れているの
で、精度の良い回路か実現できる。なお、厳密にいえば
トランジスタＱ１〜Ｑ３のベース電流ＩＯは等しくなら
ないか、はとんと無視できる程度の誤差である。
この発明は電流源たけてなく電圧源としても用いること
ができる。上記の説明からイつかるように、トランジス
タＱ１またはＱ３のエミッタから正確にＶｒｅｆ／２に
等しい電圧が得られる。但し、電圧の取出すために、た
とえばトランジスタのベースを接続した場合は、このベ
ース電流の補償をしないと電流出力に誤差を生じる。も
し、ベース電流の補償かない場合に、トランジスタＱ３
のエミッタから電圧を取出した方か誤差の増加を少なく
できる。何故ならば、トランジスタＱ１のエミッタから
電圧を取出そうとすると、ベース電流はそのままトラン
ジスタＱ１のコレクタ電流となり全て誤差となるが、ト
ランジスタＱ３のエミッタから電圧を取出す場合は、ト
ランジスタのベース・エミッタ電圧が一定で抵抗Ｒ２＝
Ｒ３とすると、ベース電流は］／２ 、Ｒ２／Ｒ，倍た
けしかトランジスタＱ１のコレクタ電流とならないから
である。
ができる。上記の説明からイつかるように、トランジス
タＱ１またはＱ３のエミッタから正確にＶｒｅｆ／２に
等しい電圧が得られる。但し、電圧の取出すために、た
とえばトランジスタのベースを接続した場合は、このベ
ース電流の補償をしないと電流出力に誤差を生じる。も
し、ベース電流の補償かない場合に、トランジスタＱ３
のエミッタから電圧を取出した方か誤差の増加を少なく
できる。何故ならば、トランジスタＱ１のエミッタから
電圧を取出そうとすると、ベース電流はそのままトラン
ジスタＱ１のコレクタ電流となり全て誤差となるが、ト
ランジスタＱ３のエミッタから電圧を取出す場合は、ト
ランジスタのベース・エミッタ電圧が一定で抵抗Ｒ２＝
Ｒ３とすると、ベース電流は］／２ 、Ｒ２／Ｒ，倍た
けしかトランジスタＱ１のコレクタ電流とならないから
である。
本発明は上記の実施例に限定されるものではなく、種々
の変形か可能である。たとえば、コレクタ電流路である
トランジスタＱ３はダイオードでもよく、さらに言えば
トランジスタＱ３を省略しトランジスタＱ２のコレクタ
を直接トランジスタＱ１のベースに接続してもよい。但
し、この場合の電流の取出しはトランジスタＱ１のエミ
ッタのみになる。当然のことながら、ＮＰＮ ）ランジ
スタをＰＮＰ ）ランジスタに置換えたりもできる。
の変形か可能である。たとえば、コレクタ電流路である
トランジスタＱ３はダイオードでもよく、さらに言えば
トランジスタＱ３を省略しトランジスタＱ２のコレクタ
を直接トランジスタＱ１のベースに接続してもよい。但
し、この場合の電流の取出しはトランジスタＱ１のエミ
ッタのみになる。当然のことながら、ＮＰＮ ）ランジ
スタをＰＮＰ ）ランジスタに置換えたりもできる。
［発明の効果］
以上述べたように、この発明によれば、ベース電流によ
る誤差の発生を少なくしたことにより、電圧源に比例し
、抵抗に反比例した正確な電流出力か？ｒＩられるばか
りか、電圧源に比例した正確な電圧出力を得ることもて
きる。
る誤差の発生を少なくしたことにより、電圧源に比例し
、抵抗に反比例した正確な電流出力か？ｒＩられるばか
りか、電圧源に比例した正確な電圧出力を得ることもて
きる。
【図面の簡単な説明】
第１図はこの発明の電流源回路の一実施例を示す回路図
、第２図は従来の電流源回路を示す回路図である。 Ｑｌ、Ｑ２、Ｑ３・・・・・・・・・トランジスタＲ１
、Ｒ２、Ｒヨ・・・・・・・・抵抗Ｖ ｒｅｆ’・・・
・・電圧源
、第２図は従来の電流源回路を示す回路図である。 Ｑｌ、Ｑ２、Ｑ３・・・・・・・・・トランジスタＲ１
、Ｒ２、Ｒヨ・・・・・・・・抵抗Ｖ ｒｅｆ’・・・
・・電圧源
Claims (4)
- （１）第１のトランジスタのエミッタを第１の抵抗を介
して基準電位点に接続するとともに第２のトランジスタ
のベースに接続し、前記第２のトランジスタのエミッタ
を第２の抵抗を介して基準電位点に接続し、前記第１の
トランジスタのベースを第３の抵抗を介して電圧源に接
続するとともに第２のトランジスタのコレクタ電流路と
接続し、前記第１のトランジスタのコレクタから電流出
力を得るようにしたことを特徴とする電流源回路。 - （２）コレクタ電流路はＰＮ接合を含むことを特徴とす
る請求項１記載の電流源回路。 - （３）第１のトランジスタのエミッタから電圧を得るこ
とを特徴とする請求項１記載の電流源回路。 - （４）第２のトランジスタのコレクタから電圧を得るこ
とを特徴とする請求項１記載の電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171433A JP2888612B2 (ja) | 1990-06-29 | 1990-06-29 | 電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171433A JP2888612B2 (ja) | 1990-06-29 | 1990-06-29 | 電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0460818A true JPH0460818A (ja) | 1992-02-26 |
| JP2888612B2 JP2888612B2 (ja) | 1999-05-10 |
Family
ID=15923037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2171433A Expired - Lifetime JP2888612B2 (ja) | 1990-06-29 | 1990-06-29 | 電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888612B2 (ja) |
-
1990
- 1990-06-29 JP JP2171433A patent/JP2888612B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2888612B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| US4264873A (en) | Differential amplification circuit | |
| JPH01143510A (ja) | 二端子温度補償式電流源回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JPS6375572A (ja) | 電圧比較回路 | |
| US5867056A (en) | Voltage reference support circuit | |
| JPH0460818A (ja) | 電流源回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| US5498952A (en) | Precise current generator | |
| JPS6058601B2 (ja) | 変換回路 | |
| JPS6252486B2 (ja) | ||
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS63202108A (ja) | カレントミラ−回路 | |
| JPH02139608A (ja) | 定電流回路起動装置 | |
| JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 | |
| JPH07106865A (ja) | 定電流回路 | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPS60194814A (ja) | 定電流発生回路 | |
| JPH06309053A (ja) | レギュレータ回路 | |
| JPS60142711A (ja) | 定電流発生回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JP2789926B2 (ja) | 全波整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |