JPH0461172A - 半導体圧力センサウエハの裏面処理方法 - Google Patents
半導体圧力センサウエハの裏面処理方法Info
- Publication number
- JPH0461172A JPH0461172A JP16530290A JP16530290A JPH0461172A JP H0461172 A JPH0461172 A JP H0461172A JP 16530290 A JP16530290 A JP 16530290A JP 16530290 A JP16530290 A JP 16530290A JP H0461172 A JPH0461172 A JP H0461172A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pressure sensor
- thickness
- etching
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、特に半導体圧力センサウェハのダイアフラ
ム加工前に行われる裏面処理方法に関するものである。
ム加工前に行われる裏面処理方法に関するものである。
近年、ｎ形シリコン半導体基板に肉薄のダイヤフラムを
形成し、更にこのダイヤフラム上にｐ形不純物を短冊形
に拡散し、てピエゾゲージ抵抗を形成している半導体圧
力センサが実用化されている。
形成し、更にこのダイヤフラム上にｐ形不純物を短冊形
に拡散し、てピエゾゲージ抵抗を形成している半導体圧
力センサが実用化されている。
この種の半導体圧力センサは、可動部が無いこと、又小
形であること、更にＩＣ化回路の同時集積が可能である
こと等の優れた特長を有している。
形であること、更にＩＣ化回路の同時集積が可能である
こと等の優れた特長を有している。
そして、この種の半導体圧力センサの製造方法として一
般に以下に記す方法があった。即ち、ｎ形シリコン半導
体基板にｐ形不純物を４ケ所拡散してピエゾゲージ抵抗
を４本形成し、アルミ配線によって相互にフルブリッジ
結線するとともに、ポンディングパッドを形成する。そ
して、アルミ配線保護のためガラスコート膜を被覆して
ウェハ表面側の加工を終える６次に、ウェハ裏面側を研
磨除去して３００〜４００４ ｔに薄くすることにより
、ウェハ表面側の加工中に生じた種々の熱的、機械的ダ
メージを除去するとともに、ダイヤフラムエツチング加
工時間を短時間で済ませるようにする。
般に以下に記す方法があった。即ち、ｎ形シリコン半導
体基板にｐ形不純物を４ケ所拡散してピエゾゲージ抵抗
を４本形成し、アルミ配線によって相互にフルブリッジ
結線するとともに、ポンディングパッドを形成する。そ
して、アルミ配線保護のためガラスコート膜を被覆して
ウェハ表面側の加工を終える６次に、ウェハ裏面側を研
磨除去して３００〜４００４ ｔに薄くすることにより
、ウェハ表面側の加工中に生じた種々の熱的、機械的ダ
メージを除去するとともに、ダイヤフラムエツチング加
工時間を短時間で済ませるようにする。
ところで、従来の半導体圧力センサの製造工程において
、ウェハ裏面側を研磨して薄くする場合、第３図に示ず
如く〒導体ウェハ１の裏面内に研磨厚のバラツキが発生
することが避けられなかった。
、ウェハ裏面側を研磨して薄くする場合、第３図に示ず
如く〒導体ウェハ１の裏面内に研磨厚のバラツキが発生
することが避けられなかった。
特に、支持板にウェハ表面をワックスで貼りパンは保護
しながら研磨を行うラップアントポリッジ、１法ではこ
のバラツキが大きく、バラツ、壓幅ｌ）は１０〜１５ｐ
＊ｔあるのが普通であった。その結果２次のダイヤフラ
ムエツチング工程では、エツチングバラツキも加わって
シリコンダイヤフラムのｆｆ：： Ｊ：、り厚みが大き
くばらつき、圧力センサチップの収率低下の一つの要因
として問題となっており、その改！！！策が求められて
いた。
しながら研磨を行うラップアントポリッジ、１法ではこ
のバラツキが大きく、バラツ、壓幅ｌ）は１０〜１５ｐ
＊ｔあるのが普通であった。その結果２次のダイヤフラ
ムエツチング工程では、エツチングバラツキも加わって
シリコンダイヤフラムのｆｆ：： Ｊ：、り厚みが大き
くばらつき、圧力センサチップの収率低下の一つの要因
として問題となっており、その改！！！策が求められて
いた。
この発明は上記のような問題点を解消するためになされ
たもので、半導体圧力センサウェハの裏面研磨工程にお
けるウェハの厚みバラツキを低減する裏面処理方法を提
供することより、その後のダイヤプラムエツチング工程
におけるダイヤフラム厚みのバラツキを低減し、圧力セ
ンサチップの歩留を向」ユし得ることを目的とするもの
である。
たもので、半導体圧力センサウェハの裏面研磨工程にお
けるウェハの厚みバラツキを低減する裏面処理方法を提
供することより、その後のダイヤプラムエツチング工程
におけるダイヤフラム厚みのバラツキを低減し、圧力セ
ンサチップの歩留を向」ユし得ることを目的とするもの
である。
この発明では、ウェハ表面側の加工の終わ一〕たウェハ
の裏面側を研磨除去（、てウェハの全体厚を薄・【する
（、１７あたり、Ｊず、研磨するｊコ法と１．て１“７
工ハ裏面を接着う２−ブで定板に固定し６、た後９グラ
インダーでシリコンを研削除去するいわゆるグツインダ
一方式を採用する。この方法は、ラッグγンドボリッシ
ュにおける厚みバラツキの要１入であるワックスを使■
しないため、ｎみバ５ッＡ−を−う〜５１Ｉｊｌｌｔ、
以内に押さえることが−ｉｌ能である。しかし、このグ
ラインダーでシリコンを研削除去ｊ、た面をそのまま使
用してダイヤフラム加工をすることは不ＩＩ能であるこ
とが分か−）でいる。その理由は、シリコンをグライン
ダーで直接研削除去Ｌ７ているため、加工歪層が５〜６
縛の厚さで残っており、この層を除く必要があるからで
ある。
の裏面側を研磨除去（、てウェハの全体厚を薄・【する
（、１７あたり、Ｊず、研磨するｊコ法と１．て１“７
工ハ裏面を接着う２−ブで定板に固定し６、た後９グラ
インダーでシリコンを研削除去するいわゆるグツインダ
一方式を採用する。この方法は、ラッグγンドボリッシ
ュにおける厚みバラツキの要１入であるワックスを使■
しないため、ｎみバ５ッＡ−を−う〜５１Ｉｊｌｌｔ、
以内に押さえることが−ｉｌ能である。しかし、このグ
ラインダーでシリコンを研削除去ｊ、た面をそのまま使
用してダイヤフラム加工をすることは不ＩＩ能であるこ
とが分か−）でいる。その理由は、シリコンをグライン
ダーで直接研削除去Ｌ７ているため、加工歪層が５〜６
縛の厚さで残っており、この層を除く必要があるからで
ある。
従って、この層を除くためにウェハ表面を保護膜で保護
しながらシリコンのライトエツチングをｆｉう、このよ
うな裏面処理を施すことにより、裏面処理面としては従
来値みで、研磨厚のバラッＡの少ない半導体圧力センサ
ウェハを得ることができる。
しながらシリコンのライトエツチングをｆｉう、このよ
うな裏面処理を施すことにより、裏面処理面としては従
来値みで、研磨厚のバラッＡの少ない半導体圧力センサ
ウェハを得ることができる。
Ｃ作用〕
この発明では、ウェハの裏面処理方法をグラインダー法
とシリコンライトエツチング法を併用して一連の作業と
することにより、ウェハの面内厚さのバラツキを３〜５
ｕｔ以内に抑えることができる。シリコンのダイヤフラ
ムエッヂングでは制御可能なＩはエツチングする量（深
さ）だけであるから、ダイヤプラムエツチング工程（ご
入る前のウェハの面内厚みバラツキは、エツチング終了
後のダイヤフラム厚バラツキに直接間係するが、本発明
によれば、ウェハの面内厚バラッＡを３・〜５声以内に
抑えることができるのでダイヤフラムエツチング後のシ
リコンダイヤフラム厚みのバラツキを極めて小さくする
ことができる。そして、シリコンダイヤフラムの厚みの
バラツキは、圧力センサのスパン電圧のバラツキである
から、本発明はシリコン圧力センサチップの歩留向上に
大いに寄与する。
とシリコンライトエツチング法を併用して一連の作業と
することにより、ウェハの面内厚さのバラツキを３〜５
ｕｔ以内に抑えることができる。シリコンのダイヤフラ
ムエッヂングでは制御可能なＩはエツチングする量（深
さ）だけであるから、ダイヤプラムエツチング工程（ご
入る前のウェハの面内厚みバラツキは、エツチング終了
後のダイヤフラム厚バラツキに直接間係するが、本発明
によれば、ウェハの面内厚バラッＡを３・〜５声以内に
抑えることができるのでダイヤフラムエツチング後のシ
リコンダイヤフラム厚みのバラツキを極めて小さくする
ことができる。そして、シリコンダイヤフラムの厚みの
バラツキは、圧力センサのスパン電圧のバラツキである
から、本発明はシリコン圧力センサチップの歩留向上に
大いに寄与する。
この発明の〜実施例に係る半導体圧力センサウェハの裏
面処理方法を第１図及び第２図により説明する。
面処理方法を第１図及び第２図により説明する。
まず、厚さ約５００）ｎｓ＋ ｔ 結晶面（１００）
の■）形シリコンウェハ１０を熱酸化し、酸化膜厚約７
０００人の酸化膜１１を形成する。
の■）形シリコンウェハ１０を熱酸化し、酸化膜厚約７
０００人の酸化膜１１を形成する。
次に、ブレーナ選択拡散技術を用いて、チップ周辺のポ
ンディングパッドとピエゾゲージ抵抗との接続ひき廻し
配線用にＰ＋拡散層Ｉ２を形成する。
ンディングパッドとピエゾゲージ抵抗との接続ひき廻し
配線用にＰ＋拡散層Ｉ２を形成する。
次に、ピエゾゲージ抵抗１３をイオン注入拡散技術を用
いてダイヤフラム周辺部の４箇所に形成する。
いてダイヤフラム周辺部の４箇所に形成する。
ピエゾゲージ抵抗１３同士の接続は前記Ｐ＋拡散層１２
により結合されている。
により結合されている。
そして、ＰＳＧＪＩｌｌｌを４０００〜５０００人被覆
してハッシベーンヨンした後、コンタクトホールをポン
ディングパッドを形成する領域にあけ、アルミを蒸着し
てポンディングパッド１４を形成する。
してハッシベーンヨンした後、コンタクトホールをポン
ディングパッドを形成する領域にあけ、アルミを蒸着し
てポンディングパッド１４を形成する。
更に、ポンディングパッド１４保護のためガラスコート
１５を被覆してウェハ表面側の加工を終了する。
１５を被覆してウェハ表面側の加工を終了する。
次に、第２図に示すごとく、ウェハの厚さを３００〜４
００μｓｔに薄くするためにウェハの裏面研磨を行几 そこではまず、ウェハの表面を保護テープ２１でカバー
シ１、定板２２に真空吸着固定する１次に、公知のシリ
コングラインダー研削処理技術を用いウェハ裏面をグラ
インダー刃２３により研削する。グラインダー刃２３と
定板２２との間隙は精密に制御されるので、ウェハの固
定が正確であればウェハ厚を極めて精密に制御すること
ができ、原理」、面内バラツキも生じない。尚、実際に
はウェハ厚のバラツキはう・へ５ｐｔ生じるが、これは
従来のラップアンドポリッシュ法のバラツキｌＯ〜１５
ｕｍｔに比べれば極めて少ないバラツキと言える。グラ
インダー研削の終わったウェハは見た目にはミラー面に
近く、良質の仕上り状態を呈しているが、この面に直接
エツチングマスク材料を被覆し、ダイヤフラムパターン
を転写してダイヤフラムエツチングを実施しても、当該
エツチング中にパターンか崩れてし、まい、ダイヤプラ
ムエツチングをうま〈実施できない。この理由は、見た
目に良質の仕上り状態を呈している面が、実際はグライ
ンダー研削時に相当のダメージを受けているからであり
、ダメージ層の厚さは５〜□６ｕｊｗに及ぶ、このダメ
ージ層を除くためにグラインダー・研削終了後、ウェハ
表面側を保護膜で保護してから、弗硝酸系エツチング液
を使ってシリコンライトエッチを実施してダメージ層を
エツチング除去する。ダメージ層は簡単にニッチ〉・グ
除去さ１＋るので、ウェハ厚の面内バラツキが大きくな
ることはない、このようにして裏面処理された面は、従
来のラップアンドボリシ又面に比べそん色のない品質が
得られる。
００μｓｔに薄くするためにウェハの裏面研磨を行几 そこではまず、ウェハの表面を保護テープ２１でカバー
シ１、定板２２に真空吸着固定する１次に、公知のシリ
コングラインダー研削処理技術を用いウェハ裏面をグラ
インダー刃２３により研削する。グラインダー刃２３と
定板２２との間隙は精密に制御されるので、ウェハの固
定が正確であればウェハ厚を極めて精密に制御すること
ができ、原理」、面内バラツキも生じない。尚、実際に
はウェハ厚のバラツキはう・へ５ｐｔ生じるが、これは
従来のラップアンドポリッシュ法のバラツキｌＯ〜１５
ｕｍｔに比べれば極めて少ないバラツキと言える。グラ
インダー研削の終わったウェハは見た目にはミラー面に
近く、良質の仕上り状態を呈しているが、この面に直接
エツチングマスク材料を被覆し、ダイヤフラムパターン
を転写してダイヤフラムエツチングを実施しても、当該
エツチング中にパターンか崩れてし、まい、ダイヤプラ
ムエツチングをうま〈実施できない。この理由は、見た
目に良質の仕上り状態を呈している面が、実際はグライ
ンダー研削時に相当のダメージを受けているからであり
、ダメージ層の厚さは５〜□６ｕｊｗに及ぶ、このダメ
ージ層を除くためにグラインダー・研削終了後、ウェハ
表面側を保護膜で保護してから、弗硝酸系エツチング液
を使ってシリコンライトエッチを実施してダメージ層を
エツチング除去する。ダメージ層は簡単にニッチ〉・グ
除去さ１＋るので、ウェハ厚の面内バラツキが大きくな
ることはない、このようにして裏面処理された面は、従
来のラップアンドボリシ又面に比べそん色のない品質が
得られる。
そして、この面にシリコン窒化層を約１−被覆して、ウ
ェハ表面のダイヤフラムに相当する部分の丁度裏面にダ
イヤプラムパターンを形成し、た後、ＫＯＨ，ヒドラジ
ン等アルカリエッヂング液を使ったシリコン異方性エツ
チングを行う、ここで、シリコン異方性エツチングは、
エツチングスピードが安定しており、かつウェハ面内の
エツチングスピードも均一なので、シリコンダイヤフラ
ム厚のバラツキはエツチング開始時のウェハ厚の面内バ
ラツキによることになる。しがし、本発明に係る裏向処
理方法を適用したものでは、ウェハ面内のダ・イヤフラ
ムバラツキが少なくなる。従って、スパン；圧び）バラ
ツキの少ない特性の揃った圧力センサチップが多数得ろ
ね、歩留が＝ｊｌ［に向士する。
ェハ表面のダイヤフラムに相当する部分の丁度裏面にダ
イヤプラムパターンを形成し、た後、ＫＯＨ，ヒドラジ
ン等アルカリエッヂング液を使ったシリコン異方性エツ
チングを行う、ここで、シリコン異方性エツチングは、
エツチングスピードが安定しており、かつウェハ面内の
エツチングスピードも均一なので、シリコンダイヤフラ
ム厚のバラツキはエツチング開始時のウェハ厚の面内バ
ラツキによることになる。しがし、本発明に係る裏向処
理方法を適用したものでは、ウェハ面内のダ・イヤフラ
ムバラツキが少なくなる。従って、スパン；圧び）バラ
ツキの少ない特性の揃った圧力センサチップが多数得ろ
ね、歩留が＝ｊｌ［に向士する。
〔発明の効果〕
以上、のように、この発明によれば半導体圧力センサウ
ェハの裏面処理方法としてグラインダー法によるシリコ
ン研削とその後のシリコンライトエッチを適用すること
により、ウェハ面内のバラツキが少なく、仕上り面状態
もその後の異方性エツチングに耐えうるちのが得られる
。なおかっ、ウェハ面内のバラツキを３〜５ｐｍｔに抑
えることができるので、圧力センサチップのダイヤフラ
ム厚バラツキも小さくてずみ、結果としてスパン電圧の
バラツキが減って歩留がアップする効果がある。
ェハの裏面処理方法としてグラインダー法によるシリコ
ン研削とその後のシリコンライトエッチを適用すること
により、ウェハ面内のバラツキが少なく、仕上り面状態
もその後の異方性エツチングに耐えうるちのが得られる
。なおかっ、ウェハ面内のバラツキを３〜５ｐｍｔに抑
えることができるので、圧力センサチップのダイヤフラ
ム厚バラツキも小さくてずみ、結果としてスパン電圧の
バラツキが減って歩留がアップする効果がある。
第１図、第２図はこの発明の半導体圧力センサウェハの
裏面処理方法を説明するための断ｍ図及び側面図、第３
図は従来の裏面研磨方法を適用したウェハのダイヤフラ
ム加工後の断面図である。 図中、１は半導体ウェハ、１０は１１形シリコンウエハ
、１１は酸化膜、 １２はＰ“拡散層、１３はビエゾゲ
ー・ジ抵抗、１４はポンディングパッド、Ｉ５はガラス
コート、２１は保護テープ、２２は定板、２３はグライ
ンダ刃である。 なお５図中同一符号は同−又は相当部分を示す。
裏面処理方法を説明するための断ｍ図及び側面図、第３
図は従来の裏面研磨方法を適用したウェハのダイヤフラ
ム加工後の断面図である。 図中、１は半導体ウェハ、１０は１１形シリコンウエハ
、１１は酸化膜、 １２はＰ“拡散層、１３はビエゾゲ
ー・ジ抵抗、１４はポンディングパッド、Ｉ５はガラス
コート、２１は保護テープ、２２は定板、２３はグライ
ンダ刃である。 なお５図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 半導体圧力センサウエハの裏面処理方法において、 半導体圧力センサウエハ裏面の加工をグラインダ方式に
より研磨する第１の工程と、 上記グラインダ研磨において生じたダメージ層をシリコ
ンエッチングによりエッチング除去する第２の工程から
なる半導体圧力センサウエハの裏面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16530290A JPH0461172A (ja) | 1990-06-22 | 1990-06-22 | 半導体圧力センサウエハの裏面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16530290A JPH0461172A (ja) | 1990-06-22 | 1990-06-22 | 半導体圧力センサウエハの裏面処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461172A true JPH0461172A (ja) | 1992-02-27 |
Family
ID=15809753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16530290A Pending JPH0461172A (ja) | 1990-06-22 | 1990-06-22 | 半導体圧力センサウエハの裏面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461172A (ja) |
-
1990
- 1990-06-22 JP JP16530290A patent/JPH0461172A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2839801B2 (ja) | ウェーハの製造方法 | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPS54110783A (en) | Semiconductor substrate and its manufacture | |
| JP3352129B2 (ja) | 半導体基板の製造方法 | |
| CN116072533A (zh) | 一种晶圆及其晶圆减薄制程加工工艺 | |
| JP3216583B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP2003523094A (ja) | 研磨されたウエハの表面変形を減少させる方法 | |
| TW200409229A (en) | Apparatus and method for fabricating semiconductor devices | |
| JP2001501368A (ja) | 接着した半導体基板の平坦化方法 | |
| SG172762A1 (en) | A test method on the support substrate of a substrate of the "semiconductor on insulator" type | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| JP3553196B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02208931A (ja) | 化合物半導体基板の研磨方法 | |
| JP2676962B2 (ja) | 圧力センサの製造方法 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| US5827771A (en) | Readout backside processing for hybridization | |
| KR100327326B1 (ko) | 에스오아이웨이퍼의제조방법 | |
| JPS6242426A (ja) | 半導体素子の製造方法 | |
| JPH0563211A (ja) | 半導体装置の製造方法 | |
| JPH04284629A (ja) | 半導体基板の製造方法 | |
| JP2643392B2 (ja) | 半導体装置の製造方法 | |
| JPS6084821A (ja) | 半導体装置の製造方法 | |
| JPS63123645A (ja) | 半導体装置の製造方法 | |
| JPH0442972A (ja) | 半導体圧力センサウエハの裏面処理方法 |