JPH0461225A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0461225A
JPH0461225A JP16976990A JP16976990A JPH0461225A JP H0461225 A JPH0461225 A JP H0461225A JP 16976990 A JP16976990 A JP 16976990A JP 16976990 A JP16976990 A JP 16976990A JP H0461225 A JPH0461225 A JP H0461225A
Authority
JP
Japan
Prior art keywords
semiconductor
contact hole
layer
undoped
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16976990A
Other languages
English (en)
Inventor
Maaku Dorainan Jiyon
ジョン・マーク・ドライナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16976990A priority Critical patent/JPH0461225A/ja
Publication of JPH0461225A publication Critical patent/JPH0461225A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は¥導体の製造に用いられるコンタクトホール・
デバイスに関する。
〔従来の技術] コンタクトホールは、2つの異なる第1と第2の導電体
層を分離する絶縁体層に開口されており、第1と第2の
導電体層との間の電気的接続を行う第3の導電体で埋込
まれている。コンタクトホール埋込みに関する従来の処
理技術によれば、コンタクトホールへのアンドープトシ
リコンの気相底1(CVD)を処理チャンバ内で行った
後、:コンタクトホール・デバイスを、処理チャンバか
ら取出し7て、拡散炉の中で、アンドープトシリコン膜
にリンをドープしている。
コンタクトホール埋込みに関する他の従来の処理技術は
、リンの原料ガスをシリコン堆積中に処理ヂャンハ内へ
導入し、その場(in 5itu)リンドープトシリコ
ンを気相成長(CVD)するものであり、この技術によ
れば、堆積されるシリコン膜をその場でドーピングでき
るので、リンの拡散炉処理を省略することができる。
〔発明が解決しようとする課題〕
高いアスペクト比を有する1/2ミクロン以下のコンタ
クトホールに対して、リンのようなド−ピング不純物は
、シリコンのようなアンドープト半導体で埋込まれたコ
ンタクトホールの底部まで拡散しない。このため、コン
タクトホール内部のシリコンのシート抵抗が大きくなる
。これを回避するために、コンタクトホールを複数の薄
い層に堆積されるシリコンで埋込み、それぞれのシリ:
ノン堆積層にリンをドーピングすることにより、゛2ン
タクトホール内部のシリコンのシート抵抗を減じている
。このようにシリコンが階層的に堆積されると、薄い酸
化膜がシリコン層の間に形成され、接触抵抗を増加させ
る。
これに対し、その場リンドープトシリコンは1つの層に
堆積できるので、内部層の酸化を防11できる。しかし
、アンドープトシリコンと異なり、その場リンドープト
シリコンは、:7ンタクトホルの被覆性(covera
ge)が悪く、埋込まれた:2ンタクトホール内部に空
隙を残すという問題がある。
本発明の目的は、内部層の酸化および被覆性の問題点を
解決した半導体装置およびその製造方法を提供すること
にある。
〔課題を解決するための手段] 本発明の半導体装置は、 開口されたコンタクトボールが、不純物l・゛−ブト崖
導体層および不純物アン1′−ブト4′導体膜の交互の
層で埋込まれこいる絶縁体層を表面に有−する1′導体
サブストレートから成ることを特徴と“4る。
本発明の半導体装置の製造方法は、 半導体サブストレーt−、、hの絶縁体層に開口された
コンタクトホールを、半導体層堆積グロセスを用いて半
導体で埋込むに際し、 堆積の間に、半導体ドーピング不純物源の供給をオン・
オフし、不純物ドープト1′:導体膜および不純物アン
ドープト半導体膜の交互の層を4成することを特徴とす
る。
〔作用〕
その場リンドープト膜はシート・抵抗が小さいが、ニズ
ンタクトホール被覆性が悪く、−・方、アンドープト膜
はコンタクトホール被覆性が良いが、シート抵抗が太き
い。したがって、トーブトシリニzン膜どアント−ブト
シリコン膜とを交互にしてコンタクトホールを埋込めば
、小さい抵抗と良好な、Jンタクトホール被覆性とを与
えることが分かる。
これらの膜は、リンのガス原料の流量によゲて制御され
るリンドーピングにより、同一の処理チャンバ内で堆積
できる。
[実施例〕 第1図は、本発明の半導体装置およびその製造方法の一
実施例を説明するだめのコンタクトホール部分の断面図
である。
この半導体装置は、半導体ザブストレート3を覆う5i
Oz層2にコンタクトホール1が開けられており、この
コンタクトホール1が、ワンド119932フ層4とア
ンドープトシリコン層5とで交互に埋込まれている。
半導体サブストレート3を覆っているSiO□層2に開
[−コされているコンタクトホール1は、次の条件によ
る減圧CV D (Lo@Pressure (J+e
micalVapor Deposition)を用い
て、リンドープトシリコン膜4とアンドープト・シリコ
ン膜5とを交カーに堆積するごとにより、埋込まれる。
堆積温度       510°C 圧力         860 m T Or rシリ
ニ7ンの原料ガス  S i zHa =100sec
mリンの原料ガス    10%P Hs =40se
cm不活性ガス      N、  −2410sec
mドープトシリコン層とアンドープトシリコン膜との交
互層は、チャンバ内でリンの原料ガスの供給を交互にオ
ン・オフすることにより堆積される。
〔発明の効果] 本発明の製造方法を用いて、深さが1ミクロン幅が約0
.2ミクロン以下のコンタクトホールを、埋込むことが
できた。二1ンタクトホールのド−プト膜は接触抵抗を
減らし、一方、アンドープ膜はコンタクトホールの被覆
性を増大させる。また、同一のチャンバ内でのドープし
膜およびアント−ブト膜の堆積により、内部層の汚染と
酸化の問題を除去できた。
【図面の簡単な説明】
第1図は、本発明の半導体装置と製造方法の−実施例を
説明するための:コンタクトホール部分の断面図である
。 1・・・・・コンタクトホール 2・・・・・S i、 02層 3・・・・・半導体サブストレー1 4・・・・・リンドープトシリコン層 5・・・・・アンドープトシリコン層

Claims (2)

    【特許請求の範囲】
  1. (1)開口されたコンタクトホールが、不純物ドープト
    半導体層および不純物アンドープト半導体膜の交互の層
    で埋込まれている絶縁体層を表面に有する半導体サブス
    トレートから成る半導体装置。
  2. (2)半導体サブストレート上の絶縁体層に開口された
    コンタクトホールを、半導体層堆積プロセスを用いて半
    導体で埋込むに際し、 堆積の間に、半導体ドーピング不純物源の供給をオン・
    オフし、不純物ドープト半導体膜および不純物アンドー
    プト半導体膜の交互の層を生成する半導体装置の製造方
    法。
JP16976990A 1990-06-29 1990-06-29 半導体装置およびその製造方法 Pending JPH0461225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16976990A JPH0461225A (ja) 1990-06-29 1990-06-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16976990A JPH0461225A (ja) 1990-06-29 1990-06-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0461225A true JPH0461225A (ja) 1992-02-27

Family

ID=15892518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16976990A Pending JPH0461225A (ja) 1990-06-29 1990-06-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0461225A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225378A (en) * 1990-11-16 1993-07-06 Tokyo Electron Limited Method of forming a phosphorus doped silicon film
KR100447107B1 (ko) * 2001-06-29 2004-09-04 주식회사 하이닉스반도체 반도체 소자의 플러그 폴리-실리콘막의 구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225378A (en) * 1990-11-16 1993-07-06 Tokyo Electron Limited Method of forming a phosphorus doped silicon film
KR100447107B1 (ko) * 2001-06-29 2004-09-04 주식회사 하이닉스반도체 반도체 소자의 플러그 폴리-실리콘막의 구조

Similar Documents

Publication Publication Date Title
CA1203642A (en) Method for the manufacture of integrated mos-filed effect transistor circuits in silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors
KR100546943B1 (ko) 반도체장치형성방법
JPH05234900A (ja) 半導体装置の製造方法
JPH04320330A (ja) 半導体装置のコンタクト部の形成方法
US7875939B2 (en) Semiconductor device including an ohmic layer
US6153507A (en) Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
KR960005046B1 (ko) 반도체 집적회로 및 그 제조 방법
US6833291B2 (en) Semiconductor processing methods
JPH0461225A (ja) 半導体装置およびその製造方法
JPH06112152A (ja) 半導体デバイスの接触部形成方法
EP1164630B1 (en) Silicide process having a variable silicon/metal ratio
JPH0528501B2 (ja)
JP2660072B2 (ja) コンタクトの形成方法
JP2674112B2 (ja) 半導体装置の製造方法
JP3447954B2 (ja) 半導体装置およびその製造方法
JP2586705B2 (ja) 半導体装置およびその製造方法
JPS61156885A (ja) 半導体装置の製造方法
JPH01173714A (ja) ブリツジ接点の形成方法
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPS62139321A (ja) 半導体装置の製造方法
JPH03133129A (ja) 半導体装置の製造方法
JP2001127159A (ja) 半導体装置の製造方法
JPH0244142B2 (ja)
JPH05166943A (ja) 半導体装置の製造方法