JPH0461293A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JPH0461293A JPH0461293A JP2169918A JP16991890A JPH0461293A JP H0461293 A JPH0461293 A JP H0461293A JP 2169918 A JP2169918 A JP 2169918A JP 16991890 A JP16991890 A JP 16991890A JP H0461293 A JPH0461293 A JP H0461293A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- base material
- circuit board
- conductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Chemical Vapour Deposition (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
(発明の目的]
(産業上の利用分野)
本発明は、高熱仁導性の絶縁基材を用いた甲導体素「実
装用の回路基板及びその製造方法に関する。 (従来の技術) 単組成もしくは多成分系、さらには複合材料系の焼結体
からなるセラミックス、単結晶もし、くはガラス及びガ
ラスと他の成分との複合体を用いた無機系もしくは無機
・金属複合体の絶縁基材とし、では、アルミナ、ベリリ
ア、フォルステラライト、スデ゛アタイト、炭化ノ1−
イ素、窒化フルミニウノ2、ノ、うイi・、チタニア、
各種のガラスも[、<はアルミナ−ガラス等のガラス複
合基板、金属ホ1111−−基板、立方晶窒化ホウ素や
ダイアモーl・の単結晶などが用いられている。これら
の絶縁基材を牢導体実装用回路基板とし1、て用いるた
めには、通常、導体もしくは導体層の形成や異種金属と
の接合を1]的として該基+a表面の一部分もしくは全
面を金属化する必要かある。 上述したセラミックス、ガラス、単結晶からなる絶縁拭
材の表面を金属化するjJ広とし、では、高融点金属法
、同時焼成法、厚膜回路形成法、薄膜形成法、直接メソ
4−法も[7くはダイレクトボンドカッパー法や活性金
属接合法などのような金属箔もしくは金属板を接合する
方法などかある。Lか12、これらの導体形成法には以
Fに述べるような欠点かある。 即ち、甲導体素子01高集積化、大電力化、1a速化に
伴い゛1−′、導体素了の総光熱量や単位面積あたりの
発熱量が増大[てきでいる。これに利し、近年窒化アル
ミニラl1、炭化ゲ・イ素、ダイヤE;)’等の1″、
カ熱0、導性の絶縁基材か開発、実用化されつつある。 このため、′1′、導体層基板に列して大電流化や大電
流密度か大曳できる状況になった。かかる窒化アルミニ
ウム、炭化ゲイ素、ダイアモンド等の高熱伝導性の絶縁
基材を用いると、°4′導体素子も、+ <は半導体集
積回路素子に大電流もしくは高密度配線て電流を流上る
ようになる。]、かしながら、これらの絶絶縁基材に比
較的大きな電流を高密の配線“ご流し2、かつ配線間隔
や配線幅が小さく、しかも配線密度の高い配線形成、注
は従来i′立されていなかった。上記第1−表に示すよ
うに銅のような金属箔も1−<は金属板を絶縁体基板2
1−に張りイー1ける方法を除く方法、つまり同時焼成
法、厚膜法、薄膜法、高融点金属メタライズ法、活性金
属メタライズ法、直接メツキ法などによると、通常のメ
ツキを施しても導体路の抵抗値は高密度配線や大電流用
配線としてはかなり高いことがわかる。例ス、ば、配線
幅0,5■で20mmの配線長を考えてみると、前述(
た各方法ともに配線の抵抗値(絶対値)(、!1〜0.
1Ωであり、2v)亀号n ニ20 m A ノ4流を
流すと、:?〜201TIVの電圧降五が起こることに
tiす、これは信号線電圧のoL〜 10(1に相当す
る人きな(jtjである。また、配線幅5■て211m
mの配線1文の配線1こ 500Vの・ζソートランジ
スタを実装した[i7J路基板において、、 OAの電
流を流また時には0.1〜1Wの電力が無駄に消費され
ることになる。蒸着やスバンタ等による膜形成やメツキ
法を長時間行なうことにより導体層の膜厚を厚くするこ
とは原理的にはEff能であるが、上述の問題点を工業
的に解決する手段としてはきわめて非現実的である。 以上の説明から明らかなようにパワーl=ランジスタ等
のような大電流用、高速素子・高集積回路等の高密度配
線か必要へ回路基板において、絶縁基材」9.の配線と
しては従来のメタライズ方法による配線形成では不十分
である。また、ダイL・クトボント法により導体金属を
絶縁基材」、に接合して配線を形成する方法や活性金属
法等により絶縁基材表面を、メタライズしてその−1,
に金属板もし、<は箔を半田付けもし5くはロウイ・コ
けにより接合して配線を形成する方法によれば絶縁体回
路基板の配線として大電流をなか七るか、金属板の力I
L丁精度や接合時の寸法精度、さらには接合時の熱膨脹
や熱変形の問題から配線幅、配線間隔の最小値は0.5
mm程度であり高密度で狭い間隔で配線を絶縁基材表面
、 がある。 また、上述し、たように銅板接合基材において銅板接合
後に化学ユッチュ/グや電解エツチングにより微細配線
を形成する方法も考えられるか絶縁基材の腐蝕や後加工
に時間がかかりすぎるとの問題点かあり、1−2業的に
成立させるのは困難である。 したがって、従来法による絶縁基材」への配線形成によ
ると高密度−″ご比較的大きな電流を流すことは無理−
〇あり、大電力集積回路素子やハイブリットパワー I
Cを実装し得る回路基板を製造することか困難であった
。更に、ダイレクトボンド法により金属を絶縁板村上に
接合して配線を形成する方法や活性金属法等により絶縁
体基板表面をメタライズしてその上に金属板もしくは箔
t゛r−m付けも[2くはロウ付げにより接菖L2て配
線を形成する方法によれば、たとえ導体金属層か絶縁体
基板上に形成されたとし、でも金属層の厚さが0.11
以十と比較的厚いために、良導体金属層と絶縁基材との
熱膨脹係数の差に起因すZ〉残留熱応力により、絶縁基
材と配線の界面、とりわけ配線の端部飼近の絶縁体基材
もしくは接合界面に亀裂か生じるという不良か発生し2
易い。具体的には、’l’−導体素子やリード線シール
リング等の金属部材を配線上にボンディングする際、或
いは前記回路基板に!4!−導体素rを実装し、信頼性
加速試験(TCT、サマルザイクル試験)を行なう際に
加わる温度変動又は素j′の実使用時における熱履歴に
より、絶縁基材と配線の界面部分に加わる熱応力を緩和
する作用が働くために接合界面に亀裂が生じるという不
良が発生し易い。この現象は、配線の厚さが厚くなるに
伴って顕著であることが確められている。 このため、例えば銅板−窒化アルミニウムの組8わせに
よる回路基板の場合には鋼板厚を0.3mm以上にする
ことは実用上困難であった。 (発明が解決しようとする課題) 本発明は、上記従来の問題点を解決するためになされた
もので、十分な厚さを有すると共に熱応力影響による絶
縁基材からの剥離発生を防止し5た低抵抗の導体層を有
する回路基板及びその製造方法を提供しようとするもの
である。 [発明の構成] (課題を解決するだめの手段) 本発明に係わる回路基板は、絶縁板村上に良導電金属を
主成分とし、0,5〜20 vol96の該金属より熱
膨張率か低い材料からなる微粒子が分散されだ厚さ20
μm以上の導体層を設けたことを特徴とするものである
。 上記絶縁基材は、例えば単組成もしくは多成分系、さら
には複合材料系のセラミックス焼結体、4を結晶も、<
はガラス及びガラスと他の成分との複合体を用いた無機
系もしくは無機・金属複合体を挙げることかでき。具体
的には、アルミナ(Al103 ) 、ベリリア(Be
d) 、7*ルステライト、ステアタイト、炭化ケ゛イ
素(SiC)、窒化アルミニウム(AρN)、窒素ケイ
素、(SI3N4)ムライト、チタニア、各種のガラス
もしくはアルミナ−ガラス等のガラス複合材、金属ホー
ロー材、立方晶窒化ホウ素やダイアモンドの単結晶など
を用いることができる。特に、窒化アルミニウム、炭化
リイ素、ダイアモンド、立方晶窒化ホウ素(BN) 、
窒素々イ素、リン化ホウ素(BP)、ベリリアもしくは
アルミナの中から選ばれた1つ以上の物質を主成分とす
る単結晶体もしくは多結晶体及びそれらの複合体を用い
ることが好ましい。さらに好ましくは、該のレーザフラ
ッシュメ去によりρj定された熱伝導率か17〔IW
/’ m K息子である絶縁基材か好適である。まl・
、こitらの多結晶体は児y丁焼結、高圧合成、雰囲気
加圧焼結、−軸加圧焼結、反応焼結等によ−4.て迫常
得られる。かかる焼結体の製造に際し−こは、焼結助剤
を用いて焼結したものであ・2でもよい。また、ij4
」Re 焼結体ヲ米国特i第4.847221号明細書
1、力、されているよりな方法で高純度化処理し−で得
られたもC1じCあ−っでもよく、更に助剤無添加−で
製造さオ]たものであ)でもよい。 上記良導電金属と1では、例えば銅、銀、金等を挙げる
ご、とかできる。 」2微校了を構成Aる良導電金属より熱膨張率が低い材
料とし、τ、4ヨ、倒さば高融点金属、又(=窒化アル
ミニウl4、炭化ケ・イ素、ダイヤモーンド、立方晶窒
化ホウ素、窒素)1イ素、リン化ホウ素、へりリア、T
ルミナの中から選ばれる少なくとも]種からなるセラミ
ックス等を用いることかCきる。 特に、絶縁基材もしくはその主成分と同一の物質又はそ
の主成分を構成する陽イオンの酸化物か望ま1061体
的には、絶縁基410十成分か窒化アルミ:、ラムの場
合、窒化アルミ−;ラムもしくは酸化アlL、 Eニウ
ムの微粒子か均一・に導体層中1、“分散し、ているこ
とか望ましい。かかる@校了の粒4J”: 、、!’、
、’
装用の回路基板及びその製造方法に関する。 (従来の技術) 単組成もしくは多成分系、さらには複合材料系の焼結体
からなるセラミックス、単結晶もし、くはガラス及びガ
ラスと他の成分との複合体を用いた無機系もしくは無機
・金属複合体の絶縁基材とし、では、アルミナ、ベリリ
ア、フォルステラライト、スデ゛アタイト、炭化ノ1−
イ素、窒化フルミニウノ2、ノ、うイi・、チタニア、
各種のガラスも[、<はアルミナ−ガラス等のガラス複
合基板、金属ホ1111−−基板、立方晶窒化ホウ素や
ダイアモーl・の単結晶などが用いられている。これら
の絶縁基材を牢導体実装用回路基板とし1、て用いるた
めには、通常、導体もしくは導体層の形成や異種金属と
の接合を1]的として該基+a表面の一部分もしくは全
面を金属化する必要かある。 上述したセラミックス、ガラス、単結晶からなる絶縁拭
材の表面を金属化するjJ広とし、では、高融点金属法
、同時焼成法、厚膜回路形成法、薄膜形成法、直接メソ
4−法も[7くはダイレクトボンドカッパー法や活性金
属接合法などのような金属箔もしくは金属板を接合する
方法などかある。Lか12、これらの導体形成法には以
Fに述べるような欠点かある。 即ち、甲導体素子01高集積化、大電力化、1a速化に
伴い゛1−′、導体素了の総光熱量や単位面積あたりの
発熱量が増大[てきでいる。これに利し、近年窒化アル
ミニラl1、炭化ゲ・イ素、ダイヤE;)’等の1″、
カ熱0、導性の絶縁基材か開発、実用化されつつある。 このため、′1′、導体層基板に列して大電流化や大電
流密度か大曳できる状況になった。かかる窒化アルミニ
ウム、炭化ゲイ素、ダイアモンド等の高熱伝導性の絶縁
基材を用いると、°4′導体素子も、+ <は半導体集
積回路素子に大電流もしくは高密度配線て電流を流上る
ようになる。]、かしながら、これらの絶絶縁基材に比
較的大きな電流を高密の配線“ご流し2、かつ配線間隔
や配線幅が小さく、しかも配線密度の高い配線形成、注
は従来i′立されていなかった。上記第1−表に示すよ
うに銅のような金属箔も1−<は金属板を絶縁体基板2
1−に張りイー1ける方法を除く方法、つまり同時焼成
法、厚膜法、薄膜法、高融点金属メタライズ法、活性金
属メタライズ法、直接メツキ法などによると、通常のメ
ツキを施しても導体路の抵抗値は高密度配線や大電流用
配線としてはかなり高いことがわかる。例ス、ば、配線
幅0,5■で20mmの配線長を考えてみると、前述(
た各方法ともに配線の抵抗値(絶対値)(、!1〜0.
1Ωであり、2v)亀号n ニ20 m A ノ4流を
流すと、:?〜201TIVの電圧降五が起こることに
tiす、これは信号線電圧のoL〜 10(1に相当す
る人きな(jtjである。また、配線幅5■て211m
mの配線1文の配線1こ 500Vの・ζソートランジ
スタを実装した[i7J路基板において、、 OAの電
流を流また時には0.1〜1Wの電力が無駄に消費され
ることになる。蒸着やスバンタ等による膜形成やメツキ
法を長時間行なうことにより導体層の膜厚を厚くするこ
とは原理的にはEff能であるが、上述の問題点を工業
的に解決する手段としてはきわめて非現実的である。 以上の説明から明らかなようにパワーl=ランジスタ等
のような大電流用、高速素子・高集積回路等の高密度配
線か必要へ回路基板において、絶縁基材」9.の配線と
しては従来のメタライズ方法による配線形成では不十分
である。また、ダイL・クトボント法により導体金属を
絶縁基材」、に接合して配線を形成する方法や活性金属
法等により絶縁基材表面を、メタライズしてその−1,
に金属板もし、<は箔を半田付けもし5くはロウイ・コ
けにより接合して配線を形成する方法によれば絶縁体回
路基板の配線として大電流をなか七るか、金属板の力I
L丁精度や接合時の寸法精度、さらには接合時の熱膨脹
や熱変形の問題から配線幅、配線間隔の最小値は0.5
mm程度であり高密度で狭い間隔で配線を絶縁基材表面
、 がある。 また、上述し、たように銅板接合基材において銅板接合
後に化学ユッチュ/グや電解エツチングにより微細配線
を形成する方法も考えられるか絶縁基材の腐蝕や後加工
に時間がかかりすぎるとの問題点かあり、1−2業的に
成立させるのは困難である。 したがって、従来法による絶縁基材」への配線形成によ
ると高密度−″ご比較的大きな電流を流すことは無理−
〇あり、大電力集積回路素子やハイブリットパワー I
Cを実装し得る回路基板を製造することか困難であった
。更に、ダイレクトボンド法により金属を絶縁板村上に
接合して配線を形成する方法や活性金属法等により絶縁
体基板表面をメタライズしてその上に金属板もしくは箔
t゛r−m付けも[2くはロウ付げにより接菖L2て配
線を形成する方法によれば、たとえ導体金属層か絶縁体
基板上に形成されたとし、でも金属層の厚さが0.11
以十と比較的厚いために、良導体金属層と絶縁基材との
熱膨脹係数の差に起因すZ〉残留熱応力により、絶縁基
材と配線の界面、とりわけ配線の端部飼近の絶縁体基材
もしくは接合界面に亀裂か生じるという不良か発生し2
易い。具体的には、’l’−導体素子やリード線シール
リング等の金属部材を配線上にボンディングする際、或
いは前記回路基板に!4!−導体素rを実装し、信頼性
加速試験(TCT、サマルザイクル試験)を行なう際に
加わる温度変動又は素j′の実使用時における熱履歴に
より、絶縁基材と配線の界面部分に加わる熱応力を緩和
する作用が働くために接合界面に亀裂が生じるという不
良が発生し易い。この現象は、配線の厚さが厚くなるに
伴って顕著であることが確められている。 このため、例えば銅板−窒化アルミニウムの組8わせに
よる回路基板の場合には鋼板厚を0.3mm以上にする
ことは実用上困難であった。 (発明が解決しようとする課題) 本発明は、上記従来の問題点を解決するためになされた
もので、十分な厚さを有すると共に熱応力影響による絶
縁基材からの剥離発生を防止し5た低抵抗の導体層を有
する回路基板及びその製造方法を提供しようとするもの
である。 [発明の構成] (課題を解決するだめの手段) 本発明に係わる回路基板は、絶縁板村上に良導電金属を
主成分とし、0,5〜20 vol96の該金属より熱
膨張率か低い材料からなる微粒子が分散されだ厚さ20
μm以上の導体層を設けたことを特徴とするものである
。 上記絶縁基材は、例えば単組成もしくは多成分系、さら
には複合材料系のセラミックス焼結体、4を結晶も、<
はガラス及びガラスと他の成分との複合体を用いた無機
系もしくは無機・金属複合体を挙げることかでき。具体
的には、アルミナ(Al103 ) 、ベリリア(Be
d) 、7*ルステライト、ステアタイト、炭化ケ゛イ
素(SiC)、窒化アルミニウム(AρN)、窒素ケイ
素、(SI3N4)ムライト、チタニア、各種のガラス
もしくはアルミナ−ガラス等のガラス複合材、金属ホー
ロー材、立方晶窒化ホウ素やダイアモンドの単結晶など
を用いることができる。特に、窒化アルミニウム、炭化
リイ素、ダイアモンド、立方晶窒化ホウ素(BN) 、
窒素々イ素、リン化ホウ素(BP)、ベリリアもしくは
アルミナの中から選ばれた1つ以上の物質を主成分とす
る単結晶体もしくは多結晶体及びそれらの複合体を用い
ることが好ましい。さらに好ましくは、該のレーザフラ
ッシュメ去によりρj定された熱伝導率か17〔IW
/’ m K息子である絶縁基材か好適である。まl・
、こitらの多結晶体は児y丁焼結、高圧合成、雰囲気
加圧焼結、−軸加圧焼結、反応焼結等によ−4.て迫常
得られる。かかる焼結体の製造に際し−こは、焼結助剤
を用いて焼結したものであ・2でもよい。また、ij4
」Re 焼結体ヲ米国特i第4.847221号明細書
1、力、されているよりな方法で高純度化処理し−で得
られたもC1じCあ−っでもよく、更に助剤無添加−で
製造さオ]たものであ)でもよい。 上記良導電金属と1では、例えば銅、銀、金等を挙げる
ご、とかできる。 」2微校了を構成Aる良導電金属より熱膨張率が低い材
料とし、τ、4ヨ、倒さば高融点金属、又(=窒化アル
ミニウl4、炭化ケ・イ素、ダイヤモーンド、立方晶窒
化ホウ素、窒素)1イ素、リン化ホウ素、へりリア、T
ルミナの中から選ばれる少なくとも]種からなるセラミ
ックス等を用いることかCきる。 特に、絶縁基材もしくはその主成分と同一の物質又はそ
の主成分を構成する陽イオンの酸化物か望ま1061体
的には、絶縁基410十成分か窒化アルミ:、ラムの場
合、窒化アルミ−;ラムもしくは酸化アlL、 Eニウ
ムの微粒子か均一・に導体層中1、“分散し、ているこ
とか望ましい。かかる@校了の粒4J”: 、、!’、
、’
【て14、微分散性、電気抵抗値及びIL頼性の観
点から ()、1〜51i口1の範囲dすることか望ま
Iい。 また、111]記微粒子の導体層中の含イ」二を限定し
7た理由11、ぞのfa 捕0.5 vol%未満にt
Z、と、導体層の熱膨張′♀1を絶縁基杓のそれにi!
IUさゼることか困難となり、−ノシその量か201r
o l 96を越スると微粒子か導体層の構成成分で
ある副溝に比べて抵抗か高いため、助望の低抵抗の導体
層を形成づることかできなくなる。。 −1−2導体層の厚さ苓限定した理由は、厚膜導体層の
人質的な限界である20 l1m !、1 lに【5な
いと低抵抗化等の効果を実現できなくなるからである。 より好まj、い導体層の厚さは、80I1m以上である
。 また、本発明に係わる別の回路基板は絶縁基材1−に良
導電金属を主成分と12.0,5〜20νo l 9の
の微細な気孔か分散された厚さ20.avn以」−の導
体層り設置うたごとを特徴44するものである。 」を己微細な気孔の分散量を限定1、た理由1コ、その
二を0.5volf)0未満にすると、導体層の熱膨張
イくを絶、縁基祠のそれに近似させるこ11−か困難と
なる1゜−,15、導体層中の気孔の量か増大する1″
件っで、抵抗値か増大12で所望の低抵抗の導体層を形
成すZ、ことか°できなくなる。例オば、(銅1−気孔
か分散された導体層の導電率)/(銅の導電率)の比率
を縦軸と(5、前記導体層に分散(−た気孔率(VO1
90)を横軸と(9、た第7図におLT−r、気孔率の
増大に仕って前記比率か低ドする。このため、前記比率
か6096程度(抵抗値で2.7X、O−”) aなる
20〜・o1%を気孔率の上限とする。 次に、本発明に係わる回路基板の製造方法を図面を参照
[7て説明する。 ■、まず、第1図(a)に示すように絶縁基材1を用意
する。ここに用いる絶縁基材1が非酸化物系(例えばA
47N等)からなる場合には、酸化性雰囲気中で熱処理
して表面に酸化被膜2を形成する。この場合、金属アル
コキシド等の塗布膜を形成15、υ11熱分解等により
酸化被膜を形成、でもよい3.つづいて、写真蝕刻法等
により、、、 ′/jストパターシ 3を形成[12、
該レジストパターン 3により絶縁部、祠 I−1に例
λば深さ20/7rn以、て幅が(10μm以)二の溝
4を50μm以トの間隔で2つ息子形成する(第1図(
b)図示)。この場合、デンプレート等I、よるバンク
形成を行い基材]−5に溝を形成1、こむ、よい。ひき
−)づき、第1図(C)に示すよ)に例、そば銅、銀、
金から選ばれる良導電金属の粉+5に0.5〜20 y
o19oの該金属より熱膨張率が低い材料からなる微粒
子及び有機バインダを混合して調製したペースト 5を
前記C4内に充填する。 次いて、アルゴンなどの希ガスもl、 <は窒素ガス等
の不活性雰囲気中で600℃以上、好まし2くは」Ω6
6〜、 i)85℃で焼成を行うことにより第1図(d
)に示すようにに前記溝4と同等の1法を持ち、前記基
材1表向の酸化被膜との間で共晶物層6を介17て接合
された導体層7を形成することにより回路基板を製造す
る。かかる工程において、レジストパターン3は、燃焼
、除去される。 ■、まず、第2図(a)に示すよ・)に絶縁基材lをメ
41意する。ここに用いる絶縁基材 1か非酸化物系(
例えばAΩN等)からなる場合には、酸化性雰囲気中で
熱処理して表面に酸化被膜2を形成する。一つづいて、
基材1全面にシリ:コン酸化膜、シリ″7ン窒化膜等の
絶縁膜8を堆積し5、写真蝕刻法等により形成されたレ
ジストパターン(図示せず)をマスクと[、て前記絶縁
膜8を選択的にエッチングして前述したのと同様な溝4
を2つ以上形成する(第2図(b 、)図示)。ひきつ
づき、第2図(C)に示すように前述、た組成のペース
ト 5を前記溝4内にその内面から所望の隙間をありで
充填する。次いで、前記■と同様な条件にて焼成を行う
ことにより第2図(d)に示すようにに前記絶縁膜8の
溝4内の埋め込まれたそれとほぼ同等のζJ法を有し、
前記基11表面の酸化被膜との間で共品物層6を介し、
て接合された導体層7庖形成することにより回路基板を
製造する。このようなゴー程で製造された回路基板にお
いては、導体層7と溝4内面の間に隙間か形成されるが
、第3図に示すよ・)に合成樹脂層9によりその隙間を
埋め込んでもよい。 ■、まず、第4図(a)に小Aよ−)に絶縁基材jを用
意する。っづい゛こ、この絶縁基材 1 、、、、h、
l:: k;真蝕刻法等にコリ[、・シストパターン
(図示(4ず)を形成、た後、該レジストバターシをマ
スク2、して前記基(イ ]1表を選択的に]〜ツf;
グ(、て前述したのと同様な幅寸性゛ζ・深さの異なる
満4a、4hを2つ以」−形成する(第4図(b)図示
)。この場N 、L/−ザーユソヂレグ、ドライエヅチ
ング、機械加1等により基材表面を選択的に除去し7溝
を形成(7°Cもよい。前記絶縁基イ11が41−酸化
物系(例えばAρN等)からなる場合には、酸化v1雰
囲気中で熱処理し“C溝4a、4bを含む基441表面
に酸化被膜2を形成する(第4図(c)図示)。ひきつ
づき、第4図((1)に小すよ−)に前述した組成のペ
ースト 5を前記溝4a、 4b内に充填する。次いて
、前記■点間様な条(’lに°ζ゛焼成を行うことによ
り第4図(e)に7」りすようにに前記a4と同等の一
=j法を持ち、前記基材 I表i1i’iの酸化被膜と
の間で共品物層6を介して接合された導体層7a、7b
をJ?j成する口上により回路基板を製造する。 ■、前記■と同様な方法により第5図(a)に示すよう
に満4a、4bを含む絶縁基材 1表面に酸化被膜2を
形成する。つづいて、前述(、た組成のベスト 5を前
記溝4a、 4b内にその内面から所望の隙間をあけて
充填する(第5図(b)図示)。次いで、前記■と同様
な条件にて焼成をH’、)ことにより第5図(e)に示
すようにに前記絶縁膜8の溝4.a、 4b内の埋め込
まれ、それとほぼ同等の寸法を有し、前記基材1表面の
酸化被膜との間で共品物層6を介して接合された導体層
7a、 7bを形成することにより回路基板を製造する
。 本発明に係わる回路基板の製造方性は、前述し、た方法
の他に次のような種々の形態を採用することできる。 (1)前記■〜■の方法において、微粒J′の代わりに
気泡が存在するペーストを用いて導体層を形成すること
により回路基板を製造する。ががる方法では、0.5〜
20vol96の気孔が分散された導体層か形成さオ]
る。 (2)前g己(JD〜■の方法において、例えば銅4、
銀、金から選ばれる良導電金属の酸化物、錯体、ハロノ
ア°ン化物、硝酸塩、その他の還元により該良導電金属
単体となり得る化合物の粉末又1はゾル、ゲルに05〜
20vol9.:iの該金属以外のヰ41からなる微粒
子及び有機バインダを混合り、 ?、ペーストを用いて
導体層を形成することにより回路基板を製造ずZ〉。か
かる方n2ては、水素ガスとアルゴンなどの礼ノブノ、
もしくは窒素ガス等の不活性ガスとの混合雰囲気中、つ
まり還元性雰囲気中で、該ペースト中の良導電金属の酸
化物などか分解還元I、て金属となる温度まで加熱保持
し2、し、がる後にアルゴンなとの互ガスもしくは窒素
ガス等の不活性雰囲気中で600℃以上好ましくは10
66〜1085℃で焼結セしめ、絶縁基材と接合された
導体層を形成する。 この場合、前記(1)と同様に微粒子の代わりに気泡か
存在するペーストを用いてもよい。 (3)j’g形成をレジストパターン以外−C行う前記
(2)〜・■の方法におい°C1銅、銀、金から選ばれ
る良導電金属の粉末に微粒子−及び有機バインダを配合
し、たグリーンシート(又は微粒子を含まないグリーン
ンー ト)を絶縁基材」−に載せ、1′板もり、<は溝
パターンに対応するテンプレートにょる一軸加圧もしく
は静水圧加圧によりグリーニジ〜トを溝に充填させるか
、グリーンシートを〕−め満の大きさと同しかそれ以下
に切断加]、(2て溝の中に埋め込口、シかる後アルゴ
ンなどの希ガスもしくは窒素ガス等の不活性雰囲気中で
600℃以上好ましくは1066〜・1085℃で焼結
せしめ、絶縁基材と接合された導体層を形成し°C回路
基板を製造する。この工程において、溝からはみでたグ
リーンシートは加熱−1程の前にパンチング、レーザ
カッティング等により切断除去するか、もしくは焼結接
合後に研削等により除去する。 り4)溝形成をレジストパターン以外で行う前記■〜・
■の方法において、ハロゲン化銅、ド記構造式で竜され
るビスアセチルアセトナト銅(II)錯体もし、くはぞ
の菖導体などの銅、銀、金から選ばれる良導電金属を含
む化合物のガスを原料と17、熱分解CV D 、、熱
泳動CVD、レーサー分解CV D 、プラズマCVD
、ECRプラズマCV D 。 λ、10C■DなどのCV D t、、;により絶縁基
材の溝に良導電金属膜を室温以上、1085℃以下で堆
積し1溝以夕1の良導電金属膜をエッチバック等により
除去して溝内に良導電金属を残存させた後、アルゴニ、
なとの希ガスも(1,<は窒素ガス等の不活性雰囲気中
で600℃以、好ましくは1066〜1085℃で焼結
せしめ、絶縁基材と接合された導体層を形成し、て回路
基板を製造する。 イυ【5、式中のR,、R2は水素、アルキル基、フル
オロアルキル基を示す。 本発明に係わる回路基板は、前述し5た導体層に半導体
素r、甲導体集積回路素子をダイボンディングするか、
絶縁基材上にDBC法等により別途接合された銅製導体
L、又は他の方法により形成。 されたメタライズ層もし5くはその表面苓メツキも1、
<はPVD法てニラゲルや金で被覆した導体」に)4′
導体素子、半導体集積回路素子をダイボンディングし、
で実装される。具体的には、第6図に示す構造か挙げら
れる。即ち、図中の11は絶縁基材てあり、この基材1
1には溝12内に埋め込まれた複数の導体層13が設け
られている。なお、これら導体層13の前記基材11と
の接触部には酸化被膜との共晶物層14か形成されてい
る。前記導体層13以外の前記基111表面には、例え
ばDBC法により接合された複数の銅製導体15が共晶
物層14を介して形成されている。これら導体j5上に
は2.!4′a(層16を介して2+≦導体素子17が
ダイボンディングされている。これら半導体素子17上
面の@極バッド(図示せず)は、ワイヤ18を介して前
記導体層13に接続されている。なお、図中の19は前
記基材11の裏面側に共晶物層14を介して接合された
導体である。 また、本発明に係わる回路基板上に抵抗やコンデンサ、
複数の半導体素子も【、<は半導体集積回路素子′を同
U、旨こ形成もしくは実装置−1それらの素子間と及び
それら素子と外部端子間を前述Eまた導体層で接続した
、いわゆるハイブリッドIC基板や複合基板とし、で用
いることかできる。 (作用) 本発明の回路基板は、絶縁基材上に良導電金属を主成分
とし5、所定量の該金属膜り熱膨張率が低い材籾からな
る微粒子5yは気孔が分散された所定厚さの導体層を設
けた構造を有するため、前記微粒−f等により導体層の
熱膨脹率を絶縁基材のそれに近似゛Cきる。その結果、
ボンディングやTCT試験や実使用時の熱サイクルに際
して前記導体層か絶縁基材との熱膨脹率の差に起因する
熱応力によって接合界面付近で亀裂等の不良が発生する
のを防止でき、厚膜印刷の厚さ限界(20μm)以上の
厚さにできる。従って、電気抵抗値が、7X 10−6
Ωe、in以上で3.6X 10−’Ωe1m以■、最
以下もlXl0”Ωcm以ドと低抵抗で比較的大きな電
流を流せる高密度の導体層を有する回路基板を得ること
かできる。 また、本発明1d。によれば絶縁基材に満苓j1′、成
し、この溝内にペースト等を充填し、焼成するごとによ
って、前記基材に対(、て機械的嵌合と几晶接合の複合
作用により接合された微細幅の導体層を高密度で形成で
きる。しかも、導体層は所定二の微粒子又は気孔が分散
されているため、既述(たように厚膜印刷の厚さ限界以
1−のj早さにできる。 具体的には、厚さか20μm以十、息子び間隔が0.5
■以下の導体層を形成できるため、既述し、かように電
気抵抗値か、7X10”−’Ωc11以上で 3.6X
10−6ΩC「以)′、最悪でも〕×10−9Ωcm以
ドの低抵抗化と高密度化を実現できる。 (実施例) 以下、本発明の実施例を詳細に説明する。 実施例1 まず、不純物酸素量1,0利# % 、 、q′均−次
粒3=径0,6μmのAΩN粉に添加物とし2て甲−均
粒径0.1μm、純度99 、996のY、03粉を
3重量00加え、この混合粉をドクターブレード法によ
り厚さ400μn〕の2枚のシルトに作製した。−)づ
いて、こオ′)らミ、−h ’t150kg f /
cm”のt丁力士、80 ′c”C’40分間加熱して
積層(7た後、251DC角にLυ断[、た。 ひさつづき、窒素気流中、最高温度 600”Cま°で
加熱l、5、積層体中のバインダを除去した。この後、
この積層体をカーホン製し〜夕炉内て1気IJの窒素ガ
ス雰囲気トにて1800℃”ζ 3時間、焼成して21
)I角、0.835non厚のAΩN基材を作製し5た
。この基材の熱伝導率をI、−サー°ノラソシコ法で測
定(−たところ、200W / nlに−Cあ−った。 次いて、前記基材を1100℃の乾燥空気中で熱処理L
lて約、5IJmの酸化被膜をj■二成[、た。この基
材の表面にトラパン印刷用の感光樹脂(旭化成、APR
)を塗布し、回路パターンのネガフィルムにより露光、
現像をtjなってL−レ・スl−ベターンを形成し、た
。このレジストパターンによって形成さねた溝は、前述
しまた第1図()))の如く溝の底面かAρN基材に達
しており、溝の深さは0.25mm、幅は2mm、
1m+u、 0.5m+n、 0.25+no+、
0.1mmの溝が0.5+nm、0.25mm、0.
1+nmO間隔て形成され、更に前記基材の中央には5
■角のコー゛〕の溝か形成された。つづいて、粒t10
.9μmの銅粉末に 5°oa度のPVA水溶液を銅粉
末に対し 3重ff19゜添加して混合した後、 20
(lメツシュの篩を通し−C造粒(、へヘーストを前記
基材の溝に擦り込んで充填15た。 基オ・イの重量増加と溝の容積、銅粉末の真密度がら計
W、 した銅粉末の充填率は、約51 Qoであった。 ひきつづき、フォーミングガス(水素:窒素−2・9の
混合ガスに水蒸気をO,04g/’(l含ませたガス)
中で700℃にまで昇温加熱し2、レジストを燃焼・除
去した。その後、この基材を、4 ppmの酸素を含ん
だ窒素雰囲気中で1070℃に加熱]、て焼成し、た。 このように焼成により厚さが最大的0.、3mmで、先
に形成された溝の幅よりも伶かに幅の広い導体層が精度
よく形成できた。この導体層の断面を、電子顕微鏡で観
察1゜7、導体層を剥離さセてアルキメデス法で密度を
測定し、たとごろ、相対密度が約97%で2μm以Fの
微細な気孔が分散した構造であることがわかった。 上述した方法で製造した50枚の回路基板に−)いて以
下に説明才るi+価試験を行なった。 (f:)、 IQ流4端了法により導体層の電気抵抗値
をAl1定またところ、鼓も幅の狭い O,1,O3l
l1m、断面積か0.[]112mmの導体層部分にお
いても、長さ18Il1gJ当たりの抵抗値か03n〕
Ωと極めて小さく、初期の目的にかなう導体層か実現て
きた。 ■、前記回路基板において、最も幅の広い(幅2+nI
!1)の導体層の上にネールヘッドjl−,1,5++
+mの金属棒を土用(=1けし5、この金属棒を貞」、
に引っ張−〕て導体層かAΩN基材十から!IJ a−
#る時の引っ張り加重を測定し一〇接合強度を評価した
。その結果、14.3−!−2.6kg/’cm2の接
合強度か得られ、実用J−問題のない二とが羅認された
。 ■7回路基板の基材中央部に形成し5た約5■角の導体
層(導体バット)]−に半[(−1層を載ぜt−後、回
路基板を不活性雰囲気中でホットブL7・−1・上に載
せて牢H]の融点以1に加熱し、融解(、た十[1層1
に一′1′導体素子を載せ、史に平面スクラブを加え一
ζ−回路p板の導体バンドに対し半導体素子を→−分に
濡らし、気泡を巻き込まない状態て゛七Fil fil
けした。つづい°C1回路基板をホットプレー 1・か
ら取り出I1、室温まで冷却して半導体素子をグ2イボ
シデづングしt二。次いで、グイポンデイニゲさ才また
4(導体素子の電極パッド部J、回路基板の幅0.25
[D[lと 2mmの導体層の間を超音波ボンダにより
/ルミワイヤで接続(、た後、リー ド端子を導体層」
−1に゛1−田1人1Jより接続した。 このような半導体素子が実装された回路W教導、+15
0℃/−50℃の→〕〜マルサイクルテストにか(」た
ところ、100Dザイクルの試験後に目視し1、くは実
体顕微鏡で判別できるような亀裂や剥離は全く生(、な
か、]た。また、実装された甲、導体層J′に−)いて
熱抵抗を調べたところ、実用上問題のないことかわかっ
た。かかる試験により、信頼性に優イL1微細で電気抵
抗値の低い導体層が形成されでいることから、大きな電
流密度を取ることがi5J能なl導体実装回路基板を実
現できた。 実施例2〜7 ます、201u[11角、 0.6351厚さのダイヤ
モ;ド基材、アルミナ基材、六万品窒化オ・つ素弔結晶
基祠、炭化ゲイ索基杓と、直径2o酊−12I厚さ゛の
ベリリア括イ2(と、5重QOoのイッ(・すTを添加
(1,て窒素雰囲気加圧焼結[,5た20+un+角、
0.635■厚さの窒化ケイ素基+(を用p′、+、た
。01(記ダイヤセント゛基材と窒化ホウ素基十イに一
ついでは、部分加水分解1、たアルミニ―ウムブロボ4
〜シトのイソブ[〕ビル溶液苓スピンニフーヲィシグ1
こより塗布]2“ご400℃で熱処理することにより表
面に酸化物被膜を形成[、た。また、炭化ケイ素基材、
窒化ケイ素基材は実施例〕と同様な方法で酸化被膜を形
成[、た。これら6種類の基材に実施例]−と同様の方
法により導体層と導体パッドを形成した。このよう方法
によI〕厚さか最大的0.13m11で、先に形成され
た溝の幅よりも僅かに幅の広い導体層が精度よく形成−
Cきた。この導体層の断面を、電工顕微鏡で観察[2、
導体層を剥離させてアルキメデス法で密度を測定したと
ころ、相対密度かそれぞれ約9796で2μnl以Fの
微細な気孔か分散(、た構造であることがわかった。 上述した方法で製造し5た20枚の各回路基板につい”
C以ドに説明する評価試験を行なった。 ■、 91流4端f法により導体層の電気抵抗値を計1
定(たところ、最も幅の狭い0.103mIllXlf
i而積かO,OL2+n面’の導体層部分においても、
長さl 810[D当たりの抵抗(iijかQ28rr
+Ω〜0 、374 mΩと極めて小さく、初期の目的
にかな)導体層が実現てきた。 (2)、前記回路基板において、最も幅の広い(幅2.
1)の導体層の十、にイ、〜ルヘッド径、.5I5mの
金属棒を2e Fll付け(7、この金属棒を真」に引
っ弘2・って導体層か各基材上から剥離する時の引っ張
り加重をM]定[、て接合強度を評価した。その結果、
7〜15kg/’e、m’の接合強度か得られ、実用上
問題のないことか確認された。 ■1回路基板の基材中央部に形成した約5m+++角の
導体層(導体パッド)」、に半1](層を載せた後、回
路基板を不活性雰囲気中゛Cポットプレー ト」−に載
せて半田の融点以」、に加熱し、融解し、た牢+iTI
層上に゛」゛導体素子−を載せ、更に′+シ而ススクラ
ブ4加て回路基板の導体パッドに対し半導体層J′を」
−分に濡ら]7、気泡を巻き込まない状態て+= rn
bけしだ。つづいて、回路基板をホットプレートから
取り出し、室温まで4却して24′導体素子をダイボ〉
ディング[lこ。次いで、ダイボンディングさ才1)二
十導体素子の電極パッド部と回路基板の幅0.25+u
11、!:2mm(7)導体層の間を超音波ボンダによ
りアルミ・ツイヤて接続【5た後、リー ト端子を導体
層上に半1月l去により接続した。 このJうな半導体層j−か実装された回路基板を、+
、50で/−50℃のヅーマルサイクルテストにかけ
たところ、1000ザイクルの試験後にいずれの回路基
板も「1視もしくは実体顕微鏡で判別できるような亀裂
や剥離は全く生じなかった。また、実装された半導体層
−」′に−)いて熱抵抗を調べたところ、実用、1問題
のないことかわかった。かかる試験により、Ili頼性
に優れ、微細で電気抵抗値の低い導体層が形成されてい
ることから、大きな電流密度を取ることが可能な半導体
装回路基板を実現できた。 実施例8〜10 実施例1と同様の表面酸化したAρN基利と、実施例2
〜・7と同様なアルミナ基材及び表面酸化された窒化ノ
1”イ素基材を用い、各基材の表面にトッパン印刷用の
感光樹脂(旭化成、APR)を塗布]52、回路パター
ンのネガフィルムにより露光、現像をイ1な、でし・、
ンスL・パターンを形成L1、た。この1ノンストパタ
ーンIごよって形成された満1は、前述l、た第1図(
b)の如く溝の底面が基材に達り。 でおり、溝の深さは0.25au+、幅は2)、1■、
0.5mm、 0.25+u+、oIIIIIl+ノ溝
が0.5mm、0.25mm50.1■の間隔で形成さ
れ、史に前記基材の中央には5cv角の1つの溝が形成
された。−っづいて、粒径、271mのCu=O粉末に
590濃度のPVA水溶液をCIJ20粉末に対し3重
量 96添加して混合した後、200メツシユの篩を通
した造粉1−たペーストを前記基材−十の溝に擦り込ん
で充填した。基材の屯;増加と、溝の容積、Cu2O粉
末の真密度から51算したCu、、0粉末の充填率は約
48?oであ)tユ。ひき−)づき、−7オーミングガ
ス(水素窒素−2:9の混合ガスに水蒸気を0 、04
K 、、、、’ρ含まぜたガス)中で700℃にまで
昇温加熱[5,1/ンストi燃焼・除去しまた。その後
、この基材を、4ppmの酸素4含んだ窒素雰囲気中−
’C” 1070℃にIJII熱(、て焼成した。二の
よ・うに焼成により厚さか鼓大約0.09mm−こ、先
に形成された溝の幅よりも仔かに幅の広い導体層か精度
よ< Jt;成で)だ。こiらにlI’)導体層の断面
を、電f−顕微鏡で観察1−5、導体層を711離させ
゛Cアルキメデス法で密度をAj+定したとご、ろ、い
ずれも相対密ノ■か約970oで2μl’l’i以−ト
の微細へ気孔か分散した構造であることかわかった。 1述した方法で製造し、た51)枚の各回路基板に−)
い゛CCトド説明する評価試験をイーjな、−〕だ。 (V、1ら電流4端ゴ法により導体層の電気抵抗値を測
定またところ、最も幅の狭い0.08mm、断面積が0
.08+nm′の導体層部分においても、長さ18mm
当たりの抵、抗仙か045mΩ〜0 、52 mΩど極
めC“小さく、初期のLI的にかなう導体層が実現でき
た。 ■、前記回路基板において、最も幅の広い(幅2mm)
の導体層の上にネールヘッド径1 、5mmmの金属棒
をJ’、 IJJ付けし、この金属棒を真上に引っ張。 て導体層が各基材上から剥離する時の引−)張り加ヰを
測定し、て接合強度を評価した。その結果、11)〜1
6J/+・1112の接合強度か得られ、実用17問題
のないことか確認された。 ($0回路基板の基材中央部に形成した約5111ra
角の導体IW c導体パッド)上に半1]j層を載ゼた
後、回路基板をイζ活性雰囲気中でポットプレート上に
載せて十[1]の融点以1−に加熱し、融解した′!t
′田層上に゛4′−導体素子を載せ、更に平面スクラブ
を加んて回路基板の導体パッドに対し半導体素子を十分
に濡らし1、気泡を巻き込まない状態で一’4’ [1
1付ζ)した。つづいて、回路基板をポットプレートか
ら取り出し、室温まで冷却し、て半導体素子巻ダイボン
ディングし戸こ。次いて、グイポンデイコグされl:半
導体素子の電極バット部と回路基板の幅0.25++u
++と 2■の導体層の間を超音波ボンダによりアルミ
ワイヤで接続、た後、リード端ヂを導体層」−7に半田
法により接続した。 このような半導体素子が実装された回路基板を、@15
0℃ノー50℃のサーマルサイクルテストにかけたとこ
ろ、1000ザイクルの試験後にい1れの回路基板も目
視もしくは実体顕微鏡で判別できるような亀裂やAl1
離は全く牛しなが−ノだ。、また、実装さ才lた隼導体
素了について@抵抗を調−・たところ、実用」7問題の
ないことがわかった。かがる試験にJ゛す、(1)転層
に優れ、微細で電気抵抗値の低い導体層か1B成されで
いることから、大きな電流密度を取ることか可能な十導
体実装回路括板を実現できた。 実施例11−13 実施例↑とri’i1様に表面酸化し、たAgNη4+
イに溝を形成した。川し、この場合の溝の深さは0.7
mmとした。 次いて、粒径12μmのCu 20の粉末に粒径、5μ
mのアルミナ粉末を3vol0ci混合したベスト(実
施例11)、粒径0.9μn〕の銅粉末に粒径、1μn
】のアルミナ粉末を2vol9o混合しt−ベスト(実
施例12)及び#i往0.9μmの銅粉末に粒径、2J
1mのAΩN粉末庖3vol?o混合t、たベスト(実
施例13)を、前記AIN基H上に形成(また溝に充填
し、た。溝中の固形成分の充填率は、約359oてあ−
〕た。ひきっづΔ、フォ−ミニグガス(+素:窒素−2
・9の7昆合ガスに水蒸気をcr、o4g゛Ω含ませた
ノfス)中で700℃にまで昇温加熱[2、し、′ス)
・4燃焼・除去した。その後、この基材4.4、1:+
Ill [11の酸素を含んだ窒素雰囲気中で107
0℃1ご加熱し、−C焼成した。このように焼成により
厚さか約03〜0 、5mn+で、先に形成された溝の
幅よりも僅かに幅の広い導体層が精度よく形成できた。 こtiらの導体層の断面を、電f顕微鏡で観察したとこ
ろ、アルミナ粉末やAfiN粉末が均一に分散し、でい
る構造であることかわかった。 F、述またb゛法で製造l、た50枚の各回路基板につ
いて以下に説明する評価試験を行なった。 α)直流4端f法により導体層の電気抵抗価を測定(た
ところ、最も幅の狭い0.09mm、断面積か0.03
mm’の導体層部分においても、長さ18mm当たりの
抵抗値か0 、33 mΩ−・0.42mΩと極めで小
さく、初期の目的にかなう導体層が実現できた。 ■ 前記回路基板におい“C1最も幅の広い(幅2))
の導体層のトにイ、−ルヘッド径1 、5+nmの金属
棒を′4′tn fτjけし、この金属棒を真上に引っ
張って導体層か各基材上から剥離する時の引−)張1〕
加重を測定lて接合強度を評価した。その結果、9〜1
9kg/c[lI’の接合強度か胃られ、実用1問題の
ないことか確認された。 ■0回路基板の基材中央部に形成し5だ約5mc角の導
体層(導体パッド)上にN [41層を載せた後、回路
基板を不活性雰囲気中Cホット・ゾトト上に載ぜ°C+
11の融点以上に加熱【2、融解l、た゛]川用1層」
、に半導体素子を載せ、更に平面スクラブを加λ゛C回
路基板の導体パッドに対【7゛↑′−導体素子を十分に
濡らし、気泡を巻き込まない状懸で十■付けし、た。つ
づいて、回路基板をホットブ1/トから取り出し、室温
まで4却して半導体素子をグイボンディングした。次い
−こ、ダイボンディングさねた半導体素子の電極パッド
部と回路基板の幅0.2511++nと 21層mの導
体層の間を超召波ボレダによりアルミワイヤで接続した
後、リード端子を導体層1−1に1・−[(]法により
接続した。 このよ)な1導体素fか実装された回路基板を、+15
1)℃/−50℃のサーマルザイクルテスト(こかけた
ところ、1000リーイクルの試験後にいずれの回路基
板もII視もしくは実体顕微鏡で判別できるような亀裂
や、711離は全く生じなかった。また、実装された半
導体素rについて熱抵抗を調べたところ、実用1問題の
ないことかわかった。かかる試験により、信頼性に優れ
、微細で電気抵抗値の低い導体層か形成されていること
から、大きな電流密度を取ることか可能な半導体装回路
基板を実現できた。 実施例14〜16 実施例〕と同様な表面酸化し、たAl!N基祠を基材、
この基材表面にトツバン印刷用の感光樹脂(旭化成、A
PR)を塗布し、回路パターンのポジフィルムにより露
光、現像を行なってレジストパターンを形成した。この
レジストパターンによって形成された溝は、前述、た第
1図(b)の如く溝の底面かAρN基材に達しており、
溝の深さは 1、2mm、幅は 2山口、1mm5 0
.5mm、 0.25mc。 0.1munの溝か0.5mm、 0.2511+m、
0.1mmの間隔て形成さね、更に前記基材の中央
には51IIIn角の]−)の溝か形成された。つづい
て、前記回路パターンをマスクと【、5て基材表面を反
応性イオンエッヂレグ法により選択的にエッチジグする
ことにより深さ0.1mmの溝を基材に形成し、た。こ
の後、レジストパターンを除去し、た。 次いて、前記基材の表面に実施例]と同様な方法により
酸化被膜を形成した後、CuCl2、ビスアセデルセチ
ルアセト→1・銅(II)錯体、及びビスアセチルアセ
トナト銅(II)錯体とトリスアセチルアセトナドアル
ミニウム(、m)g体の混合物を原料ガスとする熱泳動
CV L)法により窒素雰囲気中も(、<は真空中で7
00℃で銅膜を堆積した。 つづいて、これらの銅膜を溝以外の基材表面か露1七す
るまてエッチバックした後、1070℃に5分間加熱し
5、導体層を基材の溝内に焼き付は接合し、た。 このようにし、で形成された各導体層は、前述(た第4
図(e)に示すような形態を〔7ており、厚さは約0.
05〜0.11層mであった。また、先に形成された溝
の幅と同じ幅の導体層か精度よく形成できた。 更に、これらの導体層の断面を電子顕微鏡゛C観察11
、導体層を剥離させてアルキメデス法で密度を測定しま
たとニア)、相対密度か約9700で 2μm以上の微
細ブよ気孔が分散11、た構造であることかわが・。 た。 1−述]5た方法で製造した50枚の各回路基板につい
て以上に説明する評偽試験を行な、〕た。 (」)、直流4端子法により導体層の電気抵抗値をM1
定[7、たところ、最も幅の狭いO,1111m、 l
li面積が0.01mm2の導体層部分においCも、長
さ、811111+当たりの抵抗値が0.9mΩ〜 、
2mΩと極めて小さく、初期の[1的にかなう導体層か
実現できた。 ■、前記回路基板において、最も幅の広い(幅2■)の
導体層の上にネールヘッド径、.5mmの金属棒を半H
1付けし、この金属棒を真」、に引っ張って導体層か各
基材上から剥離する時の引っ張り加重を測定して接合強
度を評価した。その結果、14〜17kg/eat2の
接合強度か得られ、実用上−問題のないことか確認され
た。 ■1回路基板の基材中央部に形成した約5[IIIo角
の導体層(導体パッド)上に崖田層を載せた後、回路基
板を不活性雰囲気中C゛ホツトプレート上に載せてI
[11の融点以、■、に加熱し、融解した十111層上
に牢導体素了を載ゼ、更に・1′而スクラブを加λて回
路基板の導体バットに対[−1土導体素j′を1分に濡
ら117、気泡を巻き込まない状態−C’ 、’4′田
付i、+シた。−)づして、回路基板をホット・プレー
トから取り出し、室温まで冷却してコ1′導体素了をダ
・イボシヂイングまた。次いで、ダイボンブイシフされ
た半導体素子の電極パット部と回路基板の幅0.25m
mと 2ma+の導体層の間を超名波ボンダによりアル
ミ1ツイヤて接続し5た後、リ−ト端丁を導体層ト+J
”41fE法により接続]4た。 このような崖導体素fか実装された回路基板を、+15
0℃/−50℃のザーマルサイクルテストにかけたとこ
ろ、1000サイクルの試験後にいずれの回路基板も目
視もしくは実体顕微鏡で判別できるような亀裂や剥離は
全く生じなかった。また、実装された半導体素子につい
て熱抵抗を調べたところ、実用上問題のないことかイ〕
か・った。かかる試験により、信頼性に優れ、微細で電
気抵抗値の低い導体層か形成されCいることから、大き
な電流密度を取ることか司能な゛1−導体実装回路基板
を実現できた。 [発明の効果] 以上詳述した如く、本発明によれば、絶縁h(材の熱膨
張率と近似した導体層を有し、ボンディングやTCT試
験や実使用時の熱ザイクルに際して前記導体層か絶縁基
材との熱膨張率の差に起因する熱応力によって接合界面
付近で亀裂等の不良が発(4゛するのを防止でき、厚膜
印刷の厚さ限界(2071m )以上の厚さにでき、ひ
いては電気抵抗値が 、7X10”’−1″Ωcm以上
で3.6XlO−’ΩCO以下、最悪でも、XIO’−
5Ωcm以Fと低抵抗で比較的大きな電流を流せる高密
度の導体層を有する回路基板、並びに掛かる特性を有す
ると共に幅及び間隔かQ、51m以下の微細な導体層を
形成し得る高性能、高密度、高tg頼件の回路基板の製
造方法を提供できる。
点から ()、1〜51i口1の範囲dすることか望ま
Iい。 また、111]記微粒子の導体層中の含イ」二を限定し
7た理由11、ぞのfa 捕0.5 vol%未満にt
Z、と、導体層の熱膨張′♀1を絶縁基杓のそれにi!
IUさゼることか困難となり、−ノシその量か201r
o l 96を越スると微粒子か導体層の構成成分で
ある副溝に比べて抵抗か高いため、助望の低抵抗の導体
層を形成づることかできなくなる。。 −1−2導体層の厚さ苓限定した理由は、厚膜導体層の
人質的な限界である20 l1m !、1 lに【5な
いと低抵抗化等の効果を実現できなくなるからである。 より好まj、い導体層の厚さは、80I1m以上である
。 また、本発明に係わる別の回路基板は絶縁基材1−に良
導電金属を主成分と12.0,5〜20νo l 9の
の微細な気孔か分散された厚さ20.avn以」−の導
体層り設置うたごとを特徴44するものである。 」を己微細な気孔の分散量を限定1、た理由1コ、その
二を0.5volf)0未満にすると、導体層の熱膨張
イくを絶、縁基祠のそれに近似させるこ11−か困難と
なる1゜−,15、導体層中の気孔の量か増大する1″
件っで、抵抗値か増大12で所望の低抵抗の導体層を形
成すZ、ことか°できなくなる。例オば、(銅1−気孔
か分散された導体層の導電率)/(銅の導電率)の比率
を縦軸と(5、前記導体層に分散(−た気孔率(VO1
90)を横軸と(9、た第7図におLT−r、気孔率の
増大に仕って前記比率か低ドする。このため、前記比率
か6096程度(抵抗値で2.7X、O−”) aなる
20〜・o1%を気孔率の上限とする。 次に、本発明に係わる回路基板の製造方法を図面を参照
[7て説明する。 ■、まず、第1図(a)に示すように絶縁基材1を用意
する。ここに用いる絶縁基材1が非酸化物系(例えばA
47N等)からなる場合には、酸化性雰囲気中で熱処理
して表面に酸化被膜2を形成する。この場合、金属アル
コキシド等の塗布膜を形成15、υ11熱分解等により
酸化被膜を形成、でもよい3.つづいて、写真蝕刻法等
により、、、 ′/jストパターシ 3を形成[12、
該レジストパターン 3により絶縁部、祠 I−1に例
λば深さ20/7rn以、て幅が(10μm以)二の溝
4を50μm以トの間隔で2つ息子形成する(第1図(
b)図示)。この場合、デンプレート等I、よるバンク
形成を行い基材]−5に溝を形成1、こむ、よい。ひき
−)づき、第1図(C)に示すよ)に例、そば銅、銀、
金から選ばれる良導電金属の粉+5に0.5〜20 y
o19oの該金属より熱膨張率が低い材料からなる微粒
子及び有機バインダを混合して調製したペースト 5を
前記C4内に充填する。 次いて、アルゴンなどの希ガスもl、 <は窒素ガス等
の不活性雰囲気中で600℃以上、好まし2くは」Ω6
6〜、 i)85℃で焼成を行うことにより第1図(d
)に示すようにに前記溝4と同等の1法を持ち、前記基
材1表向の酸化被膜との間で共晶物層6を介17て接合
された導体層7を形成することにより回路基板を製造す
る。かかる工程において、レジストパターン3は、燃焼
、除去される。 ■、まず、第2図(a)に示すよ・)に絶縁基材lをメ
41意する。ここに用いる絶縁基材 1か非酸化物系(
例えばAΩN等)からなる場合には、酸化性雰囲気中で
熱処理して表面に酸化被膜2を形成する。一つづいて、
基材1全面にシリ:コン酸化膜、シリ″7ン窒化膜等の
絶縁膜8を堆積し5、写真蝕刻法等により形成されたレ
ジストパターン(図示せず)をマスクと[、て前記絶縁
膜8を選択的にエッチングして前述したのと同様な溝4
を2つ以上形成する(第2図(b 、)図示)。ひきつ
づき、第2図(C)に示すように前述、た組成のペース
ト 5を前記溝4内にその内面から所望の隙間をありで
充填する。次いで、前記■と同様な条件にて焼成を行う
ことにより第2図(d)に示すようにに前記絶縁膜8の
溝4内の埋め込まれたそれとほぼ同等のζJ法を有し、
前記基11表面の酸化被膜との間で共品物層6を介し、
て接合された導体層7庖形成することにより回路基板を
製造する。このようなゴー程で製造された回路基板にお
いては、導体層7と溝4内面の間に隙間か形成されるが
、第3図に示すよ・)に合成樹脂層9によりその隙間を
埋め込んでもよい。 ■、まず、第4図(a)に小Aよ−)に絶縁基材jを用
意する。っづい゛こ、この絶縁基材 1 、、、、h、
l:: k;真蝕刻法等にコリ[、・シストパターン
(図示(4ず)を形成、た後、該レジストバターシをマ
スク2、して前記基(イ ]1表を選択的に]〜ツf;
グ(、て前述したのと同様な幅寸性゛ζ・深さの異なる
満4a、4hを2つ以」−形成する(第4図(b)図示
)。この場N 、L/−ザーユソヂレグ、ドライエヅチ
ング、機械加1等により基材表面を選択的に除去し7溝
を形成(7°Cもよい。前記絶縁基イ11が41−酸化
物系(例えばAρN等)からなる場合には、酸化v1雰
囲気中で熱処理し“C溝4a、4bを含む基441表面
に酸化被膜2を形成する(第4図(c)図示)。ひきつ
づき、第4図((1)に小すよ−)に前述した組成のペ
ースト 5を前記溝4a、 4b内に充填する。次いて
、前記■点間様な条(’lに°ζ゛焼成を行うことによ
り第4図(e)に7」りすようにに前記a4と同等の一
=j法を持ち、前記基材 I表i1i’iの酸化被膜と
の間で共品物層6を介して接合された導体層7a、7b
をJ?j成する口上により回路基板を製造する。 ■、前記■と同様な方法により第5図(a)に示すよう
に満4a、4bを含む絶縁基材 1表面に酸化被膜2を
形成する。つづいて、前述(、た組成のベスト 5を前
記溝4a、 4b内にその内面から所望の隙間をあけて
充填する(第5図(b)図示)。次いで、前記■と同様
な条件にて焼成をH’、)ことにより第5図(e)に示
すようにに前記絶縁膜8の溝4.a、 4b内の埋め込
まれ、それとほぼ同等の寸法を有し、前記基材1表面の
酸化被膜との間で共品物層6を介して接合された導体層
7a、 7bを形成することにより回路基板を製造する
。 本発明に係わる回路基板の製造方性は、前述し、た方法
の他に次のような種々の形態を採用することできる。 (1)前記■〜■の方法において、微粒J′の代わりに
気泡が存在するペーストを用いて導体層を形成すること
により回路基板を製造する。ががる方法では、0.5〜
20vol96の気孔が分散された導体層か形成さオ]
る。 (2)前g己(JD〜■の方法において、例えば銅4、
銀、金から選ばれる良導電金属の酸化物、錯体、ハロノ
ア°ン化物、硝酸塩、その他の還元により該良導電金属
単体となり得る化合物の粉末又1はゾル、ゲルに05〜
20vol9.:iの該金属以外のヰ41からなる微粒
子及び有機バインダを混合り、 ?、ペーストを用いて
導体層を形成することにより回路基板を製造ずZ〉。か
かる方n2ては、水素ガスとアルゴンなどの礼ノブノ、
もしくは窒素ガス等の不活性ガスとの混合雰囲気中、つ
まり還元性雰囲気中で、該ペースト中の良導電金属の酸
化物などか分解還元I、て金属となる温度まで加熱保持
し2、し、がる後にアルゴンなとの互ガスもしくは窒素
ガス等の不活性雰囲気中で600℃以上好ましくは10
66〜1085℃で焼結セしめ、絶縁基材と接合された
導体層を形成する。 この場合、前記(1)と同様に微粒子の代わりに気泡か
存在するペーストを用いてもよい。 (3)j’g形成をレジストパターン以外−C行う前記
(2)〜・■の方法におい°C1銅、銀、金から選ばれ
る良導電金属の粉末に微粒子−及び有機バインダを配合
し、たグリーンシート(又は微粒子を含まないグリーン
ンー ト)を絶縁基材」−に載せ、1′板もり、<は溝
パターンに対応するテンプレートにょる一軸加圧もしく
は静水圧加圧によりグリーニジ〜トを溝に充填させるか
、グリーンシートを〕−め満の大きさと同しかそれ以下
に切断加]、(2て溝の中に埋め込口、シかる後アルゴ
ンなどの希ガスもしくは窒素ガス等の不活性雰囲気中で
600℃以上好ましくは1066〜・1085℃で焼結
せしめ、絶縁基材と接合された導体層を形成し°C回路
基板を製造する。この工程において、溝からはみでたグ
リーンシートは加熱−1程の前にパンチング、レーザ
カッティング等により切断除去するか、もしくは焼結接
合後に研削等により除去する。 り4)溝形成をレジストパターン以外で行う前記■〜・
■の方法において、ハロゲン化銅、ド記構造式で竜され
るビスアセチルアセトナト銅(II)錯体もし、くはぞ
の菖導体などの銅、銀、金から選ばれる良導電金属を含
む化合物のガスを原料と17、熱分解CV D 、、熱
泳動CVD、レーサー分解CV D 、プラズマCVD
、ECRプラズマCV D 。 λ、10C■DなどのCV D t、、;により絶縁基
材の溝に良導電金属膜を室温以上、1085℃以下で堆
積し1溝以夕1の良導電金属膜をエッチバック等により
除去して溝内に良導電金属を残存させた後、アルゴニ、
なとの希ガスも(1,<は窒素ガス等の不活性雰囲気中
で600℃以、好ましくは1066〜1085℃で焼結
せしめ、絶縁基材と接合された導体層を形成し、て回路
基板を製造する。 イυ【5、式中のR,、R2は水素、アルキル基、フル
オロアルキル基を示す。 本発明に係わる回路基板は、前述し5た導体層に半導体
素r、甲導体集積回路素子をダイボンディングするか、
絶縁基材上にDBC法等により別途接合された銅製導体
L、又は他の方法により形成。 されたメタライズ層もし5くはその表面苓メツキも1、
<はPVD法てニラゲルや金で被覆した導体」に)4′
導体素子、半導体集積回路素子をダイボンディングし、
で実装される。具体的には、第6図に示す構造か挙げら
れる。即ち、図中の11は絶縁基材てあり、この基材1
1には溝12内に埋め込まれた複数の導体層13が設け
られている。なお、これら導体層13の前記基材11と
の接触部には酸化被膜との共晶物層14か形成されてい
る。前記導体層13以外の前記基111表面には、例え
ばDBC法により接合された複数の銅製導体15が共晶
物層14を介して形成されている。これら導体j5上に
は2.!4′a(層16を介して2+≦導体素子17が
ダイボンディングされている。これら半導体素子17上
面の@極バッド(図示せず)は、ワイヤ18を介して前
記導体層13に接続されている。なお、図中の19は前
記基材11の裏面側に共晶物層14を介して接合された
導体である。 また、本発明に係わる回路基板上に抵抗やコンデンサ、
複数の半導体素子も【、<は半導体集積回路素子′を同
U、旨こ形成もしくは実装置−1それらの素子間と及び
それら素子と外部端子間を前述Eまた導体層で接続した
、いわゆるハイブリッドIC基板や複合基板とし、で用
いることかできる。 (作用) 本発明の回路基板は、絶縁基材上に良導電金属を主成分
とし5、所定量の該金属膜り熱膨張率が低い材籾からな
る微粒子5yは気孔が分散された所定厚さの導体層を設
けた構造を有するため、前記微粒−f等により導体層の
熱膨脹率を絶縁基材のそれに近似゛Cきる。その結果、
ボンディングやTCT試験や実使用時の熱サイクルに際
して前記導体層か絶縁基材との熱膨脹率の差に起因する
熱応力によって接合界面付近で亀裂等の不良が発生する
のを防止でき、厚膜印刷の厚さ限界(20μm)以上の
厚さにできる。従って、電気抵抗値が、7X 10−6
Ωe、in以上で3.6X 10−’Ωe1m以■、最
以下もlXl0”Ωcm以ドと低抵抗で比較的大きな電
流を流せる高密度の導体層を有する回路基板を得ること
かできる。 また、本発明1d。によれば絶縁基材に満苓j1′、成
し、この溝内にペースト等を充填し、焼成するごとによ
って、前記基材に対(、て機械的嵌合と几晶接合の複合
作用により接合された微細幅の導体層を高密度で形成で
きる。しかも、導体層は所定二の微粒子又は気孔が分散
されているため、既述(たように厚膜印刷の厚さ限界以
1−のj早さにできる。 具体的には、厚さか20μm以十、息子び間隔が0.5
■以下の導体層を形成できるため、既述し、かように電
気抵抗値か、7X10”−’Ωc11以上で 3.6X
10−6ΩC「以)′、最悪でも〕×10−9Ωcm以
ドの低抵抗化と高密度化を実現できる。 (実施例) 以下、本発明の実施例を詳細に説明する。 実施例1 まず、不純物酸素量1,0利# % 、 、q′均−次
粒3=径0,6μmのAΩN粉に添加物とし2て甲−均
粒径0.1μm、純度99 、996のY、03粉を
3重量00加え、この混合粉をドクターブレード法によ
り厚さ400μn〕の2枚のシルトに作製した。−)づ
いて、こオ′)らミ、−h ’t150kg f /
cm”のt丁力士、80 ′c”C’40分間加熱して
積層(7た後、251DC角にLυ断[、た。 ひさつづき、窒素気流中、最高温度 600”Cま°で
加熱l、5、積層体中のバインダを除去した。この後、
この積層体をカーホン製し〜夕炉内て1気IJの窒素ガ
ス雰囲気トにて1800℃”ζ 3時間、焼成して21
)I角、0.835non厚のAΩN基材を作製し5た
。この基材の熱伝導率をI、−サー°ノラソシコ法で測
定(−たところ、200W / nlに−Cあ−った。 次いて、前記基材を1100℃の乾燥空気中で熱処理L
lて約、5IJmの酸化被膜をj■二成[、た。この基
材の表面にトラパン印刷用の感光樹脂(旭化成、APR
)を塗布し、回路パターンのネガフィルムにより露光、
現像をtjなってL−レ・スl−ベターンを形成し、た
。このレジストパターンによって形成さねた溝は、前述
しまた第1図()))の如く溝の底面かAρN基材に達
しており、溝の深さは0.25mm、幅は2mm、
1m+u、 0.5m+n、 0.25+no+、
0.1mmの溝が0.5+nm、0.25mm、0.
1+nmO間隔て形成され、更に前記基材の中央には5
■角のコー゛〕の溝か形成された。つづいて、粒t10
.9μmの銅粉末に 5°oa度のPVA水溶液を銅粉
末に対し 3重ff19゜添加して混合した後、 20
(lメツシュの篩を通し−C造粒(、へヘーストを前記
基材の溝に擦り込んで充填15た。 基オ・イの重量増加と溝の容積、銅粉末の真密度がら計
W、 した銅粉末の充填率は、約51 Qoであった。 ひきつづき、フォーミングガス(水素:窒素−2・9の
混合ガスに水蒸気をO,04g/’(l含ませたガス)
中で700℃にまで昇温加熱し2、レジストを燃焼・除
去した。その後、この基材を、4 ppmの酸素を含ん
だ窒素雰囲気中で1070℃に加熱]、て焼成し、た。 このように焼成により厚さが最大的0.、3mmで、先
に形成された溝の幅よりも伶かに幅の広い導体層が精度
よく形成できた。この導体層の断面を、電子顕微鏡で観
察1゜7、導体層を剥離さセてアルキメデス法で密度を
測定し、たとごろ、相対密度が約97%で2μm以Fの
微細な気孔が分散した構造であることがわかった。 上述した方法で製造した50枚の回路基板に−)いて以
下に説明才るi+価試験を行なった。 (f:)、 IQ流4端了法により導体層の電気抵抗値
をAl1定またところ、鼓も幅の狭い O,1,O3l
l1m、断面積か0.[]112mmの導体層部分にお
いても、長さ18Il1gJ当たりの抵抗値か03n〕
Ωと極めて小さく、初期の目的にかなう導体層か実現て
きた。 ■、前記回路基板において、最も幅の広い(幅2+nI
!1)の導体層の上にネールヘッドjl−,1,5++
+mの金属棒を土用(=1けし5、この金属棒を貞」、
に引っ張−〕て導体層かAΩN基材十から!IJ a−
#る時の引っ張り加重を測定し一〇接合強度を評価した
。その結果、14.3−!−2.6kg/’cm2の接
合強度か得られ、実用J−問題のない二とが羅認された
。 ■7回路基板の基材中央部に形成し5た約5■角の導体
層(導体バット)]−に半[(−1層を載ぜt−後、回
路基板を不活性雰囲気中でホットブL7・−1・上に載
せて牢H]の融点以1に加熱し、融解(、た十[1層1
に一′1′導体素子を載せ、史に平面スクラブを加え一
ζ−回路p板の導体バンドに対し半導体素子を→−分に
濡らし、気泡を巻き込まない状態て゛七Fil fil
けした。つづい°C1回路基板をホットプレー 1・か
ら取り出I1、室温まで冷却して半導体素子をグ2イボ
シデづングしt二。次いで、グイポンデイニゲさ才また
4(導体素子の電極パッド部J、回路基板の幅0.25
[D[lと 2mmの導体層の間を超音波ボンダにより
/ルミワイヤで接続(、た後、リー ド端子を導体層」
−1に゛1−田1人1Jより接続した。 このような半導体素子が実装された回路W教導、+15
0℃/−50℃の→〕〜マルサイクルテストにか(」た
ところ、100Dザイクルの試験後に目視し1、くは実
体顕微鏡で判別できるような亀裂や剥離は全く生(、な
か、]た。また、実装された甲、導体層J′に−)いて
熱抵抗を調べたところ、実用上問題のないことかわかっ
た。かかる試験により、信頼性に優イL1微細で電気抵
抗値の低い導体層が形成されでいることから、大きな電
流密度を取ることがi5J能なl導体実装回路基板を実
現できた。 実施例2〜7 ます、201u[11角、 0.6351厚さのダイヤ
モ;ド基材、アルミナ基材、六万品窒化オ・つ素弔結晶
基祠、炭化ゲイ索基杓と、直径2o酊−12I厚さ゛の
ベリリア括イ2(と、5重QOoのイッ(・すTを添加
(1,て窒素雰囲気加圧焼結[,5た20+un+角、
0.635■厚さの窒化ケイ素基+(を用p′、+、た
。01(記ダイヤセント゛基材と窒化ホウ素基十イに一
ついでは、部分加水分解1、たアルミニ―ウムブロボ4
〜シトのイソブ[〕ビル溶液苓スピンニフーヲィシグ1
こより塗布]2“ご400℃で熱処理することにより表
面に酸化物被膜を形成[、た。また、炭化ケイ素基材、
窒化ケイ素基材は実施例〕と同様な方法で酸化被膜を形
成[、た。これら6種類の基材に実施例]−と同様の方
法により導体層と導体パッドを形成した。このよう方法
によI〕厚さか最大的0.13m11で、先に形成され
た溝の幅よりも僅かに幅の広い導体層が精度よく形成−
Cきた。この導体層の断面を、電工顕微鏡で観察[2、
導体層を剥離させてアルキメデス法で密度を測定したと
ころ、相対密度かそれぞれ約9796で2μnl以Fの
微細な気孔か分散(、た構造であることがわかった。 上述した方法で製造し5た20枚の各回路基板につい”
C以ドに説明する評価試験を行なった。 ■、 91流4端f法により導体層の電気抵抗値を計1
定(たところ、最も幅の狭い0.103mIllXlf
i而積かO,OL2+n面’の導体層部分においても、
長さl 810[D当たりの抵抗(iijかQ28rr
+Ω〜0 、374 mΩと極めて小さく、初期の目的
にかな)導体層が実現てきた。 (2)、前記回路基板において、最も幅の広い(幅2.
1)の導体層の十、にイ、〜ルヘッド径、.5I5mの
金属棒を2e Fll付け(7、この金属棒を真」に引
っ弘2・って導体層か各基材上から剥離する時の引っ張
り加重をM]定[、て接合強度を評価した。その結果、
7〜15kg/’e、m’の接合強度か得られ、実用上
問題のないことか確認された。 ■1回路基板の基材中央部に形成した約5m+++角の
導体層(導体パッド)」、に半1](層を載せた後、回
路基板を不活性雰囲気中゛Cポットプレー ト」−に載
せて半田の融点以」、に加熱し、融解し、た牢+iTI
層上に゛」゛導体素子−を載せ、更に′+シ而ススクラ
ブ4加て回路基板の導体パッドに対し半導体層J′を」
−分に濡ら]7、気泡を巻き込まない状態て+= rn
bけしだ。つづいて、回路基板をホットプレートから
取り出し、室温まで4却して24′導体素子をダイボ〉
ディング[lこ。次いで、ダイボンディングさ才1)二
十導体素子の電極パッド部と回路基板の幅0.25+u
11、!:2mm(7)導体層の間を超音波ボンダによ
りアルミ・ツイヤて接続【5た後、リー ト端子を導体
層上に半1月l去により接続した。 このJうな半導体層j−か実装された回路基板を、+
、50で/−50℃のヅーマルサイクルテストにかけ
たところ、1000ザイクルの試験後にいずれの回路基
板も「1視もしくは実体顕微鏡で判別できるような亀裂
や剥離は全く生じなかった。また、実装された半導体層
−」′に−)いて熱抵抗を調べたところ、実用、1問題
のないことかわかった。かかる試験により、Ili頼性
に優れ、微細で電気抵抗値の低い導体層が形成されてい
ることから、大きな電流密度を取ることが可能な半導体
装回路基板を実現できた。 実施例8〜10 実施例1と同様の表面酸化したAρN基利と、実施例2
〜・7と同様なアルミナ基材及び表面酸化された窒化ノ
1”イ素基材を用い、各基材の表面にトッパン印刷用の
感光樹脂(旭化成、APR)を塗布]52、回路パター
ンのネガフィルムにより露光、現像をイ1な、でし・、
ンスL・パターンを形成L1、た。この1ノンストパタ
ーンIごよって形成された満1は、前述l、た第1図(
b)の如く溝の底面が基材に達り。 でおり、溝の深さは0.25au+、幅は2)、1■、
0.5mm、 0.25+u+、oIIIIIl+ノ溝
が0.5mm、0.25mm50.1■の間隔で形成さ
れ、史に前記基材の中央には5cv角の1つの溝が形成
された。−っづいて、粒径、271mのCu=O粉末に
590濃度のPVA水溶液をCIJ20粉末に対し3重
量 96添加して混合した後、200メツシユの篩を通
した造粉1−たペーストを前記基材−十の溝に擦り込ん
で充填した。基材の屯;増加と、溝の容積、Cu2O粉
末の真密度から51算したCu、、0粉末の充填率は約
48?oであ)tユ。ひき−)づき、−7オーミングガ
ス(水素窒素−2:9の混合ガスに水蒸気を0 、04
K 、、、、’ρ含まぜたガス)中で700℃にまで
昇温加熱[5,1/ンストi燃焼・除去しまた。その後
、この基材を、4ppmの酸素4含んだ窒素雰囲気中−
’C” 1070℃にIJII熱(、て焼成した。二の
よ・うに焼成により厚さか鼓大約0.09mm−こ、先
に形成された溝の幅よりも仔かに幅の広い導体層か精度
よ< Jt;成で)だ。こiらにlI’)導体層の断面
を、電f−顕微鏡で観察1−5、導体層を711離させ
゛Cアルキメデス法で密度をAj+定したとご、ろ、い
ずれも相対密ノ■か約970oで2μl’l’i以−ト
の微細へ気孔か分散した構造であることかわかった。 1述した方法で製造し、た51)枚の各回路基板に−)
い゛CCトド説明する評価試験をイーjな、−〕だ。 (V、1ら電流4端ゴ法により導体層の電気抵抗値を測
定またところ、最も幅の狭い0.08mm、断面積が0
.08+nm′の導体層部分においても、長さ18mm
当たりの抵、抗仙か045mΩ〜0 、52 mΩど極
めC“小さく、初期のLI的にかなう導体層が実現でき
た。 ■、前記回路基板において、最も幅の広い(幅2mm)
の導体層の上にネールヘッド径1 、5mmmの金属棒
をJ’、 IJJ付けし、この金属棒を真上に引っ張。 て導体層が各基材上から剥離する時の引−)張り加ヰを
測定し、て接合強度を評価した。その結果、11)〜1
6J/+・1112の接合強度か得られ、実用17問題
のないことか確認された。 ($0回路基板の基材中央部に形成した約5111ra
角の導体IW c導体パッド)上に半1]j層を載ゼた
後、回路基板をイζ活性雰囲気中でポットプレート上に
載せて十[1]の融点以1−に加熱し、融解した′!t
′田層上に゛4′−導体素子を載せ、更に平面スクラブ
を加んて回路基板の導体パッドに対し半導体素子を十分
に濡らし1、気泡を巻き込まない状態で一’4’ [1
1付ζ)した。つづいて、回路基板をポットプレートか
ら取り出し、室温まで冷却し、て半導体素子巻ダイボン
ディングし戸こ。次いて、グイポンデイコグされl:半
導体素子の電極バット部と回路基板の幅0.25++u
++と 2■の導体層の間を超音波ボンダによりアルミ
ワイヤで接続、た後、リード端ヂを導体層」−7に半田
法により接続した。 このような半導体素子が実装された回路基板を、@15
0℃ノー50℃のサーマルサイクルテストにかけたとこ
ろ、1000ザイクルの試験後にい1れの回路基板も目
視もしくは実体顕微鏡で判別できるような亀裂やAl1
離は全く牛しなが−ノだ。、また、実装さ才lた隼導体
素了について@抵抗を調−・たところ、実用」7問題の
ないことがわかった。かがる試験にJ゛す、(1)転層
に優れ、微細で電気抵抗値の低い導体層か1B成されで
いることから、大きな電流密度を取ることか可能な十導
体実装回路括板を実現できた。 実施例11−13 実施例↑とri’i1様に表面酸化し、たAgNη4+
イに溝を形成した。川し、この場合の溝の深さは0.7
mmとした。 次いて、粒径12μmのCu 20の粉末に粒径、5μ
mのアルミナ粉末を3vol0ci混合したベスト(実
施例11)、粒径0.9μn〕の銅粉末に粒径、1μn
】のアルミナ粉末を2vol9o混合しt−ベスト(実
施例12)及び#i往0.9μmの銅粉末に粒径、2J
1mのAΩN粉末庖3vol?o混合t、たベスト(実
施例13)を、前記AIN基H上に形成(また溝に充填
し、た。溝中の固形成分の充填率は、約359oてあ−
〕た。ひきっづΔ、フォ−ミニグガス(+素:窒素−2
・9の7昆合ガスに水蒸気をcr、o4g゛Ω含ませた
ノfス)中で700℃にまで昇温加熱[2、し、′ス)
・4燃焼・除去した。その後、この基材4.4、1:+
Ill [11の酸素を含んだ窒素雰囲気中で107
0℃1ご加熱し、−C焼成した。このように焼成により
厚さか約03〜0 、5mn+で、先に形成された溝の
幅よりも僅かに幅の広い導体層が精度よく形成できた。 こtiらの導体層の断面を、電f顕微鏡で観察したとこ
ろ、アルミナ粉末やAfiN粉末が均一に分散し、でい
る構造であることかわかった。 F、述またb゛法で製造l、た50枚の各回路基板につ
いて以下に説明する評価試験を行なった。 α)直流4端f法により導体層の電気抵抗価を測定(た
ところ、最も幅の狭い0.09mm、断面積か0.03
mm’の導体層部分においても、長さ18mm当たりの
抵抗値か0 、33 mΩ−・0.42mΩと極めで小
さく、初期の目的にかなう導体層が実現できた。 ■ 前記回路基板におい“C1最も幅の広い(幅2))
の導体層のトにイ、−ルヘッド径1 、5+nmの金属
棒を′4′tn fτjけし、この金属棒を真上に引っ
張って導体層か各基材上から剥離する時の引−)張1〕
加重を測定lて接合強度を評価した。その結果、9〜1
9kg/c[lI’の接合強度か胃られ、実用1問題の
ないことか確認された。 ■0回路基板の基材中央部に形成し5だ約5mc角の導
体層(導体パッド)上にN [41層を載せた後、回路
基板を不活性雰囲気中Cホット・ゾトト上に載ぜ°C+
11の融点以上に加熱【2、融解l、た゛]川用1層」
、に半導体素子を載せ、更に平面スクラブを加λ゛C回
路基板の導体パッドに対【7゛↑′−導体素子を十分に
濡らし、気泡を巻き込まない状懸で十■付けし、た。つ
づいて、回路基板をホットブ1/トから取り出し、室温
まで4却して半導体素子をグイボンディングした。次い
−こ、ダイボンディングさねた半導体素子の電極パッド
部と回路基板の幅0.2511++nと 21層mの導
体層の間を超召波ボレダによりアルミワイヤで接続した
後、リード端子を導体層1−1に1・−[(]法により
接続した。 このよ)な1導体素fか実装された回路基板を、+15
1)℃/−50℃のサーマルザイクルテスト(こかけた
ところ、1000リーイクルの試験後にいずれの回路基
板もII視もしくは実体顕微鏡で判別できるような亀裂
や、711離は全く生じなかった。また、実装された半
導体素rについて熱抵抗を調べたところ、実用1問題の
ないことかわかった。かかる試験により、信頼性に優れ
、微細で電気抵抗値の低い導体層か形成されていること
から、大きな電流密度を取ることか可能な半導体装回路
基板を実現できた。 実施例14〜16 実施例〕と同様な表面酸化し、たAl!N基祠を基材、
この基材表面にトツバン印刷用の感光樹脂(旭化成、A
PR)を塗布し、回路パターンのポジフィルムにより露
光、現像を行なってレジストパターンを形成した。この
レジストパターンによって形成された溝は、前述、た第
1図(b)の如く溝の底面かAρN基材に達しており、
溝の深さは 1、2mm、幅は 2山口、1mm5 0
.5mm、 0.25mc。 0.1munの溝か0.5mm、 0.2511+m、
0.1mmの間隔て形成さね、更に前記基材の中央
には51IIIn角の]−)の溝か形成された。つづい
て、前記回路パターンをマスクと【、5て基材表面を反
応性イオンエッヂレグ法により選択的にエッチジグする
ことにより深さ0.1mmの溝を基材に形成し、た。こ
の後、レジストパターンを除去し、た。 次いて、前記基材の表面に実施例]と同様な方法により
酸化被膜を形成した後、CuCl2、ビスアセデルセチ
ルアセト→1・銅(II)錯体、及びビスアセチルアセ
トナト銅(II)錯体とトリスアセチルアセトナドアル
ミニウム(、m)g体の混合物を原料ガスとする熱泳動
CV L)法により窒素雰囲気中も(、<は真空中で7
00℃で銅膜を堆積した。 つづいて、これらの銅膜を溝以外の基材表面か露1七す
るまてエッチバックした後、1070℃に5分間加熱し
5、導体層を基材の溝内に焼き付は接合し、た。 このようにし、で形成された各導体層は、前述(た第4
図(e)に示すような形態を〔7ており、厚さは約0.
05〜0.11層mであった。また、先に形成された溝
の幅と同じ幅の導体層か精度よく形成できた。 更に、これらの導体層の断面を電子顕微鏡゛C観察11
、導体層を剥離させてアルキメデス法で密度を測定しま
たとニア)、相対密度か約9700で 2μm以上の微
細ブよ気孔が分散11、た構造であることかわが・。 た。 1−述]5た方法で製造した50枚の各回路基板につい
て以上に説明する評偽試験を行な、〕た。 (」)、直流4端子法により導体層の電気抵抗値をM1
定[7、たところ、最も幅の狭いO,1111m、 l
li面積が0.01mm2の導体層部分においCも、長
さ、811111+当たりの抵抗値が0.9mΩ〜 、
2mΩと極めて小さく、初期の[1的にかなう導体層か
実現できた。 ■、前記回路基板において、最も幅の広い(幅2■)の
導体層の上にネールヘッド径、.5mmの金属棒を半H
1付けし、この金属棒を真」、に引っ張って導体層か各
基材上から剥離する時の引っ張り加重を測定して接合強
度を評価した。その結果、14〜17kg/eat2の
接合強度か得られ、実用上−問題のないことか確認され
た。 ■1回路基板の基材中央部に形成した約5[IIIo角
の導体層(導体パッド)上に崖田層を載せた後、回路基
板を不活性雰囲気中C゛ホツトプレート上に載せてI
[11の融点以、■、に加熱し、融解した十111層上
に牢導体素了を載ゼ、更に・1′而スクラブを加λて回
路基板の導体バットに対[−1土導体素j′を1分に濡
ら117、気泡を巻き込まない状態−C’ 、’4′田
付i、+シた。−)づして、回路基板をホット・プレー
トから取り出し、室温まで冷却してコ1′導体素了をダ
・イボシヂイングまた。次いで、ダイボンブイシフされ
た半導体素子の電極パット部と回路基板の幅0.25m
mと 2ma+の導体層の間を超名波ボンダによりアル
ミ1ツイヤて接続し5た後、リ−ト端丁を導体層ト+J
”41fE法により接続]4た。 このような崖導体素fか実装された回路基板を、+15
0℃/−50℃のザーマルサイクルテストにかけたとこ
ろ、1000サイクルの試験後にいずれの回路基板も目
視もしくは実体顕微鏡で判別できるような亀裂や剥離は
全く生じなかった。また、実装された半導体素子につい
て熱抵抗を調べたところ、実用上問題のないことかイ〕
か・った。かかる試験により、信頼性に優れ、微細で電
気抵抗値の低い導体層か形成されCいることから、大き
な電流密度を取ることか司能な゛1−導体実装回路基板
を実現できた。 [発明の効果] 以上詳述した如く、本発明によれば、絶縁h(材の熱膨
張率と近似した導体層を有し、ボンディングやTCT試
験や実使用時の熱ザイクルに際して前記導体層か絶縁基
材との熱膨張率の差に起因する熱応力によって接合界面
付近で亀裂等の不良が発(4゛するのを防止でき、厚膜
印刷の厚さ限界(2071m )以上の厚さにでき、ひ
いては電気抵抗値が 、7X10”’−1″Ωcm以上
で3.6XlO−’ΩCO以下、最悪でも、XIO’−
5Ωcm以Fと低抵抗で比較的大きな電流を流せる高密
度の導体層を有する回路基板、並びに掛かる特性を有す
ると共に幅及び間隔かQ、51m以下の微細な導体層を
形成し得る高性能、高密度、高tg頼件の回路基板の製
造方法を提供できる。
第1図(a)〜(cりは本発明に係わる回路ji(板の
製造−工程を示す断面図、第2図(a)〜(d)は本発
明に係わる回路基板の別の製造−17稈を示す断面図、
第一う図は第2図(a)〜(d)で製造された回路基板
を改良した回路基板の断面図、第4図(a)〜(e)は
本発明に係わる回路基板の別の製造工程を小ず断面図、
第5図(a)〜C1/ <¥)は本発明に係わる回路基板の更に別の製造−■程
庖示す断面図、第6図は本発明に係わる回路基板に牢導
体素子を実装した状態を示4−断面図、第7図は銅を主
体とする導体層中の気孔率と該導体層の導電率に対する
銅の導電率の比率との関係を示す特性図である。 、11・・絶縁基材、2・酸化被膜、31/シストパタ
ーン、4.4a、4b、+ 2− a、5・ペースト、
6.14・・共晶接8層、、7a、7b、!、3=導体
層、17・甲導体素子、18・ワイヤ。 出願人代理人 弁理士 鈴江武彦 (a) (b) (C) (d) 第 図 (a) a b (b) a b (C) (e) 笥・4図 (a) (b) 第 図 第 図 a b (b) (C) 第 図 第 ド1 第 図
製造−工程を示す断面図、第2図(a)〜(d)は本発
明に係わる回路基板の別の製造−17稈を示す断面図、
第一う図は第2図(a)〜(d)で製造された回路基板
を改良した回路基板の断面図、第4図(a)〜(e)は
本発明に係わる回路基板の別の製造工程を小ず断面図、
第5図(a)〜C1/ <¥)は本発明に係わる回路基板の更に別の製造−■程
庖示す断面図、第6図は本発明に係わる回路基板に牢導
体素子を実装した状態を示4−断面図、第7図は銅を主
体とする導体層中の気孔率と該導体層の導電率に対する
銅の導電率の比率との関係を示す特性図である。 、11・・絶縁基材、2・酸化被膜、31/シストパタ
ーン、4.4a、4b、+ 2− a、5・ペースト、
6.14・・共晶接8層、、7a、7b、!、3=導体
層、17・甲導体素子、18・ワイヤ。 出願人代理人 弁理士 鈴江武彦 (a) (b) (C) (d) 第 図 (a) a b (b) a b (C) (e) 笥・4図 (a) (b) 第 図 第 図 a b (b) (C) 第 図 第 ド1 第 図
Claims (4)
- (1)絶縁基材上に良導電金属を主成分とし、0.5〜
20vol%の該金属より熱膨脹率が低い材料からなる
微粒子が分散された厚さ20μm以上の導体層を設けた
ことを特徴とする回路基板。 - (2)絶縁基材上に良導電金属を主成分とし、0.5〜
20vol%の微細な気孔が分散された厚さ20μm以
上の導体層を設けたことを特徴とする回路基板。 - (3)絶縁基材上もしくは絶縁基材に形成すべき導体層
とほぼ同形状の溝を形成する工程と、良導電金属の粉末
に0.5〜20vol%の該金属より熱膨脹率が低い材
料からなる微粒子及び有機バインダを混合してペースト
を調製する工程と、前記溝内に前記ペーストを充填した
後、焼成することにより良導電金属を主成分とし、0.
5〜20vol%の微粒子が分散された導体層を形成す
る工程とを具備したことを特徴とする回路基板の製造方
法。 - (4)絶縁基材上もしくは絶縁基材に形成すべき導体層
とほぼ同形状の溝を形成する工程と、CVD法により良
導電金属を前記溝内に埋め込むことにより良導電金属を
主成分とし、0.5〜20vol%の微細な気孔が分散
された導体層を形成する工程とを具備したことを特徴と
する回路基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169918A JPH0461293A (ja) | 1990-06-29 | 1990-06-29 | 回路基板及びその製造方法 |
| DE69117819T DE69117819T2 (de) | 1990-06-29 | 1991-06-27 | Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst |
| EP91305803A EP0463872B1 (en) | 1990-06-29 | 1991-06-27 | Method of manufacturing circuit board and circuit board itself manufactured by said method |
| US07/723,184 US5184399A (en) | 1990-06-29 | 1991-06-28 | Method of manufacturing circuit board |
| US07/959,618 US5286927A (en) | 1990-06-29 | 1992-10-13 | Method of manufacturing circuit board and circuit board itself manufactured by said method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2169918A JPH0461293A (ja) | 1990-06-29 | 1990-06-29 | 回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461293A true JPH0461293A (ja) | 1992-02-27 |
Family
ID=15895368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2169918A Pending JPH0461293A (ja) | 1990-06-29 | 1990-06-29 | 回路基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5184399A (ja) |
| EP (1) | EP0463872B1 (ja) |
| JP (1) | JPH0461293A (ja) |
| DE (1) | DE69117819T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005120140A1 (ja) * | 2004-06-01 | 2005-12-15 | Exink Co., Ltd. | 回路基板、それを製造するための金属ペースト及び方法 |
| JP2006024672A (ja) * | 2004-07-07 | 2006-01-26 | Asahi Kasei Corp | 配線回路板の製造方法 |
| JP2009158905A (ja) * | 2007-12-27 | 2009-07-16 | Korea Circuit Co Ltd | 埋込型印刷回路基板の製造方法 |
| JP2010171170A (ja) * | 2009-01-22 | 2010-08-05 | Hitachi Cable Ltd | 銅回路配線基板およびその製造方法 |
| JP2013030616A (ja) * | 2011-07-28 | 2013-02-07 | Kyocera Corp | 回路基板およびこれを備える電子装置 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5271871A (en) * | 1988-03-07 | 1993-12-21 | Hitachi, Ltd. | Conductive material and process for preparing the same |
| US5466488A (en) * | 1993-02-08 | 1995-11-14 | Mitsubishi Materials Corporation | Method of making glazed AlN substrate with an Al2 O3 -SiO2 interfacial layer |
| FR2708170B1 (fr) * | 1993-07-19 | 1995-09-08 | Innovation Dev Cie Gle | Circuits électroniques à très haute conductibilité et de grande finesse, leurs procédés de fabrication, et dispositifs les comprenant. |
| US5446961A (en) * | 1993-10-15 | 1995-09-05 | International Business Machines Corporation | Method for repairing semiconductor substrates |
| US5569958A (en) * | 1994-05-26 | 1996-10-29 | Cts Corporation | Electrically conductive, hermetic vias and their use in high temperature chip packages |
| JP3587884B2 (ja) * | 1994-07-21 | 2004-11-10 | 富士通株式会社 | 多層回路基板の製造方法 |
| US5891745A (en) * | 1994-10-28 | 1999-04-06 | Honeywell Inc. | Test and tear-away bond pad design |
| JP3160796B2 (ja) * | 1995-05-30 | 2001-04-25 | 株式会社日立製作所 | 半導体圧力検出器 |
| DE19526822C2 (de) * | 1995-07-15 | 1998-07-02 | Euromat Gmbh | Lotlegierung, Verwendung der Lotlegierung und Verfahren zum Verbinden von Werkstücken durch Löten |
| KR100261793B1 (ko) * | 1995-09-29 | 2000-07-15 | 니시무로 타이죠 | 고강도 고신뢰성 회로기판 및 그 제조방법 |
| US6132510A (en) * | 1996-11-20 | 2000-10-17 | International Business Machines Corporation | Nozzle apparatus for extruding conductive paste |
| US5925414A (en) * | 1996-11-20 | 1999-07-20 | International Business Corpration | Nozzle and method for extruding conductive paste into high aspect ratio openings |
| US6060665A (en) * | 1998-03-16 | 2000-05-09 | Lucent Technologies Inc. | Grooved paths for printed wiring board with obstructions |
| US6662418B1 (en) * | 1999-07-13 | 2003-12-16 | Samsung Electro-Mechanics Co., Ltd. | Manufacturing method of ceramic device using mixture with photosensitive resin |
| US6486413B1 (en) * | 1999-11-17 | 2002-11-26 | Ebara Corporation | Substrate coated with a conductive layer and manufacturing method thereof |
| TW511122B (en) * | 1999-12-10 | 2002-11-21 | Ebara Corp | Method for mounting semiconductor device and structure thereof |
| US6506481B2 (en) * | 2000-01-26 | 2003-01-14 | Ngk Spark Plug Co., Ltd. | Ceramic member for bonding, process for producing the same, vacuum switch, and vacuum vessel |
| KR100362145B1 (ko) * | 2001-03-21 | 2002-11-22 | 주식회사 아이에스시테크놀러지 | 도체 접촉부 표면구조 및 표면처리 방법 |
| US6700794B2 (en) * | 2001-07-26 | 2004-03-02 | Harris Corporation | Decoupling capacitor closely coupled with integrated circuit |
| DE10209080B4 (de) * | 2002-03-01 | 2014-01-09 | Cvt Gmbh & Co. Kg | Verfahren zur Herstellung eines Widerstandsheizelementes sowie ein Widerstandsheizelement |
| JP2004111527A (ja) * | 2002-09-17 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法/マスクパターンの生成方法 |
| JP2005174974A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 積層圧電体部品の製造方法 |
| JP2007536088A (ja) * | 2004-05-04 | 2007-12-13 | エス−ボンド テクノロジーズ、エルエルシー | インジウム、ビスマス及び/またはカドミウムを含有する低温活性半田を用いて形成した電子パッケージ |
| US7491590B2 (en) | 2004-05-28 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor in display device |
| US8003537B2 (en) * | 2006-07-18 | 2011-08-23 | Imec | Method for the production of planar structures |
| KR100836653B1 (ko) | 2006-10-25 | 2008-06-10 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
| JP4303282B2 (ja) * | 2006-12-22 | 2009-07-29 | Tdk株式会社 | プリント配線板の配線構造及びその形成方法 |
| JP4331769B2 (ja) * | 2007-02-28 | 2009-09-16 | Tdk株式会社 | 配線構造及びその形成方法並びにプリント配線板 |
| US20100014259A1 (en) * | 2008-07-15 | 2010-01-21 | Enermax Technology Corporation | Modular circuit board structure for large current area |
| DE102008043565A1 (de) | 2008-11-07 | 2010-05-12 | Robert Bosch Gmbh | Schaltungsträger und dessen Verwendung |
| JP2013098451A (ja) * | 2011-11-04 | 2013-05-20 | Sumitomo Electric Ind Ltd | 半導体装置及び配線基板 |
| JP5540036B2 (ja) * | 2012-03-26 | 2014-07-02 | 富士フイルム株式会社 | 内視鏡 |
| RU2697508C1 (ru) * | 2018-06-19 | 2019-08-15 | Федеральное Государственное Унитарное Предприятие "Всероссийский Научно-Исследовательский Институт Автоматики Им.Н.Л.Духова" (Фгуп "Внииа") | Способ изготовления печатных плат и устройство для изготовления проводящей схемы |
| US20200187365A1 (en) * | 2018-12-07 | 2020-06-11 | Interlog Corporation | Method for 3d-shaped multiple-layered electronics with ultrasonic voxel manufacturing |
| CN120072791B (zh) * | 2025-04-25 | 2025-07-29 | 浙江德汇电子陶瓷有限公司 | 一种抑制局部放电的氮化铝覆铜陶瓷衬板及其制备方法和应用 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2585700A (en) * | 1949-02-12 | 1952-02-12 | Charles E Bloom | Method of making conductive designs |
| US3392052A (en) * | 1961-07-07 | 1968-07-09 | Davis Jesse | Method of forming a non-uniform metal coating on a ceramic body utilizing an abrasive erosion step |
| US3247573A (en) * | 1962-06-11 | 1966-04-26 | Rca Corp | Method of making magnetic ferrite sheet with embedded conductors |
| US3753816A (en) * | 1971-11-18 | 1973-08-21 | Rca Corp | Method of repairing or depositing a pattern of metal plated areas on an insulating substrate |
| DE2310062A1 (de) * | 1973-02-28 | 1974-08-29 | Siemens Ag | Dickschichtschaltung auf keramiksubstrat mit durchkontaktierungen zwischen den leiterzuegen auf beiden seiten des substrates |
| US3947956A (en) * | 1974-07-03 | 1976-04-06 | The University Of Sherbrooke | Multilayer thick-film hybrid circuits method and process for constructing same |
| US3981076A (en) * | 1974-11-27 | 1976-09-21 | Commissariat A L'energie Atomique | Method of connecting electronic microcomponents |
| JPS5365970A (en) * | 1976-11-26 | 1978-06-12 | Tokyo Shibaura Electric Co | Method of producing thick film circuit board |
| US4176443A (en) * | 1977-03-08 | 1979-12-04 | Sgs-Ates Componenti Elettronici S.P.A. | Method of connecting semiconductor structure to external circuits |
| JPS5922385B2 (ja) * | 1980-04-25 | 1984-05-26 | 日産自動車株式会社 | セラミツク基板のスル−ホ−ル充填用導電体ペ−スト |
| US4336320A (en) * | 1981-03-12 | 1982-06-22 | Honeywell Inc. | Process for dielectric stenciled microcircuits |
| GB2124037B (en) * | 1982-07-19 | 1986-02-26 | Gen Electric Co Plc | Methods of forming patterns on substrates |
| DE3247985C2 (de) * | 1982-12-24 | 1992-04-16 | W.C. Heraeus Gmbh, 6450 Hanau | Keramischer Träger |
| JPS6028296A (ja) * | 1983-07-27 | 1985-02-13 | 株式会社日立製作所 | セラミツク多層配線回路板 |
| US4546065A (en) * | 1983-08-08 | 1985-10-08 | International Business Machines Corporation | Process for forming a pattern of metallurgy on the top of a ceramic substrate |
| EP0153737B1 (en) * | 1984-02-27 | 1993-07-28 | Kabushiki Kaisha Toshiba | Circuit substrate having high thermal conductivity |
| EP0173188A2 (en) * | 1984-08-29 | 1986-03-05 | International Standard Electric Corporation | Photo-thick-film-hybrid process |
| JPS61142759A (ja) * | 1984-12-14 | 1986-06-30 | Ngk Spark Plug Co Ltd | Icパツケ−ジ用基板 |
| FR2585181B1 (fr) * | 1985-07-16 | 1988-11-18 | Interconnexions Ceramiques | Procede de fabrication d'un substrat d'interconnexion pour composants electroniques, et substrat obtenu par sa mise en oeuvre |
| EP0235682B2 (en) * | 1986-02-20 | 1997-11-12 | Kabushiki Kaisha Toshiba | Aluminium nitride sintered body having conductive metallized layer |
| JPS63179734A (ja) * | 1987-01-22 | 1988-07-23 | 株式会社東芝 | 良熱伝導性基板 |
| CA1333241C (en) * | 1987-01-26 | 1994-11-29 | Akira Sasame | Aluminum nitride sintered body formed with metallized layer and method of manufacturing the same |
| WO1988005959A1 (en) * | 1987-02-04 | 1988-08-11 | Coors Porcelain Company | Ceramic substrate with conductively-filled vias and method for producing |
| JPH0195588A (ja) * | 1987-10-08 | 1989-04-13 | Toshiba Corp | 回路基板の製造方法 |
| JPH0682926B2 (ja) * | 1988-04-22 | 1994-10-19 | 日本電気株式会社 | 多層配線基板の製造方法 |
| US5165986A (en) * | 1991-06-05 | 1992-11-24 | Ferro Corporation | Copper conductive composition for use on aluminum nitride substrate |
-
1990
- 1990-06-29 JP JP2169918A patent/JPH0461293A/ja active Pending
-
1991
- 1991-06-27 EP EP91305803A patent/EP0463872B1/en not_active Expired - Lifetime
- 1991-06-27 DE DE69117819T patent/DE69117819T2/de not_active Expired - Fee Related
- 1991-06-28 US US07/723,184 patent/US5184399A/en not_active Expired - Fee Related
-
1992
- 1992-10-13 US US07/959,618 patent/US5286927A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005120140A1 (ja) * | 2004-06-01 | 2005-12-15 | Exink Co., Ltd. | 回路基板、それを製造するための金属ペースト及び方法 |
| JP2006024672A (ja) * | 2004-07-07 | 2006-01-26 | Asahi Kasei Corp | 配線回路板の製造方法 |
| JP2009158905A (ja) * | 2007-12-27 | 2009-07-16 | Korea Circuit Co Ltd | 埋込型印刷回路基板の製造方法 |
| JP2010171170A (ja) * | 2009-01-22 | 2010-08-05 | Hitachi Cable Ltd | 銅回路配線基板およびその製造方法 |
| JP2013030616A (ja) * | 2011-07-28 | 2013-02-07 | Kyocera Corp | 回路基板およびこれを備える電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5286927A (en) | 1994-02-15 |
| DE69117819D1 (de) | 1996-04-18 |
| EP0463872B1 (en) | 1996-03-13 |
| EP0463872A2 (en) | 1992-01-02 |
| US5184399A (en) | 1993-02-09 |
| EP0463872A3 (en) | 1993-02-03 |
| DE69117819T2 (de) | 1996-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0461293A (ja) | 回路基板及びその製造方法 | |
| JPH0451078B2 (ja) | ||
| JPWO2002045470A1 (ja) | 基板およびその製造方法 | |
| EP0196670B1 (en) | Ceramic substrates for microelectronic circuits and process for producing same | |
| JP3890539B2 (ja) | セラミックス−金属複合回路基板 | |
| JP2002201076A (ja) | 窒化ケイ素基板および回路基板 | |
| JP2006044980A (ja) | 窒化アルミニウム焼結体 | |
| JPS6184037A (ja) | 窒化アルミニウム系セラミツクス基板 | |
| JP4772187B2 (ja) | AlN焼結体およびこれを用いたAlN回路基板 | |
| JPS62216979A (ja) | ガラス層を有する窒化アルミニウム焼結体並びにその製造方法 | |
| JPS60253295A (ja) | 多層セラミツク基板の製造方法 | |
| JPS62216983A (ja) | 金属化層を有する窒化アルミニウム焼結体並びにその製造方法 | |
| JP2006117449A (ja) | 窒化アルミニウム焼結体 | |
| CN116835990B (zh) | 复合陶瓷基板、覆铜陶瓷基板及制备方法和应用 | |
| JPH11135906A (ja) | 基板およびその製造方法 | |
| JP2000124566A (ja) | メタライズ基板 | |
| JP2892163B2 (ja) | 低温焼成ガラスセラミック体 | |
| JP2007186382A (ja) | 窒化アルミニウム焼結体 | |
| JP2001019576A (ja) | 基板およびその製造方法 | |
| JP3898400B2 (ja) | 配線基板およびその製造方法 | |
| JPH06164081A (ja) | 窒化アルミニウム系セラミックス基板 | |
| JPS61230399A (ja) | 高熱伝導多層セラミツク配線基板の製造方法 | |
| JPH0770798B2 (ja) | 高熱伝導性回路基板 | |
| JPS6276597A (ja) | 多層セラミツク配線基板 | |
| JPS61230398A (ja) | 高熱伝導多層セラミツク配線基板の製造方法 |