JPH0451078B2 - - Google Patents

Info

Publication number
JPH0451078B2
JPH0451078B2 JP58243351A JP24335183A JPH0451078B2 JP H0451078 B2 JPH0451078 B2 JP H0451078B2 JP 58243351 A JP58243351 A JP 58243351A JP 24335183 A JP24335183 A JP 24335183A JP H0451078 B2 JPH0451078 B2 JP H0451078B2
Authority
JP
Japan
Prior art keywords
ceramic
circuit board
multilayer wiring
wiring circuit
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58243351A
Other languages
English (en)
Other versions
JPS60136294A (ja
Inventor
Nobuyuki Ushifusa
Satoru Ogiwara
Kosei Nagayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58243351A priority Critical patent/JPS60136294A/ja
Priority to US06/685,133 priority patent/US4620264A/en
Publication of JPS60136294A publication Critical patent/JPS60136294A/ja
Publication of JPH0451078B2 publication Critical patent/JPH0451078B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/16—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay
    • C04B35/18—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay rich in aluminium oxide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

【発明の詳細な説明】
〔発明の利用分野〕 本発明はセラミツク多層配線回路板、特に入出
力のためのピンを取り付けたり、半導体部品を搭
載して機能モジユールを構成するに好適なセラミ
ツク多層配線回路板およびその製造法に関する。 〔発明の背景〕 近年、半導体部品を高密度に搭載するための多
層配線回路板には絶縁基板としてセラミツク基板
が使われつつある。これらのセラミツク絶縁基板
は多くの場合アルミナ（Al2O3）を主成分とする
焼結体であり、その一例がIEEE，30th，
Electonic Component Conference（1980）P.283
〜285“Ａ Multi Layer Ceramic，Multi−Chip
Module”に示されている。しかしアルミナを主
成分とする焼結体を絶縁体として使つた基板の最
大の欠点は、信号伝播速度が遅いことにある。な
ぜならば、一般に信号伝播速度は信号線をとりま
く絶縁体の比誘電率の平方根に反比例するが、ア
ルミナの比誘電率は約10と大きいので、アルミナ
を主成分とする焼結体の比誘電率も通常9.0〜
10.0と大きな値となつてしまうからである。 信号伝播速度が遅いという欠点を取り除くため
には、比誘電率の小さい絶縁体を使つた基板を用
いる必要がある。例えば、ムライト（3Al2O3，
2SiO2）を主成分とする焼結体を絶縁体に使えば
比誘電率が5.5〜7.0のセラミツク基板が得られ
る。また、この絶縁体中に微細な気孔を含む焼結
体が作成できれば、比誘電率がその材料固有の値
より小さくできるものと考られる。しかし、この
ような絶縁体基板は強度が弱く、特に入出力用の
ピンやリードの取付け、半導体部品等の電気部分
の取付け・保持の見地から表面の機械的、熱的強
度が十分でないという問題がある。 〔発明の目的〕 本発明の目的は、信号伝播速度が速く、且つ入
出力用のピンやリードおよび電気部品の取付けに
十分な高い表面強度を有するセラミツク多層配線
回路板を提供することにある。 〔発明の概要） 本発明のセラミツク多層配線回路板は、信号の
伝送を行う内部の信号配線に接する内層セラミツ
ク絶縁基板は比誘電率が6.0以下の比較的低密度
のセラミツク焼結体からなり、それ以外の層のセ
ラミツク絶縁基板は引張強度４Kgｆ／mm2以上の比
較的高密度のセラミツク焼結体からなることを特
徴とするものであり、これにより、ピンやリー
ド、電気的部品を取付ける外層セラミツク絶縁基
板の熱的・機械的強度を高めると共に内部の信号
配線の信号伝播速度を速めたものである。 また本発明のセラミツク多層配線回路板の製造
法は、粒径5μｍ以下のセラミツクフイラ粒子粉
末70ないし90部およびガラス粉末30ないし10部を
含むスラリーの薄層を乾燥して得たセラミツクグ
リーンシート、ならびに粒径5μｍ以上のセラミ
ツクフイラ粒子粉末70ないし90部およびガラス粉
末30ないし10部を含むスラリーの薄層を乾燥して
得たセラミツクグリーンシートの夫夫の面に所定
の回路パターンに従つて導体ペーストを印刷した
後、上記後者のグリーンシートを内層に、上記前
者のグリーンシートをそれよりも外層に配して加
圧積層した上で焼結させることを特徴とするもの
である。 〔発明の実施例〕 本発明の多層配線回路板の一実施例を第１図に
断面図として示す。図において、１は両外層絶縁
基板、２は内層絶縁基板であり、これらは密接積
層されて多層基板３を構成している。図の上部の
外層絶縁基板１の表面には表面配線導体層７が、
また内層絶縁基板２との界面には電源導体層１０
が形成されており、他方、下部の外層絶縁基板１
の表面には表面配線導体層４が、また内層絶縁基
板２との界面にはグラウンド導体層１３が形成さ
れている。更に、内層絶縁基板２同志の界面には
信号配線層１１，１２が形成されている。これら
の導体層は図中の太線で示されている。またこれ
らの各導体層の相互間は図中の上下方向の太線で
示した所定のスルーホール導体で接続されてい
る。５は表面導体４に金−錫ろう６で接続された
コバールリード、８はアルミナを主成分としたセ
ラミツクで出来たチツプキヤリアで、表面導体７
に半田９にて接続されている。 両外層絶縁基板１は、粒径5μｍ以下のセラミ
ツクフイラ粒子を主成分とし、ガラスを含む高密
度のセラミツク焼結体であつて、引張強度は４Kg
ｆ／mm2以上であり、リード５およびチツプキヤリ
ア８の取付・保持に十分な熱的、機械的強度を有
する。 他方、内層絶縁基板２は、粒径5μｍ以上のセ
ラミツクフイラ粒子を主成分とし、同様のガラス
を含む比較的低密度のセラミツク焼結体よりな
り、比誘電率は６以下という低い値を有し、これ
により、これら内層絶縁基板に挾まれた信号配線
層１１，１２の信号伝播遅延時間は8ns／ｍとい
う小なる値になつている。 第２図は本発明の多層配線回路板の他の実施例
を示す。図中、２１は外層絶縁基板、２２は内層
絶縁基板であり、これらは密接積層されて多層基
板２０を構成している。外層絶縁基板２１の表面
には表面配線導体層２３，２６が、またそれらの
界面および内層絶縁基板２２との界面および一部
の内層絶縁基板２２相互の界面には接続配線導体
層および電源もしくはグラウンド導体層２９が形
成されている。他方、信号配線導体層３０は内層
絶縁基板２２同志の界面に形成されている。これ
ら導体層は図中の太線で示されている。またこれ
ら各導体層の相互間は図中の上下方向の太線で示
した所定のスルーホール導体で接続されている。
２４は表面導体層２３に金−錫ろう２５で接続さ
れたコバールピン、２７は表面導体層２６に半田
２８で接続されたシリコン半導体素子である。 外層絶縁基板２１は、第１図の外層絶縁基板１
と同様のセラミツク焼結体であり、前記と同様の
十分な熱的、機械的強度を有する。他方、内層絶
縁基板２２は第１図の内層絶縁基板２と同様のセ
ラミツク焼結体であり、前記と同様の低い比誘電
率を有し、それにより、これら内層絶縁基板２２
に挾まれた信号配線層３０の信号伝播遅延時間も
前記と同様の小なる値になつている。 これらの実施例におけるセラミツクフイラ粒子
は最も好ましくはムライトもしくは石英の粒子で
ある。また内層セラミツク絶縁基板２または２２
に含まれるセラミツクフイラ粒子は粒径100μｍ
以上の中空なムライト粒子とすることができる。 次に、本発明の多層配線回路板の製造方法の実
施例を説明する。なお、以下の記載中、特に断ら
ない限り、部とあるのは重量部を、％とあるのは
重量％を意味する。 実施例 １ 平均粒径5μｍ以下のムライト粉末（3Al2O3・
2SiO2）70部およびSiO2：Al2O3：MgO＝51.3：
34.9：13.8（重量比）の組成をもつガラス粉末材
料30部にポリビニルブチラール5.9部を加え、ボ
ールミルに入れ、３時間乾式混合した。さらに、
ブチルフタリルグリコール酸ブチル1.9部、トリ
クロルエチレン124部、テトラクロルエチレン32
部、ｎ−ブチルアルコール44部を加え、20時間湿
式混合しスラリーを作つた。次に真空脱気処理に
よりスラリーから気泡を除去した。次いでスラリ
ーをドクターブレードを用いてポリエステルフイ
ルム支持体上に0.2mmの厚さに塗布し、炉を通し
て乾燥してムライトグリーンシートを作成した。 他方、平均粒径5μｍ以上（325メツシユ以下）
のムライト粉末（3Al2O3・2SiO2）70部を上記の
平均粒径5μｍ以下のムライト粉末（3Al2O3・
2SiO2）70部の代りに用いた以外は上記と全く同
様にしてムライドグリーンシートを作成した。 これらのグリーンシートを200mm×200mmの大き
さに切断した後、パンチ法により所定位置にスル
ーホールをあけた。さらに各グリーンシートの両
面にタングステン粉：ニトロセルロース：エチル
セルロース：ポリビニルブチラール：トリクロル
エチレン＝100：３：１：２：23（重量比）の導体
ペーストをスクリーン印刷法により夫夫所定回路
パターンにしたがつて印刷した。導体ペーストは
層間の接続のためスルーホール内にも充填した。 ここで第１図に示した外層絶縁基板１には上記
の平均粒径5μｍ以下のムライト粉末を用いたム
ライトグリーンシートを対応させ、内層絶縁基板
２には上記の平均粒径5μｍ以上（325メツシユ以
下）のムライト粉末を用いたムライトグリーンシ
ートを対応させて、これらのグリーンシートをガ
イド穴の位置を合わせて第１図のように５枚積層
し、温度90℃で加圧し積層した。次に積層された
グリーンシートを焼成炉内に入れ、水素３〜７容
量％を含み且つ微量の水蒸気を含む窒素雰囲気中
で、最高温度1600℃で１時間保持して焼成して第
１図のようなセラミツク多層配線回路板を完成し
た。 このようにして製作されたセラミツク多層配線
回路板においては、表面に出ている二つの外層絶
縁基板１は粒径が小さく、相対密度95％以上の高
密度であり、他方、その他の絶縁基板２は粒径が
大きく、微細な空孔が均一に分散しており、相対
密度約85％であり、比誘電率は5.5であつた。こ
れらの基板間の接合状態は良好であり、無電解ニ
ツケルメツキ及び金メツキを施こした後、カーボ
ン治具を用いた通常の方法で表面導体層４にコバ
ールリード５を金−錫ろう６にて接続した。ま
た、表面導体層７にはアルミナを主成分とするセ
ラミツクで出来たチツプキヤリア８を半田９にて
接続した。リードの引張り強度は１Kg／ピン以上
であつた。また、チツプキヤリア８の半田接続部
９は−65℃〜＋150℃での3000サイクル以上の温
度サイクル後にも断線が生じなかつた。このよう
に、過酷な使用条件下においても充分な接続寿命
を保証できる強度であつた。 一方、電源層１０とグラウンド層１３という交
流的なグラウンドに挾まれた内層絶縁基板２間の
配線層１１，１２の信号伝播遅延時間は7.7ns／
ｍであつた。この値は内層絶縁基板２の比誘電率
が5.5であつたことに対応している。全ての層基
板がアルミナを主成分とする焼結体でできている
従来の多層配線回路板では基板の比誘電率が約
9.5であり、信号伝播遅延時間が10.2ns／ｍであ
るから、本実施例によれば信号伝播遅延時間が75
％に低減されたことになる。 実施例 ２ 前記実施例１における平均粒径5μｍ以上（325
メツシユ以下）のムライト粉末を粒径約100μｍ
のムライト中空粒子に置き換えた以外は、上記実
施例１と同じ要領にて第２図に示すセラミツク多
層配線回路板２０を作製した。この場合、前記の
平均粒径5μｍ以下のムライト粉末を用いたムラ
イトグリーンシートで外層絶縁基板２１を、また
上記の粒径約100μｍのムライト中空粒子を用い
たムライドグリーンシートで内層絶縁基板２２を
形成した。これら各基板間の接合状態は良好であ
り、無電解ニツケル及び金メツキを施こした後、
カーボン治具を用いた通常の方法で表面導体層２
３にコバールピン２４を金−錫ろう２５にて接続
し、また表面導体層２６にはシリコン半導体素子
２７をフエースダウンにて直接半田２８で接続し
て搭載した。 ピンの引張り強度は４Kg／ピン以上あり、十分
実使用に耐えうる強度であつた。またシリコン半
導体素子２７の半田接続部２８は−65℃〜＋150
℃での2000サイクル以上の温度サイクル後にも断
線が生じなかつた。このように過酷な使用条件下
においても充分な接続寿命を保証できる強度であ
つた。この原因は、ムライトを主成分とする焼結
体の熱膨張係数が38〜50×10-7／℃であつてシリ
コン半導体のそれと近いので、加熱された場合の
基板とシリコン半導体の伸び量の差が少なく、半
田接続部にストレスがあまり加わらないためであ
る。従来のアルミナ基板の場合は、熱膨張係数が
60〜70×10-7／℃であつてシリコン半導体のそれ
と大きく異なり、このため加熱された場合に半田
接続部にストレスが加わつて早期に断線し易い。 一方、電源層またはグラウンド層２９という交
流的なグラウンドにはさまれた内層絶縁基板２２
間の信号配線層３０の信号伝播遅延時間は
7.3ns／ｍであつた。この値は絶縁基板２２のフ
イラであるムライト中空粒子によるものであり、
該絶縁基板２２の比誘電率の実測値が5.1であつ
たことと対応している。このように、中空粒子の
ような閉気孔を分散することにより、従来の全層
基板がアルミナを主成分とする焼結体でできてい
る多層配線回路板（比誘電率約9.5、信号伝播遅
延時間10.2ns／ｍ）に比べて、信号伝播遅延時間
が約72％に低減されたことになる。 実施例 ３ 平均粒径5μｍ以上のムライト粉末（3Al2O3・
2SiO2）90部およびSiO2：Al2O3：MgO＝51.3：
34.9：13.8（重量比）の組成をもつガラス粉末材
料10部を用いたムライトグリーンシートを内層絶
縁基板２形成用のセラミツク材料とし、また平均
粒径5μｍ以下のムライト粉末（3Al2O3・2SiO2）
70部およびSiO2：Al2O3：MgO＝51.3：34.9：
13.8（重量比）の組成をもつガラス粉末材料30部
を用いたムライトグリーンシートを外層絶縁基板
１形成用のセラミツク材料とした以外は実施例１
と同じ要領にて第１図のようなセラミツク多層配
線回路板を作製した。ムライト粉末70部のセラミ
ツク材料の焼成条件ではムライト粉末90部のセラ
ミツク材料は充分に焼成されておらず、微細な気
孔を含んだ構造となつた。この多層配線回路板の
各基板間の接合状態は良好であり、無電解ニツケ
ル及び金メツキを施こした後、カーボン治具を用
いた通常の方法で表面導体層４にコバールピンを
金−錫ろうにて接続した。また、表面導体層７に
は高熱伝導、電気絶縁性炭化ケイ素を主成分とす
るセラミツクで出来たチツプキヤリア８を半田９
にて接続した。 リードの引張り強度は１Kg／ピン以上であり、
この値は充分実使用に耐え得る強度であつた。ま
た、チツプキヤリアの半田接続部９は、−65℃〜
＋150℃での3000サイクル以上の温度サイクル後
も断線が生じなかつた。このように過酷な使用条
件下においても、充分な接続寿命を保証できる強
度であつた。 一方、電源層１０とグラウンド層９という交流
的なグラウンドにはさまれた内層絶縁基板２間の
信号配線層の信号伝播遅延時間は、8.0ns／ｍで
あつた。この値は該絶縁基板２の比誘電率の実測
値が5.9であつたことに対応している。全層基板
がアルミナを主成分とする焼結体でできている従
来の多層配線回路板では、比誘電率が約9.5であ
り、信号伝播遅延時間が10.2ns／ｍであるから、
本実施例では信号伝播遅延時間が78％に低減した
ことになる。 実施例 ４ セラミツクフイラ粉末及びガラス粉末材料とし
て、表１に示す材料組成のものを用いた以外は、
前記実施例１〜３と同じ要領にてセラミツク多層
配線回路板を作製した。これらの各基板間の接合
状態は良好であり、無電解ニツケル及び金メツキ
を施こした後、カーボン治具を用いた通常の方法
で下部表面導体層にコバールリードまたはコバー
ルピンを金−錫ろうにて接続した。また、上部表
面導体層にはチツプキヤリアまたはシリコン半導
体素子を半田にて接続した。 リードの引張り強度は１Kg／ピン以上であり、
ピンの引張り強度は４Kg／ピン以上であつた。こ
れらの値は、充分実使用に耐え得る強度であつ
た。また、チツプキヤリアまたはシリコン半導体
素子の半田接続部は、−65℃〜＋150℃での2000サ
イクル以上の温度サイクル後も断線が生じなかつ
た。このような過酷な使用条件下においても充分
な接続寿命を保証できる強度であつた。 一方、電源層とグラウンド層という交流的なグ
ラウンドにはさまれた内層絶縁基板の間の信号配
線の信号伝播遅延時間は、表１に示すようにセラ
ミツクフイラ材料及びガラス材料により異なる。
また、これらの絶縁基板の比誘電率も併せて示し
た。従来のアルミナを主成分とする絶縁基板（ア
ルミナ90％以上）に比べていずれの材料系でも信
号伝播遅延時間が小さくなつており、コンピユー
タマシンサイクルタイムの高速化に有効である。
【表】
〔発明の効果〕
本発明によれば、内層の絶縁体には低密度で比
誘電率の小さいセラミツク焼結体を、また、リー
ドやピン、半導体素子等の電気部品の取付等の熱
的、機械的ストレスを受ける表面層の絶縁体には
高密度で熱的、機械的強度の優れたセラミツク焼
結体を使用するので、信号伝播速度が速く且つ取
付・保持強度に優れた信頼性の高いセラミツク多
層配線回路板が得られる。
【図面の簡単な説明】
第１図および第２図は夫々本発明のセラミツク
多層配線回路の異る実施例の層構成およびそれを
用いた機能モジユールの断面図である。 １…外層絶縁基板、２…内層絶縁基板、３…セ
ラミツク多層配線回路板、４…表面導体層、５…
コバールリード、７…表面導体層、８…チツプキ
ヤリア、９…半田、１０…電源層、１１，１２…
信号配線層、１３…グラウンド層。

Claims (1)

  1. 【特許請求の範囲】 １ セラミツク絶縁基板と配線導体層を交互に積
    層してなるセラミツク多層配線回路板において、
    内部の信号配線導体層に接する内層セラミツク絶
    縁基板は比誘電率が6.0以下の比較的低密度のセ
    ラミツク絶縁体からなり、それ以外の層のセラミ
    ツク絶縁基板は、引張強度４Kgｆ／mm2以上の比較
    的高密度のセラミツク絶縁体からなることを特徴
    とするセラミツク多層配線回路板。 ２ 上記の内層セラミツク絶縁基板は粒径5μｍ
    以上のセラミツクフイラ粒子を主成分とするセラ
    ミツク絶縁体からなり、それ以外の層のセラミツ
    ク絶縁基板は粒径5μｍ以下のセラミツクフイラ
    粒子を主成分とするセラミツク絶縁体からなる特
    許請求の範囲第１項記載のセラミツク多層配線回
    路板。 ３ 前記の内層セラミツク絶縁基板は中空のセラ
    ミツクフイラ粒子を主成分とするセラミツク絶縁
    体からなる特許請求の範囲第１項記載のセラミツ
    ク多層配線回路板。 ４ 前記のセラミツク絶縁基板はセラミツクフイ
    ラ粒子とガラスとからなるセラミツク絶縁体から
    なり、そのうちの前記内層セラミツク絶縁板中の
    ガラス量は、それ以外の層のセラミツク絶縁板中
    のそれより少ない特許請求の範囲第１，第２又は
    第３項記載のセラミツク多層配線回路板。 ５ セラミツクフイラ粒子は、ムライト、アルミ
    ナ（コランダム）、シリカ（石英、石英ガラス、
    クリストバライト又はトリジマイト）、マグネシ
    ウム、カルシア又はこれらの化合物である特許請
    求の範囲第２，第３又は第４項記載のセラミツク
    多層配線回路板。 ６ 粒径5μｍ以下のセラミツクフイラ粒子粉末
    70ないし90部およびガラス粉末30ないし10部を含
    むスラリーの薄層を乾燥して得たセラミツクグリ
    ーンシート、ならびに粒径5μｍ以上のセラミツ
    クフイラ粒子粉末70ないし90部およびガラス粉末
    30ないし10部を含むスラリーの薄層を乾燥して得
    たセラミツクグリーンシートの夫々の面に所定の
    回路パターンに従つて導体ペーストを印刷した
    後、上記後者のグリーンシートを内層に、上記前
    者のグリーンシートをそれよりも外層に配して加
    圧積層した上で焼結させることを特徴とするセラ
    ミツク多層配線回路板の製造法。 ７ 前記の後者のグリーンシート中に含まれる前
    記セラミツクフイラ粒子として粒径100μｍ以上
    の中空粒子を用いる特許請求の範囲第６項記載の
    セラミツク多層配線回路板の製造法。 ８ 前記ガラス粉末として、重量比51.3：34.9：
    13.8であるSiO2，Al2O3およびMgOからなるガラ
    ス粉末を用いる特許請求の範囲第６項又は第７項
    記載のセラミツク多層配線回路板の製造法。 ９ セラミツクフイラ粒子として、ムライト、ア
    ルミナ（コランダム）、シリカ（石英、石英ガラ
    ス、クリストバライ又はトリジマイト）、マグネ
    シア、カルシア又はこれらの化合物の粒子を用い
    る特許請求の範囲第６，第７又は第８項記載のセ
    ラミツク多層配線回路板の製造法。
JP58243351A 1983-12-23 1983-12-23 セラミック多層配線回路板 Granted JPS60136294A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58243351A JPS60136294A (ja) 1983-12-23 1983-12-23 セラミック多層配線回路板
US06/685,133 US4620264A (en) 1983-12-23 1984-12-21 Multi-layer ceramic wiring circuit board and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58243351A JPS60136294A (ja) 1983-12-23 1983-12-23 セラミック多層配線回路板

Publications (2)

Publication Number Publication Date
JPS60136294A JPS60136294A (ja) 1985-07-19
JPH0451078B2 true JPH0451078B2 (ja) 1992-08-18

Family

ID=17102535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58243351A Granted JPS60136294A (ja) 1983-12-23 1983-12-23 セラミック多層配線回路板

Country Status (2)

Country Link
US (1) US4620264A (ja)
JP (1) JPS60136294A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141128A (ja) * 2008-12-11 2010-06-24 Murata Mfg Co Ltd 電子部品
CN114213017A (zh) * 2021-12-08 2022-03-22 西安赛尔电子材料科技有限公司 一种含有中空莫来石微珠的玻璃封接材料的制备方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131498A (ja) * 1984-11-29 1986-06-19 富士通株式会社 終端回路配線構造
EP0196865B1 (en) * 1985-03-27 1990-09-12 Ibiden Co, Ltd. Electronic circuit substrates
JPH0610927B2 (ja) * 1985-04-05 1994-02-09 株式会社日立製作所 セラミック基板の製造方法
JPS61266350A (ja) * 1985-05-21 1986-11-26 株式会社日立製作所 配線回路用セラミック基板
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
US4766671A (en) * 1985-10-29 1988-08-30 Nec Corporation Method of manufacturing ceramic electronic device
JPH0632355B2 (ja) * 1986-01-27 1994-04-27 株式会社日立製作所 セラミツク配線基板とその製造方法
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPH0634442B2 (ja) * 1986-11-25 1994-05-02 株式会社日立製作所 ムライト配線基板の製造方法
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
US4782193A (en) * 1987-09-25 1988-11-01 Ibm Corp. Polygonal wiring for improved package performance
US5066831A (en) * 1987-10-23 1991-11-19 Honeywell Inc. Universal semiconductor chip package
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
DE3823469A1 (de) * 1988-07-11 1990-01-18 Bodenseewerk Geraetetech Filteranordnung
KR920005459B1 (ko) * 1988-08-30 1992-07-04 가부시기가이샤 히다찌세이사꾸쇼 금속의 균질화방법 및 회로기판
US4882650A (en) * 1988-12-05 1989-11-21 Sprague Electric Company Magnesium titanate ceramic and dual dielectric substrate using same
US4882651A (en) * 1988-12-05 1989-11-21 Sprague Electric Company Monolithic compound-ceramic capacitor
DE69008551T2 (de) * 1989-01-09 1994-10-27 Mitsubishi Electric Corp Antennensystem.
US5136271A (en) * 1989-01-09 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit mountings
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
WO1990008110A1 (en) * 1989-01-19 1990-07-26 David Sarnoff Research Center, Inc. Devitrifying glass formulations for low expansion printed-circuit substrates and inks
JPH0332100A (ja) * 1989-06-29 1991-02-12 Yokohama Rubber Co Ltd:The 多層プリント配線板
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
EP0526656B1 (en) * 1991-02-25 1996-01-10 Sumitomo Electric Industries, Ltd. Wiring board
US5285690A (en) * 1992-01-24 1994-02-15 The Foxboro Company Pressure sensor having a laminated substrate
US5288949A (en) * 1992-02-03 1994-02-22 Ncr Corporation Connection system for integrated circuits which reduces cross-talk
JP2610375B2 (ja) * 1992-02-27 1997-05-14 富士通株式会社 多層セラミック基板の製造方法
US5391841A (en) * 1992-12-08 1995-02-21 Quick; Nathaniel R. Laser processed coatings on electronic circuit substrates
US6271576B1 (en) * 1996-12-05 2001-08-07 Nathaniel R. Quick Laser synthesized ceramic sensors and method for making
US6670693B1 (en) 1996-12-05 2003-12-30 Nathaniel R. Quick Laser synthesized wide-bandgap semiconductor electronic devices and circuits
JPH1154696A (ja) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp 高周波多層誘電体基板およびマルチチップモジュール
JP3860336B2 (ja) * 1998-04-28 2006-12-20 日本特殊陶業株式会社 ガラスセラミック複合体
AU2001269687A1 (en) 2000-05-09 2001-11-20 Usf Filtration And Separations Group Inc. Apparatus and method for drawing continuous fiber
JP4748435B2 (ja) * 2001-08-21 2011-08-17 日本電気硝子株式会社 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
EP1353542B1 (en) * 2001-12-25 2018-05-16 Ngk Spark Plug Co., Ltd Process for production of multilayered wiring board
US7056053B2 (en) * 2002-11-27 2006-06-06 General Electric Company Bolting arrangement including a two-piece washer for minimizing bolt bending
US6939748B1 (en) 2003-10-13 2005-09-06 Nathaniel R. Quick Nano-size semiconductor component and method of making
US7618880B1 (en) * 2004-02-19 2009-11-17 Quick Nathaniel R Apparatus and method for transformation of substrate
US8617965B1 (en) 2004-02-19 2013-12-31 Partial Assignment to University of Central Florida Apparatus and method of forming high crystalline quality layer
US7268063B1 (en) * 2004-06-01 2007-09-11 University Of Central Florida Process for fabricating semiconductor component
US7419887B1 (en) 2004-07-26 2008-09-02 Quick Nathaniel R Laser assisted nano deposition
US7951632B1 (en) 2005-01-26 2011-05-31 University Of Central Florida Optical device and method of making
US8617669B1 (en) 2006-04-20 2013-12-31 Partial Assignment to University of Central Florida Laser formation of graphene
US7811914B1 (en) * 2006-04-20 2010-10-12 Quick Nathaniel R Apparatus and method for increasing thermal conductivity of a substrate
US8067303B1 (en) 2006-09-12 2011-11-29 Partial Assignment University of Central Florida Solid state energy conversion device
US8373266B2 (en) * 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
US8114693B1 (en) 2007-09-18 2012-02-14 Partial Assignment University of Central Florida Method of fabricating solid state gas dissociating device by laser doping
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
US8828769B2 (en) * 2008-12-02 2014-09-09 University Of Central Florida Energy conversion device
US9059079B1 (en) 2012-09-26 2015-06-16 Ut-Battelle, Llc Processing of insulators and semiconductors
US9620667B1 (en) 2013-12-10 2017-04-11 AppliCote Associates LLC Thermal doping of materials
US9601641B1 (en) 2013-12-10 2017-03-21 AppliCote Associates, LLC Ultra-high pressure doping of materials
CN105826285B (zh) * 2015-01-04 2018-07-03 华为技术有限公司 芯片及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2859794A (en) * 1955-11-30 1958-11-11 Sylvania Electric Prod Synthetic mica product
US3772748A (en) * 1971-04-16 1973-11-20 Nl Industries Inc Method for forming electrodes and conductors
US3829356A (en) * 1971-04-16 1974-08-13 Nl Industries Inc Sintered ceramic bodies with porous portions
US4387131A (en) * 1971-06-30 1983-06-07 International Business Machines Corporation Ceramic dielectrics
US4141055A (en) * 1977-04-27 1979-02-20 Bell Telephone Laboratories, Incorporated Crossover structure for microelectronic circuits
GB1583742A (en) * 1978-05-31 1981-02-04 Nat Res Dev Cyclone separator
JPS56158502A (en) * 1980-05-12 1981-12-07 Junkosha Co Ltd Strip line

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141128A (ja) * 2008-12-11 2010-06-24 Murata Mfg Co Ltd 電子部品
CN114213017A (zh) * 2021-12-08 2022-03-22 西安赛尔电子材料科技有限公司 一种含有中空莫来石微珠的玻璃封接材料的制备方法

Also Published As

Publication number Publication date
US4620264A (en) 1986-10-28
JPS60136294A (ja) 1985-07-19

Similar Documents

Publication Publication Date Title
JPH0451078B2 (ja)
JPH0543316B2 (ja)
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
US5138426A (en) Ceramic joined body
JPH04212441A (ja) セラミック配線基板
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JPH03105954A (ja) 半導体装置
JPS6357393B2 (ja)
JPH0283995A (ja) セラミツク多層回路基板及びその用途
JPH11176998A (ja) 配線基板
JPH0470124B2 (ja)
JP2892163B2 (ja) 低温焼成ガラスセラミック体
JP3420424B2 (ja) 配線基板
JPS62150856A (ja) セラミツク多層基板材料
JP3273113B2 (ja) 多層配線基板
JPS61278194A (ja) セラミツク絶縁基板
JPH0633206B2 (ja) メタライズ組成物
JPH0544190B2 (ja)
JPH1117344A (ja) 多層配線基板
JPS6024095A (ja) ガラスセラミツクス多層配線基板の製造法
JPS5986293A (ja) 多層配線基板
JPS6276592A (ja) 多層セラミツク配線基板
JPH0810735B2 (ja) セラミックパッケージ
JPH09148489A (ja) セラミックス回路基板
JPS6175588A (ja) セラミツク多層配線基板材料