JPH0462150B2 - - Google Patents
Info
- Publication number
- JPH0462150B2 JPH0462150B2 JP17341383A JP17341383A JPH0462150B2 JP H0462150 B2 JPH0462150 B2 JP H0462150B2 JP 17341383 A JP17341383 A JP 17341383A JP 17341383 A JP17341383 A JP 17341383A JP H0462150 B2 JPH0462150 B2 JP H0462150B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- punching
- circuit
- level
- punching level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004080 punching Methods 0.000 claims description 49
- 238000007493 shaping process Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/08—Track changing or selecting during transducing operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Moving Of The Head For Recording And Reproducing By Optical Means (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデイスク上に記録されたデイジタル信
号を再生するデイスクプレーヤに関するものであ
る。
号を再生するデイスクプレーヤに関するものであ
る。
従来例の構成とその問題点
従来の光学式デイスクプレーヤ装置では、デイ
スクからの再生信号を整形する自動打抜き回路
と、デイスク内の任意の位置を探し出すために必
要なトラツクカウント回路とを全く独立に有して
いたため、数多くの回路部品を必要とし、又コス
ト的にも不利で又信頼性にも問題があつた。
スクからの再生信号を整形する自動打抜き回路
と、デイスク内の任意の位置を探し出すために必
要なトラツクカウント回路とを全く独立に有して
いたため、数多くの回路部品を必要とし、又コス
ト的にも不利で又信頼性にも問題があつた。
発明の目的
本発明は自動打抜き回路とトラツクカウント回
路を兼用させることによつて、上記従来の問題を
解決するようにしたデイスクプレーヤを提供する
ものである。
路を兼用させることによつて、上記従来の問題を
解決するようにしたデイスクプレーヤを提供する
ものである。
発明の構成
本発明は、デイスクの再生信号を打抜く自動打
抜き回路とデイスクとトラツクを計数するトラツ
クカウント回路とを共用化し、その動作を制御信
号で切換えることにより、部品点数の削減と性能
の向上を図つたものである。
抜き回路とデイスクとトラツクを計数するトラツ
クカウント回路とを共用化し、その動作を制御信
号で切換えることにより、部品点数の削減と性能
の向上を図つたものである。
実施例の説明
本発明の基本構成図を第１図に示す。第１図に
おいて、Ａは光学式デイスクの再生信号で一般に
RF信号と呼ばれている。１は多段構成の増幅器
であり、その出力信号もしくはその一部から取り
出した信号がトラツクカウント用波形整形回路４
に入力され、トラツクカウント信号Ｃとなつて出
力される。２は前記多段増幅器１の入出力端間に
接続される打抜きレベル設定回路で、減算器（比
較器）３とともに、RF信号Ａを適切なレベルで
打抜くための負帰還回路を構成している。Ｂは打
抜きレベル設定回路２のレベルを制御する打抜き
レベル制御信号であり、デイスクの通常再生時に
は、打抜きレベル設定回路２をRF信号Ａの自動
打抜き用のための回路として使用し、またデイス
クのアクセス、トリツクプレイ時等には、打抜き
レベル設定回路２をトラツク検出用のための回路
として使用するための切換え制御信号である。Ｄ
は、デイスクからのRF信号が適切なレベルで打
抜かれた後のデイジタル信号であり、この信号は
デイジタル信号処理回路（図示せず）に導かれ再
生される。
おいて、Ａは光学式デイスクの再生信号で一般に
RF信号と呼ばれている。１は多段構成の増幅器
であり、その出力信号もしくはその一部から取り
出した信号がトラツクカウント用波形整形回路４
に入力され、トラツクカウント信号Ｃとなつて出
力される。２は前記多段増幅器１の入出力端間に
接続される打抜きレベル設定回路で、減算器（比
較器）３とともに、RF信号Ａを適切なレベルで
打抜くための負帰還回路を構成している。Ｂは打
抜きレベル設定回路２のレベルを制御する打抜き
レベル制御信号であり、デイスクの通常再生時に
は、打抜きレベル設定回路２をRF信号Ａの自動
打抜き用のための回路として使用し、またデイス
クのアクセス、トリツクプレイ時等には、打抜き
レベル設定回路２をトラツク検出用のための回路
として使用するための切換え制御信号である。Ｄ
は、デイスクからのRF信号が適切なレベルで打
抜かれた後のデイジタル信号であり、この信号は
デイジタル信号処理回路（図示せず）に導かれ再
生される。
次に、より具体的な本発明の一実施例を第２図
にもとづいて説明を行なう。なお第２図中第１図
と同一番号、同一記号は第１図と同じものを示し
ている。
にもとづいて説明を行なう。なお第２図中第１図
と同一番号、同一記号は第１図と同じものを示し
ている。
RF信号ＡはコンデンサC1により交流化されて、
抵抗R1，R2からなる加算回路３に入力される。
抵抗R2は打抜きレベル設定回路２を経由した負
極性の帰還信号を通過させることにより、抵抗
R1を経由した交流化されたRF信号の打抜きレベ
ルを決定する。抵抗R1を経由した信号は多段増
幅器１に入力される。ここでG1，G2，G3，G4は
CMOSで構成されるインバータ用ゲート回路で
あり、R3，R4，R5は抵抗である。この多段増幅
器１により、アナログRF信号は、デイジタル信
号Ｄに変換される。かかるデイジタル信号Ｄは打
抜きレベル設定回路２に入力される。ここでIC1
は比較回路であり、帰還回路の抵抗R11、コンデ
ンサC3、比較回路IC1の出力信号の積分用抵抗
R12、コンデンサC2および比較回路IC1の入力信
号回路部により構成される。上記入力信号回路部
は、比較回路ICのプラス入力用バイアス回路
（抵抗R8，R9、コンデンサC4）とマイナス入力信
号用回路（抵抗R10，R7，R6）、および打抜きレ
ベル制御手段Ｂの打抜きレベル制御信号B1，B2
により制御される切換部（スイツチSW1，SW2、
抵抗R13）とで構成される。トラツクカウント用
波形整形回路４は、多段増幅器１の出力信号の一
部から取り出されたデイジタル信号を入力とし、
ワンシヨツトマルチ回路IC2に導かれ、トラツク
カウント信号Ｃとなる。ここで抵抗R13、コンデ
ンサC5は、ワンシヨツトマルチ回路IC2の時定数
回路を構成している。
抵抗R1，R2からなる加算回路３に入力される。
抵抗R2は打抜きレベル設定回路２を経由した負
極性の帰還信号を通過させることにより、抵抗
R1を経由した交流化されたRF信号の打抜きレベ
ルを決定する。抵抗R1を経由した信号は多段増
幅器１に入力される。ここでG1，G2，G3，G4は
CMOSで構成されるインバータ用ゲート回路で
あり、R3，R4，R5は抵抗である。この多段増幅
器１により、アナログRF信号は、デイジタル信
号Ｄに変換される。かかるデイジタル信号Ｄは打
抜きレベル設定回路２に入力される。ここでIC1
は比較回路であり、帰還回路の抵抗R11、コンデ
ンサC3、比較回路IC1の出力信号の積分用抵抗
R12、コンデンサC2および比較回路IC1の入力信
号回路部により構成される。上記入力信号回路部
は、比較回路ICのプラス入力用バイアス回路
（抵抗R8，R9、コンデンサC4）とマイナス入力信
号用回路（抵抗R10，R7，R6）、および打抜きレ
ベル制御手段Ｂの打抜きレベル制御信号B1，B2
により制御される切換部（スイツチSW1，SW2、
抵抗R13）とで構成される。トラツクカウント用
波形整形回路４は、多段増幅器１の出力信号の一
部から取り出されたデイジタル信号を入力とし、
ワンシヨツトマルチ回路IC2に導かれ、トラツク
カウント信号Ｃとなる。ここで抵抗R13、コンデ
ンサC5は、ワンシヨツトマルチ回路IC2の時定数
回路を構成している。
次に、第２図の動作を第３図を用いて説明す
る。第３図は第２図の各部の動作波形図である。
る。第３図は第２図の各部の動作波形図である。
通常再生時には打抜きレベル制御手段Ｂの打抜
きレベル制御信号B1，B2によつてスイツチSW1
がON、スイツチSW2がOFFとなり比較回路IC1
のプラス入力電圧Ｖは Ｖ＝R9／R8＋R9×５〔Ｖ〕 ……(1) となつて、打抜きレベル設定回路２の出力（打抜
きレベル）は第１の打抜きレベルに設定される。
この第１の打抜きレベルは第３図Ｘのようにな
り、ちようどRF信号Ａ（波形Ｅ）の略中央を横切
るレベルである。このようなレベルはRF信号Ａ
とともに減算器（比較器）３に入力され、この第
１の打抜きレベルとRF信号Ａが比較されて、RF
信号の自動打抜き動作が行われ、その結果、多段
増幅器１からデイジタル信号Ｄが出力される（第
３図波形Ｆ参照）。
きレベル制御信号B1，B2によつてスイツチSW1
がON、スイツチSW2がOFFとなり比較回路IC1
のプラス入力電圧Ｖは Ｖ＝R9／R8＋R9×５〔Ｖ〕 ……(1) となつて、打抜きレベル設定回路２の出力（打抜
きレベル）は第１の打抜きレベルに設定される。
この第１の打抜きレベルは第３図Ｘのようにな
り、ちようどRF信号Ａ（波形Ｅ）の略中央を横切
るレベルである。このようなレベルはRF信号Ａ
とともに減算器（比較器）３に入力され、この第
１の打抜きレベルとRF信号Ａが比較されて、RF
信号の自動打抜き動作が行われ、その結果、多段
増幅器１からデイジタル信号Ｄが出力される（第
３図波形Ｆ参照）。
次に、デイスクのトラツク計数時の動作につい
て説明する。トラツク計数時のRF信号Ａは第３
図ＧのようにＮの区間（トラツク間）を有した波
形となる。ここで打抜きレベル設定回路２が通常
再生時と同じ動作を行うと、打抜きレベルは第３
図のＹのように波形の中心で信号を打抜くのでト
ラツク検出ができなくなつてしまう。そこでトラ
ツク間を確実に検出できるようにするために、打
抜きレベル制御手段Ｂの打抜きレベル制御信号
B1，B2によつてSW1をOFF，SW2をONとする
と比較回路IC1のプラス入力電圧Ｖは Ｖ＝R9／R8＋R9×５ ＋R9／R6＋R9＋R13×VG4 ……(2) （ただしVG4はゲート回路G4の出力電圧） となる。すると、打抜きレベル設定回路２の出力
（打抜きレベル）は第２の打抜きレベルとなり、
この第２の打抜きレベルは第３図のＺのように
RF信号Ａ（波形Ｇ）の包絡線を横切るレベルとな
る。その結果トラツクカウント用波形整形回路４
の出力端から正確なトラツクカウント信号Ｃ（第
３図波形Ｉ）が得られる。またこの時の多段増幅
器１の出力（デイジタル信号Ｄ）は第３図Ｈで表
される。なお、第３図のａは第２図のワンシヨツ
トマルチ回路IC2の時定数で決まる定数であり、
通常はｂ＜ａであるため、波形Ｉにおいて波形Ｈ
の区間ｂ内の信号は出力されない。
て説明する。トラツク計数時のRF信号Ａは第３
図ＧのようにＮの区間（トラツク間）を有した波
形となる。ここで打抜きレベル設定回路２が通常
再生時と同じ動作を行うと、打抜きレベルは第３
図のＹのように波形の中心で信号を打抜くのでト
ラツク検出ができなくなつてしまう。そこでトラ
ツク間を確実に検出できるようにするために、打
抜きレベル制御手段Ｂの打抜きレベル制御信号
B1，B2によつてSW1をOFF，SW2をONとする
と比較回路IC1のプラス入力電圧Ｖは Ｖ＝R9／R8＋R9×５ ＋R9／R6＋R9＋R13×VG4 ……(2) （ただしVG4はゲート回路G4の出力電圧） となる。すると、打抜きレベル設定回路２の出力
（打抜きレベル）は第２の打抜きレベルとなり、
この第２の打抜きレベルは第３図のＺのように
RF信号Ａ（波形Ｇ）の包絡線を横切るレベルとな
る。その結果トラツクカウント用波形整形回路４
の出力端から正確なトラツクカウント信号Ｃ（第
３図波形Ｉ）が得られる。またこの時の多段増幅
器１の出力（デイジタル信号Ｄ）は第３図Ｈで表
される。なお、第３図のａは第２図のワンシヨツ
トマルチ回路IC2の時定数で決まる定数であり、
通常はｂ＜ａであるため、波形Ｉにおいて波形Ｈ
の区間ｂ内の信号は出力されない。
発明の効果
本発明は、通常再生時にはデイスクの再生信号
を略中央で横切る第１の打抜きレベルでデイスク
の再生信号の自動打抜きを行い、トラツク計数時
にはデイスクの再生信号の包絡線を横切る第２の
打抜きレベルでデイスクのトラツクを計数するべ
く打抜きレベル制御手段で打抜きレベル設定回路
の打抜きレベルを設定するので、デイスクの再生
時に必要となる自動打抜きのための構成とトラツ
ク計数時に必要なトラツク計数のための構成とを
共用化して、部品点数の少ない高精度のデイスク
プレーヤを実現できるものである。
を略中央で横切る第１の打抜きレベルでデイスク
の再生信号の自動打抜きを行い、トラツク計数時
にはデイスクの再生信号の包絡線を横切る第２の
打抜きレベルでデイスクのトラツクを計数するべ
く打抜きレベル制御手段で打抜きレベル設定回路
の打抜きレベルを設定するので、デイスクの再生
時に必要となる自動打抜きのための構成とトラツ
ク計数時に必要なトラツク計数のための構成とを
共用化して、部品点数の少ない高精度のデイスク
プレーヤを実現できるものである。
第１図は本発明の一実施例のデイスクプレーヤ
の基本構成を示すブロツク図、第２図は同各部構
成を示す回路図、第３図は第２図の各部波形を示
す波形図である。 １……多段増幅器、２……打抜きレベル設定回
路、３……減算器（比較器）、４……トラツクカ
ウント用波形整形回路。
の基本構成を示すブロツク図、第２図は同各部構
成を示す回路図、第３図は第２図の各部波形を示
す波形図である。 １……多段増幅器、２……打抜きレベル設定回
路、３……減算器（比較器）、４……トラツクカ
ウント用波形整形回路。
Claims (1)
- １ デイスクからの再生信号を多段増幅する増幅
器と、前記増幅器の入出力間に接続される負帰還
回路内に設けられた打抜きレベル設定手段と、前
記打抜きレベル設定手段の打抜きレベルを、前記
再生信号を略中央で横切る第１の打抜きレベルと
前記再生信号の包絡線を横切る第２の打抜きレベ
ルとに制御する打抜きレベル制御手段と、前記増
幅器の出力信号を波形整形するトラツクカウント
用波形整形回路とを具備し、前記デイスクを再生
する場合に、通常再生時は前記第１の打抜きレベ
ルで前記デイスクからの再生信号の自動打抜き動
作を行つて前記増幅器の出力端にデイジタル信号
を得、トラツク計数時は前記第２の打抜きレベル
で前記デイスクからの再生信号を打ち抜き、前記
トラツクカウント用波形整形回路の出力端にトラ
ツクカウント信号を得て前記デイスクのトラツク
を計数するように構成したことを特徴とするデイ
スクプレーヤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173413A JPS6063732A (ja) | 1983-09-19 | 1983-09-19 | デイスクプレ−ヤ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173413A JPS6063732A (ja) | 1983-09-19 | 1983-09-19 | デイスクプレ−ヤ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6063732A JPS6063732A (ja) | 1985-04-12 |
| JPH0462150B2 true JPH0462150B2 (ja) | 1992-10-05 |
Family
ID=15959970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173413A Granted JPS6063732A (ja) | 1983-09-19 | 1983-09-19 | デイスクプレ−ヤ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6063732A (ja) |
-
1983
- 1983-09-19 JP JP58173413A patent/JPS6063732A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6063732A (ja) | 1985-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02118322U (ja) | ||
| JPS57186239A (en) | Disc reproducing device | |
| JPS6214382A (ja) | トラツク飛び越し制御回路 | |
| JPH0462150B2 (ja) | ||
| KR920010343B1 (ko) | 메모리를 이용한 음성기록 장치 | |
| JPH0528596Y2 (ja) | ||
| JP2517853Y2 (ja) | デイスクプレ−ヤのトラツク探索装置 | |
| JPS6141124Y2 (ja) | ||
| JPS6023784Y2 (ja) | テ−プレコ−ダの曲間検出回路 | |
| JPH045044Y2 (ja) | ||
| JP2558049Y2 (ja) | コンパクトディスクのピックアップ出力回路 | |
| JPH0516678Y2 (ja) | ||
| JPH0253262A (ja) | ビデオテープレコーダの映像信号記録回路 | |
| KR900010668Y1 (ko) | 4데크 카세트 레코더 | |
| KR920005113Y1 (ko) | 캠코더의 오디오 페이드-아웃 제어회로 | |
| JPH0132222Y2 (ja) | ||
| KR920006746Y1 (ko) | 영상재생기의 고음질 자동추적회로 | |
| JPS6231276A (ja) | 信号切換装置 | |
| KR880003041Y1 (ko) | 녹음과 재생의 공용회로 | |
| JPS6034120Y2 (ja) | 自動頭出し装置 | |
| JPH0447362B2 (ja) | ||
| JPS5929815U (ja) | 雑音低減回路 | |
| KR19980058140A (ko) | Cd-롬 드라이브에서의 고주파 신호 처리 장치 및 방법 | |
| JPS59118161U (ja) | デイスクレコ−ド再生装置 | |
| JPS5933686A (ja) | テ−プレコ−ダの自動選曲装置 |