JPH0462511B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジヨン信号を符号化する動き補
償フレーム間予測符号化回路に関するものであ
る。

〔従来の技術〕

動き補償フレーム間予測符号化はテレビジヨン
信号の前フレーム画像に対する現フレーム画像の
変位をベクトルとして検出し、そのベクトルを用
いてフレーム間予測符号化を行うものである。ベ
クトルの検出は通常テレビ画面を多数のブロツク
に分割し、そのブロツク毎に検出する。そのた
め、従来の動き補償フレーム間予測符号化回路で
は、符号化処理もブロツク毎に行つていた。

第４図は従来の動き補償フレーム間予測符号化
回路の構成図である。符号化回路の入力端子ａに
は第５図に示すような普通のテレビジヨン信号の
走査順にテレビジヨン信号が入力される。そし
て、その信号と、この信号に対して１フレーム前
の信号であるフレームメモリ回路６の出力信号と
が、動きベクトル検出回路８に入力される。動き
ベクトル検出回路８では、テレビ画面を多数のブ
ロツクに分割してその各ブロツク毎に１フレーム
間の画像の変位を算出し、それを動きベクトルと
して予測値回路７に出力する。予測値回路７で
は、この動きベクトルとフレームメモリ回路６の
出力信号から予測値を算出する。動きベクトル検
出回路８からはベクトル信号がブロツク単位で出
力されるので、この予測値回路７では、予測値の
算出もブロツク単位になる。予測符号化では入力
信号と予測値との差分演算を行うが、入力端子ａ
の信号はライン単位であり、予測値回路７の出力
である予測値はブロツク単位であるので、このま
までは差分演算できない。そこで入力端子ａの信
号を走査変換回路１で第６図に示すような伝送順
序に変換する。第６図に示した伝送順序はテレビ
画面を破線で示したようなブロツクに分割した場
合、ブロツク単位に符号化処理できるように１ブ
ロツク内のすべての画素を連続して伝送する伝送
順序である。走査変換回路１の出力信号は遅延回
路２で予測値との遅延合せを行い、減算器３で予
測値との差分演算を行い、その差信号は量子化回
路４で量子化される。量子化回路４の出力は符号
化回路の出力信号として出力端子ｂから出力され
ると共に、加算器５で予測値回路７の出力信号と
加算されてフレームメモリ回路６に入力される。

〔発明が解決しようとする問題点〕

従来の符号化回路では符号化する際に走査変換
を行うので、符号化出力も第６図に示す順序とな
る。しかし、テレビジヨン信号の伝送順序は第５
図に示す順序が普通であり、符号化回路に合わせ
て伝送順序を変更すると、その伝送順序に合わせ
た伝送フレーム構成を新たに作る必要がある。ま
た、符号化回路で走査変換を行うと、その符号化
信号を復号する時にもう一度走査変換を行つて、
復号された信号が第５図に示す順序で出力される
ようにする必要があり、ハード規模がふえること
になる。

本発明の目的は、このような欠点を除去し、走
査変換を行わない動き補償フレーム間予測符号化
回路を提供することにある。

〔問題点を解決するための手段〕

本発明によれば、テレビジヨン信号を予測符号
化する動き補償フレーム間予測符号化回路におい
て、入力テレビジヨン信号を所定時間遅延させる
遅延回路と、前記遅延回路の出力と予測値との差
を出力する減算器と、前記減算器の出力を量子化
する量子化回路と、前記量子化回路の出力と前記
予測値とを加算する加算器と、前記加算器の出力
を１フレーム記憶するフレームメモリ回路と、前
記入力テレビジヨン信号および前記フレームメモ
リ回路の出力信号を一定のブロツクに分割し、各
ブロツクの動きベクトルを前記フレームメモリ回
路の出力信号をもとにして検出する動きベクトル
検出回路と、前記動きベクトル検出回路の出力信
号を、伝送順序を変換して出力する変換回路と、
前記変換回路の出力と前記フレームメモリ回路の
出力とから予測値を算出する予測値回路とを含む
ことを特徴とする動き補償フレーム間予測符号化
回路が得られる。

〔実施例〕

次に本発明の実施例について図面を参照して説
明する。

第１図は本発明に係る動き補償フレーム間予測
符号化回路の一例を示し、第４図と同一部分は同
一符号で示し、その説明は省略する。第１図にお
いて、入力端子ａは遅延回路２と動きベクトル検
出回路８の入力端に接続されている。動きベクト
ル検出回路８の出力端は変換回路９を介して予測
値回路７の入力端に接続され、予測値回路７の出
力端は減算器３および加算器５の入力端に接続さ
れている。減算器３のもう一端の入力端には遅延
回路２の出力端が接続され減算器３の出力端は量
子化回路４を介して出力端子ｂおよび加算器５の
もう一端の入力端に接続されている。加算器５の
出力端はフレームメモリ回路６を介して予測値回
路７および動きベクトル検出回路８の入力端に接
続されている。

入力端子ａから入力されたテレビジヨン信号は
遅延回路２と動きベクトル検出回路８に入力さ
れ、動きベクトル検出回路８でこの入力信号とフ
レームメモリ回路６の出力信号から動きベクトル
を検出する。動きベクトル検出はブロツク単位に
行われるので、動きベクトル検出回路８から出力
されるベクトル信号はブロツク単位となる。そこ
で後で詳しく述べるように第５図に示す走査順の
画素に対応してベクトル信号が出力されるように
変換回路９でベクトル信号の出力順序を変換す
る。変換回路９から出力されるベクトル信号とフ
レームメモリ回路６の出力信号とを用いて予測値
回路７で予測値を算出し、減算器３で遅延回路２
の出力値との差分を演算する。減算器３から出力
される差信号は量子化回路４で量子化されて出力
信号ｂに出力されると共に、加算器５で予測値回
路７の出力信号と加算されてフレームメモリ回路
６に入力される。

従来の符号化回路との相違点は、入力信号の伝
送順序を変換する走査変換回路（第４図の１）が
なくなり、その代わりにベクトル信号の送出順序
を変換する変換回路９が追加されたことである。

ここで変換回路９の処理について説明する。第
２図に示すように、１つのブロツクの大きさを水
平方向にｍ画素、垂直方向にｎラインとし、水平
方向にｋ個のブロツクが並ぶとする。画素信号の
符号化周期をＴとすると、動きベクトル検出回路
８からは、第３図ａに示すように、（ｍ×ｎ）Ｔ
の周期のブロツク単位でベクトル信号が出力され
る。このベクトル信号を用いて予測値を算出し、
動き補償フレーム間予測符号化を行おうとする
と、従来の符号化回路のように入力信号を走査変
換しなければならなくなる。そこで変換回路９で
は、ベクトル信号の送出順序を第３図ｂのように
変換する。すなわち、１ラインの符号化処理時間
にｋ個のベクトル信号を出力し、それをｎ回繰返
すようにする。このようにして出力されたベクト
ル信号の出力順序は符号化回路に入力される画信
号の入力順序と対応するので、符号化回路の入力
信号の順序を変えることなく符号化することがで
きる。

〔発明の効果〕

以上述べたように、本発明による符号化回路
は、ベクトル信号の出力順序を変換することによ
り、画像信号の伝送順序を変換することなしに符
号化処理することができる。従つて、この符号化
回路を用いれば動き補償フレーム間予測符号化を
行う時の伝送順序が一般のテレビジヨン信号の伝
送順序と異なるという不都合も生じないし、ま
た、ハードウエア的にも走査変換回路よりもベク
トル信号の変換回路の方が単位時間に処理するデ
ータ量が少ないので簡略化される。

【図面の簡単な説明】

第１図は本発明の一実施例による動き補償フレ
ーム間予測符号化回路のブロツク図、第２図は本
発明によるブロツクの構成例を説明するための
図、第３図は本発明によるベクトル信号の出力タ
イミングを説明するためのタイミングチヤート、
第４図は従来の動き補償フレーム間予測符号化回
路のブロツク図、第５図は第４図における画像入
力信号の伝送順序を説明するための図、第６図は
第４図における走査変換処理後の画像信号伝送順
序を説明するための図である。 １…走査変換回路、２…遅延回路、３…減算
器、４…量子化回路、５…加算器、６…フレーム
メモリ回路、７…予測値回路、８…動きベクトル
検出回路、９…変換回路、ａ…入力端子、ｂ…出
力端子。

Claims (1)

【特許請求の範囲】
1. １ テレビジヨン信号を予測符号化する動き補償
   フレーム間予測符号化回路において、入力テレビ
   ジヨン信号を所定時間遅延させる遅延回路と、前
   記遅延回路の出力と予測値との差を出力する減算
   器と、前記減算器の出力を量子化する量子化回路
   と、前記量子化回路の出力と前記予測値とを加算
   する加算器と、前記加算器の出力を１フレーム記
   憶するフレームメモリ回路と、前記入力テレビジ
   ヨン信号および前記フレームメモリ回路の出力信
   号を一定のブロツクに分割し、各ブロツクの動き
   ベクトルを前記フレームメモリ回路の出力信号を
   もとにして検出する動きベクトル検出回路と、前
   記動きベクトル検出回路の出力信号を、伝送順序
   を変換して出力する変換回路と、前記変換回路の
   出力と前記フレームメモリ回路の出力とから前記
   予測値を算出する予測値回路とを含むことを特徴
   とする動き補償フレーム間予測符号化回路。