JPH0462553A - photomask - Google Patents

photomask

Info

Publication number
JPH0462553A
JPH0462553A JP2174849A JP17484990A JPH0462553A JP H0462553 A JPH0462553 A JP H0462553A JP 2174849 A JP2174849 A JP 2174849A JP 17484990 A JP17484990 A JP 17484990A JP H0462553 A JPH0462553 A JP H0462553A
Authority
JP
Japan
Prior art keywords
integrated circuit
section
wafer
photomask
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2174849A
Other languages
Japanese (ja)
Inventor
Mitsugi Oshima
大島 貢
Masashi Yamamoto
山本 正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2174849A priority Critical patent/JPH0462553A/en
Publication of JPH0462553A publication Critical patent/JPH0462553A/en
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造技術に関し、特にホトリソグ
ラフィ技術に用いられるホトマスクに適用して有効な技
術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technology for manufacturing semiconductor devices, and particularly to a technology that is effective when applied to photomasks used in photolithography technology.

[従来の技餉コ 従来、半導体ウェーハにイオン打ち込みを行う前に、1
または2チップ分のイオン打ち込みパターンを有するレ
チクルを用いてステッパにより、半導体ウェーハ上に被
着したポジ形ホトレジストの集積回路形成部分に全半導
体チップ分を順次露光した後、現像前に周縁露光装置を
用いて半導体ウェーハの周縁部のポジ形ホトレジストを
露光していた。その後現像を行い、所望のレジストパタ
ーンの形成とともに、半導体ウェーハの周縁部のポジ形
ホトレジストを除去していた。
[Conventional technique] Conventionally, before performing ion implantation on a semiconductor wafer,
Alternatively, using a stepper with a reticle having an ion implantation pattern for two chips, all the semiconductor chips are sequentially exposed to the integrated circuit forming portion of the positive photoresist deposited on the semiconductor wafer, and then a peripheral edge exposure device is used before development. It was used to expose positive photoresist on the periphery of semiconductor wafers. Thereafter, development was performed to form a desired resist pattern and to remove the positive photoresist at the peripheral edge of the semiconductor wafer.

[発明が解決しようとする課題] しかし、レチクルを用いてステッパによりイオン打ち込
みパターンを形成すると、イオン打ち込みパターン形成
のための露光工程と、半導体ウェーハの周縁部のホトレ
ジスト除去のための露光工程との2工程を経なければ現
像することができないため、スループットの向上、及び
コストダウンを図ることができない、という問題があっ
た。
[Problems to be Solved by the Invention] However, when an ion implantation pattern is formed using a stepper using a reticle, the exposure process for forming the ion implantation pattern and the exposure process for removing the photoresist from the periphery of the semiconductor wafer are difficult. Since development cannot be performed without passing through two steps, there is a problem in that throughput cannot be improved and costs cannot be reduced.

また、半導体ウェーハの周縁部を露光するには、周縁露
光装置を用いなければならないため、ステッパの他にも
設備等が必要となり、コスト低減を図ることができない
、という問題があった。
Furthermore, in order to expose the peripheral edge of the semiconductor wafer, a peripheral edge exposure device must be used, which requires equipment in addition to the stepper, and there is a problem in that costs cannot be reduced.

そこで本発明の主たる目的は、等倍露光装置を用いて、
半導体ウェーハの周縁部の露光を集積回路形成部分の露
光工程と同時に、または連続的に行うことを可能とする
ホトマスクを提供することにある。
Therefore, the main purpose of the present invention is to
It is an object of the present invention to provide a photomask that allows exposure of the peripheral portion of a semiconductor wafer to be performed simultaneously or consecutively with the exposure process of the integrated circuit forming portion.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

口課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
Means for Solving the Problems] Representative inventions disclosed in the present application will be summarized as follows.

請求項1記載の発明は、等倍露光装置に用いられるポジ
形ホトレジスト対応のホトマスクであって、半導体ウェ
ーハの周縁部分に対応するウェーハ周縁区画と、同半導
体ウェーハの集積回路形成部分に対応する集積回路形成
区画と、該集積回路形成区画の外側でかつ前記ウェーハ
周縁区画の内側にあたる集積回路外区画とからなるパタ
ーンを有し、少なくとも前記ウェーハ周縁区画が透光領
域として、また、前記集積回路外区画が遮光領域として
構成されているものである。
The invention according to claim 1 is a photomask compatible with a positive photoresist used in a same-magnification exposure apparatus, the photomask having a wafer peripheral section corresponding to a peripheral portion of a semiconductor wafer and an integrated circuit forming section corresponding to an integrated circuit forming portion of the semiconductor wafer. The pattern includes a circuit forming section and a non-integrated circuit section outside the integrated circuit forming section and inside the wafer peripheral section, and at least the wafer peripheral section serves as a light-transmitting area and the non-integrated circuit section is outside the integrated circuit forming section and inside the wafer peripheral section. The sections are configured as light-shielding areas.

請求項2記載の発明は、等倍露光装置に用いられるネガ
形ホトレジスト対応のホトマスクであって、半導体ウェ
ーハの周縁部分に対応するウェーハ周縁区画と、同半導
体ウェーハの集積回路形成部分に対応する集積回路形成
区画と、該集積回路形成区画の外側でかつ前記ウェーハ
周縁区画の内側にあたる集積回路外区画とからなるパタ
ーンを有し、少なくとも前記ウェーハ周縁区画が遮光領
域として、また、前記集積回路外区画が透光領域として
構成されているものである。
The invention according to claim 2 is a photomask compatible with a negative photoresist used in a same-magnification exposure apparatus, which includes a wafer peripheral section corresponding to a peripheral portion of a semiconductor wafer, and an integrated circuit corresponding to an integrated circuit forming portion of the semiconductor wafer. The pattern includes a circuit forming section and a non-integrated circuit section outside the integrated circuit forming section and inside the wafer peripheral section, wherein at least the wafer peripheral section serves as a light-shielding area and the non-integrated circuit section is configured as a light-transmitting area.

請求項3記載の発明は、請求項1または2記載のホトマ
スクにおいて、前記集積回路形成区画には所定のパター
ンが形成されているものである。
According to a third aspect of the present invention, in the photomask according to the first or second aspect, a predetermined pattern is formed in the integrated circuit forming section.

[作用] 上記したホトマスクのうち、集積回路形成区画に被転写
パターンが形成されている本発明に係るホトマスクを使
用する場合には、以下のようにホトレジストが露光され
る。即ち、ポジ形ホトレジストの場合には、集積回路形
成区画に対応する部分のホトレジストに被転写パターン
が転写されるのと同時に、ウェーハ周縁区画に対応する
部分のホトレジストが露光されるが、集積回路外区画に
対応する部分のホトレジストは露光されない。また、ネ
ガ形ホトレジストの場合には、集積回路形成区画に対応
する部分のホトレジストに被転写パターンが転写される
のと同時に、ウェーハ周縁区画に対応する部分のホトレ
ジストは露光されないが、集積回路外区画に対応する部
分のホトレジストが露光される。従って、ポジ形、ネガ
形を問わず、現像により、ウェーハ周縁区画に対応する
部分のホトレジストは除去されるが、集積回路外区画に
対応する部分のホトレジストは半導体ウェーハに被着さ
れたままとなる。そのため、次工程のイオン打ち込み工
程において、半導体ウェーハのホトレジストを除去した
周縁部分で当該半導体ウェーハを固定することができる
とともに、イオン打ち込みの際のダメージにより航工程
等で被着させた膜等が集積回路外区画の部分より剥がれ
るのを防ぐことができる。
[Operation] When using the photomask according to the present invention in which a pattern to be transferred is formed in the integrated circuit formation section among the photomasks described above, the photoresist is exposed as follows. In other words, in the case of positive photoresist, the pattern to be transferred is transferred to the photoresist in the portion corresponding to the integrated circuit formation section, and at the same time, the photoresist in the portion corresponding to the wafer peripheral section is exposed, but the photoresist in the portion outside the integrated circuit is exposed. Portions of the photoresist corresponding to the sections are not exposed. In addition, in the case of a negative photoresist, at the same time that the pattern to be transferred is transferred to the photoresist in the area corresponding to the integrated circuit forming area, the photoresist in the area corresponding to the wafer peripheral area is not exposed, but the photoresist in the area outside the integrated circuit is not exposed. The photoresist in the corresponding area is exposed to light. Therefore, regardless of whether it is a positive type or a negative type, the photoresist in the area corresponding to the wafer peripheral area is removed by development, but the photoresist in the area corresponding to the area outside the integrated circuit remains attached to the semiconductor wafer. . Therefore, in the next ion implantation process, the semiconductor wafer can be fixed at the peripheral edge of the semiconductor wafer from which the photoresist has been removed, and the film deposited during the shipping process etc. can accumulate due to damage during ion implantation. This can prevent the film from peeling off from the out-of-circuit section.

一方、集積回路形成区画に被転写パターンが形成されな
い本発明に係るホトマスクを使用する場合にあっては、
従来のホトマスクでの露光後、本発明に係るホトマスク
での露光を行うようにすれば良い。そうすれば、周縁露
光のための特別な露光装置を用いずに、現像により、ウ
ェーハ周縁区画に対応する部分のホトレジストを除去す
ることができる。
On the other hand, when using the photomask according to the present invention in which no transferred pattern is formed in the integrated circuit forming section,
After exposure using a conventional photomask, exposure using a photomask according to the present invention may be performed. In this way, the photoresist in the portion corresponding to the wafer peripheral section can be removed by development without using a special exposure device for peripheral edge exposure.

[実施例] 本発明の一実施例に係るホトマスクのうち被転写パター
ンが形成されているものについて、その平面図の示され
ている第1図に基づいて説明をする。
[Example] A photomask according to an example of the present invention on which a pattern to be transferred is formed will be described based on FIG. 1 showing a plan view thereof.

同図において、符号lは等倍露光装置に用いられるホト
マスクで、このホトマスク1のパターンは、半導体ウェ
ーハ5の周縁部分に対応するウェーハ周縁区画2と、同
半導体ウェーハ5の集積回路形成部分に対応する集積回
路形成区画3と、この集積回路形成区画3の外側でかつ
前記ウェーハ周縁区画2の内側にあたる集積回路外区画
4とに分割されている。このウェーハ周縁区画2と集積
回路外区画4との境界は、半導体ウェーハ5の辺端に対
応する位置から例えば数mm内側に位置している。
In the figure, reference numeral 1 indicates a photomask used in a same-magnification exposure device, and the pattern of this photomask 1 corresponds to a wafer peripheral section 2 corresponding to the peripheral part of the semiconductor wafer 5 and an integrated circuit forming part of the semiconductor wafer 5. The wafer is divided into an integrated circuit forming section 3 and a non-integrated circuit section 4 located outside the integrated circuit forming section 3 and inside the wafer peripheral section 2. The boundary between the wafer peripheral section 2 and the outside integrated circuit section 4 is located, for example, several mm inside from a position corresponding to the side edge of the semiconductor wafer 5.

また、集積回路外区画4と集積回路形成区画3との境界
は、半導体ウェーハ5の集積回路形成部分の外郭に対応
している。
Further, the boundary between the outside integrated circuit section 4 and the integrated circuit forming section 3 corresponds to the outline of the integrated circuit forming portion of the semiconductor wafer 5.

ここで、ウェーハ周縁区画2は、半導体ウェーハにポジ
形ホトレジストが被着されている場合には、透光領域と
されている。
Here, the wafer peripheral section 2 is a light-transmitting area when a positive photoresist is applied to the semiconductor wafer.

また、集積回路外区画4は、半導体ウェーハにポジ形ホ
トレジストが被着されている場合には、遮光性薄膜、例
えばクロム薄膜により被覆されて遮光領域とされている
Furthermore, when the semiconductor wafer is coated with a positive photoresist, the outer integrated circuit section 4 is covered with a light-shielding thin film, for example, a chromium thin film, and serves as a light-shielding region.

集積回路形成区画3には本来の転写すべき集積回路のパ
ターン、即ち被転写パターンが形成されている。
In the integrated circuit forming section 3, an original pattern of an integrated circuit to be transferred, that is, a pattern to be transferred is formed.

上記したホトマスク1を用いて、半導体ウェーハ上に被
着されているポジ形ホトレジストに、例えばイオン打ち
込みパターンを形成する場合について説明する。
A case will be described in which, for example, an ion implantation pattern is formed in a positive photoresist coated on a semiconductor wafer using the photomask 1 described above.

半導体ウェーハの辺端から数mm内側部分までのポジ形
ホトレジストは、ホトマスク1のウェーハ周縁区画2を
透過した露光光によって、露光されることになる。
The positive photoresist from the side edge of the semiconductor wafer to several mm inside is exposed by the exposure light transmitted through the wafer peripheral section 2 of the photomask 1.

この半導体ウェーハの周縁露光部分の内側で集積回路形
成部分の外側に位置する部分のポジ形ホトレジストは、
ホトマスク1の集積回路外区画4により露光光が遮られ
るため、露光されないことになる。
The positive photoresist in the area located inside the peripheral exposed area of the semiconductor wafer and outside the integrated circuit forming area is
Since the exposure light is blocked by the non-integrated circuit section 4 of the photomask 1, it is not exposed.

さらにその内側の半導体ウェーハの集積回路形成部分の
ポジ形ホトレジストには、集積回路形成区画3に描画さ
れている被転写パターンが転写されることになる。
Furthermore, the pattern to be transferred drawn in the integrated circuit forming section 3 is transferred to the positive photoresist of the integrated circuit forming portion of the semiconductor wafer inside the positive photoresist.

その後、この半導体ウェーハを現像することにより、半
導体ウェーハの集積回路形成部分のポジ形ホトレジスト
には所定のパターン形成されることになる。また、半導
体ウェーハの辺端から数mm内側部分までのポジ形ホト
レジストが除去される一方、集積回路形成部分の周縁部
分にはポジ形ホトレジストが被着されたままとなる。
Thereafter, by developing this semiconductor wafer, a predetermined pattern is formed in the positive photoresist of the integrated circuit forming portion of the semiconductor wafer. Further, while the positive photoresist is removed from the edge of the semiconductor wafer up to several millimeters inside, the positive photoresist remains attached to the periphery of the integrated circuit forming area.

なお、半導体ウェーハにネガ形ホトレジストが被着され
ている場合には、ホトマスク1のウェーハ周縁区画2は
遮光性薄膜により被覆されて遮光領域とされている一方
、集積回路外区画4は透光領域とされている。この場合
もポジ形ホトレジストの場合と同様に、露光・現像によ
り半導体ウェーハの集積回路形成部分のネガ形ホトレジ
ストには所定のパターン形成されることになる。また、
半導体ウェーハの辺端から数mm内側部分までのネガ形
ホトレジストが除去される一方、集積回路形成部分の周
縁部分にはネガ形ホトレジストが被着されたままとなる
Note that when a negative photoresist is applied to a semiconductor wafer, the wafer peripheral section 2 of the photomask 1 is covered with a light-shielding thin film and serves as a light-shielding region, while the outer integrated circuit section 4 is a light-transmitting region. It is said that In this case, as in the case of positive photoresist, a predetermined pattern is formed in the negative photoresist of the integrated circuit forming portion of the semiconductor wafer by exposure and development. Also,
While the negative photoresist is removed from the edge of the semiconductor wafer up to several millimeters inside, the negative photoresist remains attached to the periphery of the integrated circuit forming area.

また、上記実施例においては、集積回路形成区画3には
被転写パターンが形成されているとしたが、これに限定
されるものではなく、遮光性薄膜により被覆されて遮光
領域とされていても良い。
Further, in the above embodiment, the pattern to be transferred is formed in the integrated circuit formation section 3, but the pattern is not limited to this, and it may be covered with a light-shielding thin film to serve as a light-shielding area. good.

この場合には、従来のホトマスクでの露光後にそのよう
なホトマスクを用いて半導体ウェーハの周縁部のホトレ
ジストのみの露光を行えば良い。
In this case, after exposure with a conventional photomask, such a photomask may be used to expose only the photoresist at the peripheral edge of the semiconductor wafer.

以上説明したように、本実施例に係るホトマスク1を用
いれば、本来の集積回路形成のための露光と同時に、半
導体ウェーハの周縁部のホトレジスト除去のための露光
も行うことができる。
As described above, by using the photomask 1 according to this embodiment, it is possible to perform exposure for removing photoresist from the peripheral edge of a semiconductor wafer at the same time as exposure for forming an integrated circuit.

従って、スループットの向上およびコストダウンを図る
ことができる、という効果が得られる。
Therefore, it is possible to achieve the effects of improving throughput and reducing costs.

また、集積回路形成区画3が遮光領域とされているよう
なホトマスクを用いれば、等倍露光装置を用いて、半導
体ウェーハの周縁部のホトレジスト除去のための露光の
みを行うことができる。
Furthermore, if a photomask in which the integrated circuit forming section 3 is a light-shielding area is used, only the exposure for removing the photoresist from the peripheral edge of the semiconductor wafer can be performed using the same-magnification exposure apparatus.

従って、周縁露光装置が不用となるため、コストダウン
を図ることができる、という効果が得られる。
Therefore, since a peripheral edge exposure device is not required, it is possible to reduce costs.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、集積回路外区画
4に本来の転写すべき集積回路のパターンが形成されて
いても良い。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the original integrated circuit pattern to be transferred may be formed in the non-integrated circuit section 4.

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造技
術について説明したが、それに限定されるものではない
In the above description, the invention made by the present inventor has mainly been explained in terms of the technology for manufacturing semiconductor devices, which is the background of the invention, but the invention is not limited thereto.

[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.

請求項1記載の発明によれば、等倍露光装置に用いられ
るポジ形ホトレジスト対応のホトマスクであって、半導
体ウェーハの周縁部分に対応するウェーハ周縁区画と、
同半導体ウェーハの集積回路形成部分に対応する集積回
路形成区画と、該集積回路形成区画の外側でかつ前記ウ
ェーハ周縁区画の内側にあたる集積回路外区画とからな
るパターンを有し、少なくとも前記ウェーハ周縁区画が
透光領域として、また、前記集積回路外区画が遮光領域
として構成されているため、被転写パターンの転写後引
き続きこのようなホトマスクを等倍露光装置に用いて露
光することにより、集積回路外区画に対応する部分のホ
トレジストを露光せずに、ウェーハ周縁区画に対応する
部分のホトレジストを露光することができる。従って、
周縁露光のための特別な露光装置が不要となるため、コ
ストダウンを図ることができる。
According to the invention as set forth in claim 1, there is provided a photomask compatible with a positive photoresist used in a same-magnification exposure apparatus, which comprises: a wafer peripheral section corresponding to a peripheral portion of a semiconductor wafer;
The pattern includes an integrated circuit forming section corresponding to an integrated circuit forming portion of the semiconductor wafer, and a non-integrated circuit section outside the integrated circuit forming section and inside the wafer peripheral section, and at least the wafer peripheral section. is configured as a light-transmitting area, and the area outside the integrated circuit is configured as a light-blocking area. Portions of the photoresist corresponding to the wafer peripheral sections can be exposed without exposing portions of the photoresist corresponding to the sections. Therefore,
Since a special exposure device for edge exposure is not required, costs can be reduced.

請求項2記載の発明によれば、等倍′露光装置に用いら
れるネガ形ホトレジスト対応のホトマスクであって、半
導体ウェーハの周縁部分に対応するウェーハ周縁区画と
、同半導体ウェーハの集積回路形成部分に対応する集積
回路形成区画と、該集積回路形成区画の外側でかつ前記
ウェーハ周縁区画の内側にあたる集積回路外区画とから
なるパターンを有し、少なくとも前記ウェーハ周縁区画
が遮光領域として、また、前記集積回路外区画が透′光
領域として構成されているため、被転写パターンの転写
後引き続きこのようなホトマスクを等倍露光装置に用い
て露光することにより、ウェーハ周縁区画に対応する部
分のホトレジストを露光せずに、集積回路外区画に対応
する部分のホトレジストを露光することができる。従っ
て、周縁露光のための特別な露光装置が不要となるため
、コストダウンを図ることができる。
According to the invention set forth in claim 2, there is provided a photomask compatible with a negative photoresist used in a 1-magnification exposure apparatus, which includes a wafer periphery section corresponding to the periphery of a semiconductor wafer and an integrated circuit forming portion of the semiconductor wafer. The pattern includes a corresponding integrated circuit forming section and a non-integrated circuit section outside the integrated circuit forming section and inside the wafer peripheral section, and at least the wafer peripheral section serves as a light-shielding area and Since the out-of-circuit section is configured as a transparent area, after the pattern to be transferred is transferred, such a photomask is subsequently exposed using a 1-magnification exposure device, thereby exposing the photoresist in the portion corresponding to the wafer peripheral section. It is possible to expose portions of the photoresist corresponding to sections outside the integrated circuit without exposing the photoresist to light. Therefore, there is no need for a special exposure device for edge exposure, so costs can be reduced.

請求項3記載の発明によれば、請求項1または2記載の
ホトマスクにおいて、前記集積回路形成区画には所定の
パターンが形成されているため、所定のパターンの転写
のための露光と、現像後集積回路外区画に対応する部分
のホトレジストを被着したままにする一方ウェーハ周縁
区画に対応する部分のホトレジストを除去するための露
光とを同時に行うことができる。従って、スループット
の向上およびコストダウンを図ることができる。
According to the invention described in claim 3, in the photomask according to claim 1 or 2, since a predetermined pattern is formed in the integrated circuit forming section, exposure for transferring the predetermined pattern and after development are performed. Exposure can be carried out simultaneously to leave photoresist deposited in portions corresponding to off-integrated circuit sections while removing photoresist in portions corresponding to wafer peripheral sections. Therefore, it is possible to improve throughput and reduce costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のホトマスクの平面図である
。 1・・・・ホトマスク、2・・・・ウェーハ周縁区画、
3・・・・集積回路形成区画、4・・・・集積回路外区
画、5・・・・半導体ウェーハ。
FIG. 1 is a plan view of a photomask according to an embodiment of the present invention. 1... Photomask, 2... Wafer peripheral section,
3... integrated circuit forming section, 4... non-integrated circuit section, 5... semiconductor wafer.

Claims (1)

【特許請求の範囲】 1、等倍露光装置に用いられるポジ形ホトレジスト対応
のホトマスクであって、半導体ウェーハの周縁部分に対
応するウェーハ周縁区画と、同半導体ウェーハの集積回
路形成部分に対応する集積回路形成区画と、該集積回路
形成区画の外側でかつ前記ウェーハ周縁区画の内側にあ
たる集積回路外区画とからなるパターンを有し、少なく
とも前記ウェーハ周縁区画が透光領域として、また、前
記集積回路外区画が遮光領域として構成されていること
を特徴とするホトマスク。 2、等倍露光装置に用いられるネガ形ホトレジスト対応
のホトマスクであって、半導体ウェーハの周縁部分に対
応するウェーハ周縁区画と、同半導体ウェーハの集積回
路形成部分に対応する集積回路形成区画と、該集積回路
形成区画の外側でかつ前記ウェーハ周縁区画の内側にあ
たる集積回路外区画とからなるパターンを有し、少なく
とも前記ウェーハ周縁区画が遮光領域として、また、前
記集積回路外区画が透光領域として構成されていること
を特徴とするホトマスク。 3、前記集積回路形成区画には所定のパターンが形成さ
れていることを特徴とする請求項1または2記載のホト
マスク。
[Scope of Claims] 1. A photomask compatible with positive photoresist used in a same-magnification exposure apparatus, which includes a wafer peripheral section corresponding to the peripheral part of a semiconductor wafer, and an integrated circuit corresponding to an integrated circuit forming part of the semiconductor wafer. The pattern includes a circuit forming section and a non-integrated circuit section outside the integrated circuit forming section and inside the wafer peripheral section, and at least the wafer peripheral section serves as a light-transmitting area and the non-integrated circuit section is outside the integrated circuit forming section and inside the wafer peripheral section. A photomask characterized in that the sections are configured as light-shielding areas. 2. A photomask compatible with negative photoresist used in a same-magnification exposure device, comprising: a wafer peripheral section corresponding to the peripheral portion of a semiconductor wafer; an integrated circuit forming section corresponding to an integrated circuit forming section of the semiconductor wafer; The pattern includes a non-integrated circuit section outside the integrated circuit formation section and inside the wafer peripheral section, and at least the wafer peripheral section is configured as a light-shielding area and the non-integrated circuit section is configured as a light-transmitting area. A photomask characterized by: 3. The photomask according to claim 1 or 2, wherein a predetermined pattern is formed in the integrated circuit forming section.
JP2174849A 1990-07-02 1990-07-02 photomask Pending JPH0462553A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2174849A JPH0462553A (en) 1990-07-02 1990-07-02 photomask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2174849A JPH0462553A (en) 1990-07-02 1990-07-02 photomask

Publications (1)

Publication Number Publication Date
JPH0462553A true JPH0462553A (en) 1992-02-27

Family

ID=15985729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2174849A Pending JPH0462553A (en) 1990-07-02 1990-07-02 photomask

Country Status (1)

Country Link
JP (1) JPH0462553A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311024A (en) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd Pattern formation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311024A (en) * 2004-04-21 2005-11-04 Matsushita Electric Ind Co Ltd Pattern formation method

Similar Documents

Publication Publication Date Title
TW511149B (en) Photomask and method for manufacturing the same
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
US6656646B2 (en) Fabrication method of semiconductor integrated circuit device
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
US5387485A (en) Phase shift photomask
JPH01260451A (en) Formation of dicing line
JPH03237459A (en) Exposing method for semiconductor wafer and reticule for step exposing
JPH0462553A (en) photomask
CN101989039A (en) Method for fabricating photomask
US20050008942A1 (en) [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern]
US7601485B2 (en) Exposure method
US6730608B2 (en) Full image exposure of field with alignment marks
JPH10186630A (en) Phase shift exposure mask and manufacturing method thereof
JPH08274000A (en) Exposure method
JPH0697066A (en) Photomask for manufacturing semiconductor device
US7141337B2 (en) Phase shift mask
JP2715462B2 (en) Reticle and method of manufacturing semiconductor device using the same
JP2545431B2 (en) Lithography reticle and reticle pattern transfer method
JPH02135343A (en) Mask
JP2000082650A (en) Projection exposure method
KR980010603A (en) Photomask manufacturing method
JPH10288835A (en) Reticle
TW417042B (en) Method of making attenuated phase shift mask
KR0151228B1 (en) Photomask for preparing resist pattern
JPS62128121A (en) Manufacture of semiconductor device