JPH0463458A

JPH0463458A - ダイシング装置

Info

Publication number: JPH0463458A
Application number: JP17583290A
Authority: JP
Inventors: Toshio Mizuki; 敏雄水木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-07-02
Filing date: 1990-07-02
Publication date: 1992-02-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、半導体基板上に形成された複数個の半導体素
子を個々の半導体素子に裁断するダイシング装置に関す
る。

（従来の技術）半導体装置のパッケージ等に組み込まれる半導体素子の
製造は、シリコンウェハ又はガリウム砒素等からなる半
導体基板上に多数の半導体素子を形成し、この半導体基
板を個々の半導体素子に裁断することによって行われて
いる。半導体基板の裁断には、円形のダイヤモンドブレ
ードを回転させることによって半導体基板を裁断するダ
イシング法がよく用いられている。

ダイシング法に用いられる従来のダイシング装置を第４
図乃至第６図に示す。

このダイシング装置は、半導体基板９を載置する載置面
ａが設けられた裁断台すと、半導体基板９に裁断用■溝
９１・・・を形成する■溝形成ブレードＣと、半導体基
板９を裁断用Ｖ溝９１・・・に沿って裁断する裁断ブレ
ードｄとから構成されたものである。

このダイシング装置を用いた場合、複数個の半導体素子
が形成された半導体基板９は、以下のようにして個々の
半導体素子８に裁断される。

まず、裁断台すの載置面ａ上に半導体基板９を載置する
。

第４図に示すように、■溝形成ブレードＣを用いて、半
導体基板９の表面における個々の半導体素子間に溝幅が
１００μｍ程度の裁断用Ｖ溝９１・・・を形成する。

第５図に示すように、裁断ブレードｄを用いて、半導体
基板９を裁断用■溝９１・・・に沿って裁断する。

この結果、その表面の裁断線に沿って面取り部８１・・
・が設けられた半導体素子８・・・が得られる。

半導体素子８・・・は１個ずつ取り出されて半導体装置
のパッケージ（図示せず）等に組み込まれる。

この半導体素子８・・・の取り出しには、第６図に示す
ように、半導体素子８・・・の表面に形成された回路等
を破損しないように、半導体素子８０面取り部８・・・
を掴むようになされたコレットｅが用いられる。コレッ
トｅが半導体素子８を確実に掴むためには、半導体素子
８の面取り部８１・・・を精度よく仕上げなければなら
ない。このためには、裁断用■溝９１・・・の溝幅を１
００μｍに対して±４０μｍの公差内に仕上げる必要が
ある。

（発明が解決しようとする課題）しかしながら、上述のようなダイシング装置では、裁断
用■溝９１の溝幅を１００μｍに対して±４０μｍの公
差内に仕上げることは困難であった。つまり、半導体基
板９は、その表面に半導体素子を形成したり、保護膜を
設けたりしたときに、反りが生じていた。この半導体基
板９の反りによって、半導体基板９が載置面ａより浮い
た状態になると、■溝形成ブレードＣが半導体基板９の
表面に対して、設定した切り込み深さより深く切り込む
こととなる。すると、裁断用Ｖ溝９１の溝幅は設定した
溝幅より大きくなり、上記した公差内におさめることは
困難となっていた。

本発明は、上記した問題に鑑みなされたものであって、
半導体基板に反り等が生じても裁断用Ｖ溝の溝幅を一定
番こ保つダイシング装置を提供することを目的とする。

（課題を解決するための手段）本発明のダイシング装置は、半導体基板上に形成された
複数個の半導体素子を個々の半導体素子に裁断するダイ
シング装置であって、前記半導体基板の表面における個
々の半導体素子間に、裁断用■溝を順次形成する■溝形
成ブレードと、このブレードによって半導体基板上に裁
断用■溝を兼ねて形成された複数本の試験溝の溝幅を測
定する溝幅測定手段と、この溝幅測定手段により測定さ
れた試験溝の溝幅から求められた溝幅の分布状況に基い
て、この試験溝が形成された領域を除く領域における裁
断用Ｖ溝の切り込み深さが一定になるように、■溝形成
ブレードを制御する制御部とを備えたものである。

（作用）複数個の半導体素子が形成された半導体基板を裁断台の
載置面に載置する。

この半導体基板の表面における半導体素子間の適所に、
■溝形成ブレードによって、裁断用■溝を兼ねた複数本
の試験溝をあらかじめ形成しておく。この試験溝の溝幅
を溝幅測定手段によって測定する。

■溝形成ブレードによって、試験溝が形成された領域を
除いた半導体基板の表面に裁断用■溝を形成すると同時
に、前記試験溝の溝幅から求められた溝幅の分布状況に
基いてこの裁断用■溝の切り込み深さが一定になるよう
に、制御部によって■溝形成ブレードを制御する。これ
によって、半導体基板に反り等があっても、この半導体
基板に溝幅が一定の裁断用■溝を設けることができる。

（実施例）以下、本発明に係るダイシング装置を、図面を参照して
説明する。

第１図はダイシング装置を示している。

このダイシング装置は、半導体基板９上に形成された複
数個の半導体素子を個々の半導体素子８・・・に裁断す
るものである。

このダイシング装置は、■溝形成ブレード１１を備えた
■溝形成部１と、溝幅測定手段２０を備えた溝幅測定部
２と、基板表面乾燥部３と、制御部４と、裁断台５と、
移動テーブル６と、裁断ブレード７とから構成されてい
る。

■溝形成部１は、その内部に■溝形成ブレード１１を備
えている。■溝形成ブレード１１は、半導体基板９の表
面における個々の半導体素子間に、裁断用■溝９１及び
裁断用■溝９１を兼ねた試験溝を形成するものである。

このＶ溝形成ブレード１１は、裁断用■溝９１・・・を
切削中に上下動することによって裁断用■溝９１・・・
の切り込み深さが調整できるようになされている。

基板表面乾燥部３は、その内部に乾燥装置３１を備えて
いる。この乾燥装置３１は、Ｎ２プロー法によって、裁
断用■溝９１を兼ねた試験溝に付着した水滴等を乾燥さ
せるものである。これにより、溝幅測定部２において裁
断用■溝９１を兼ねた試験溝の溝幅の測定が可能となる
。

溝幅測定部２は、その内部に溝幅測定手段２０を備えて
いる。この溝幅測定手段２０は、■溝形成ブレード１１
によって半導体基板９上に形成された試験溝の溝幅を測
定するものである。この溝幅測定手段２０は、テレビカ
メラ２２と画像処理手段２３とから構成されている。テ
レビカメラ２２には、顕微鏡２１が組み込まれている。

顕微鏡２１は、試験溝が形成された半導体基板９の表面
を写し出すものである。この顕微鏡２１には、半導体基
板９の表面を鮮明に写し出すためのオートフォーカス装
置（図示せず）が組み込まれている。テレビカメラ２２
は、顕微鏡２１によって写しだされた半導体基板９０表
面の画像を画像信号にして画像処理袋Ｗ２３に送信する
ようになされている。

画像処理装置２３は、テレビカメラ２２よりの画像信号
を処理して、試験溝の溝幅の数値を算出し、この数値を
制御部４に送信するものである。

制御部４は、画像処理装置２３より送信された数値の分
布状況を求め、この分布状況に基いて、この試験溝が形
成された領域を除く領域における裁断用■溝９１の切り
込み深さが一定になるように、■溝形成ブレード１１を
上下動させるものである。

裁断台５は、その上面に半導体基板９を載置する載置面
５１が設けられたものである。裁断台５は、その載置面
５１に半導体基板９を真空吸着するようになされている
。

移動テーブル６ば、その上面に裁断台５を載置するとと
もに、この裁断台５をＶ溝形成部１と溝幅測定部２と基
板表面乾燥部３との間を移動させるようになされたもの
である。

裁断ブレード７は、第３図に示すように、半導体基板９
を裁断用■溝９１・・・に沿って裁断するものである。

上記のようになるダイシング装置による半導体基板９の
裁断は、以下のようにして行われる。

まず、裁断台５の載置面５１に半導体基板９を載置し、
この半導体基板９を載置面５１に真空吸着させる。この
状態で、この裁断台５を■溝形成部Ｉに設置する。

■溝形成ブレード１１によって、半導体基板９の中央付
近における半導体素子間に、裁断用■溝９１を廉ねた試
験溝を形成する（第２図参照）。

この試験溝の形成はいわゆる接触法によって行う。

接触法とは、半導体基板９の表面と■溝形成ブレード１
１との接触点を電気導通によって感知し、■溝形成ブレ
ード１１をこの接触点より半導体基板９に所定量だけ切
り込ませる方法である。この場合、半導体基板９の中央
付近においては、半導体基板の反り等はほぼ無視するこ
とができるので、試験溝の溝幅は１００μｍ±４０μｍ
の間に収まる。

次に、この裁断台５を基板表面乾燥部３に移動する。こ
こで、半導体基板９の試験溝に付着した水滴等を乾燥に
より除去する。水滴等が試験溝より除去できたならば、
この裁断台５を溝幅測定部２に移動する。

半導体基板の表面をテレビカメラ２２によって撮影し、
この画像信号を画像処理装置ｉ２３に送信する。画像処
理装置２３では、この画像信号を処理することにより、
試験溝の溝幅の数値を算出する。この溝幅の数値を制御
部４に送信する。制御部４において、この数値から溝幅
の分布を求め、この分布を記憶する。

再び、裁断台５をＶ溝形成部１に移動する。

■溝形成ブレード１１によって、試験溝が形成された領
域を除いた半導体基板９の表面に裁断用Ｖ溝９１・・・
を形成する。このとき、制御手段４が前記溝幅の分布状
況に基いてＶ溝形成ブレード１１を上下動させるので、
■溝形成ブレード２１の半導体基板９の表面に対する切
り込み深さが一定となる。このようにして、半導体基板
９の表面における個々の半導体素子間に、溝幅が一定の
裁断用■溝９１・・・が形成される。

半導体基板９の表面において、裁断用Ｖ溝９１・・・が
すべで形成されたならば、第３図に示すように、この半
導体基板９は、裁断ブレード７によって、裁断用■溝９
１・・・に沿って裁断される。

このとき、裁断用Ｖ溝９１・・・の溝幅が一定であるの
で、裁断後の半導体素子８の表面の面取り部８１・・・
は、精度良く仕上がることとなる。したがって、半導体
素子８を取り出して半導体装置のパッケージ等（図示せ
ず）に組み込む際に、コレット（図示せず）で半導体素
子８の面取り部８・・・を確実に掴むことができる。

（発明の効果）以上説明したように、本発明に係るダイシング装置を用
いると、■溝形成ブレードの半導体基板の表面に対する
切り込み深さが一定となるので、半導体基板上に設ける
裁断用■溝の幅が一定となる。この裁断用■溝に沿って
半導体基板を裁断すると、裁断後の個々の半導体素子は
、その表面の面取り部が精度良く仕上がったものとなる
。したがって、この半導体素子を取り出して半導体装置
のパッケージ等に組み込む際に、コレットで半導体素子
の面取り部を確実に掴むことができ、半導体素子の半導
体装置への組み込み作業を効率よく行うことができる。

【図面の簡単な説明】

第１図は本発明に係るダイシング装置の一実施例を示す
概略図、第２図及び第３図は同装置によるダイシングの
各工程を示す工程図、第４図乃至第６図は従来のダイシ
ング装置によるダイシングの各工程を示す工程図である
。第１図１１・・・Ｖ溝形成ブレード２０・・・溝幅測定手段４・・・制御部８・・・半導体素子９・・・半導体基板９１・・・裁断用■溝第２図第４図第５図第６図

Claims

【特許請求の範囲】１）半導体基板上に形成された複数個の半導体素子を個
々の半導体素子に裁断するダイシング装置であって、前記半導体基板の表面における個々の半導体素子間に、裁断用Ｖ溝を順次形成するＶ溝形成ブレー
ドと、このブレードによって半導体基板上に裁断用Ｖ溝を兼ねて形成された複数本の試験溝の溝幅を測定
する溝幅測定手段と、この溝幅測定手段により測定された試験溝の溝幅から求められた溝幅の分布状況に基いて、この試
験溝が形成された領域を除く領域における裁断用Ｖ溝の
切り込み深さが一定になるように、Ｖ溝形成ブレードを
制御する制御部とを備えたことを特徴とするダイシング
装置。