JPH0422154A - ダイシング装置 - Google Patents
ダイシング装置Info
- Publication number
- JPH0422154A JPH0422154A JP2128457A JP12845790A JPH0422154A JP H0422154 A JPH0422154 A JP H0422154A JP 2128457 A JP2128457 A JP 2128457A JP 12845790 A JP12845790 A JP 12845790A JP H0422154 A JPH0422154 A JP H0422154A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- semiconductor substrate
- semiconductor
- groove
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体基板上に形成された複数個の半導体素
子を個々の半導体素子に裁断するダイソング装置に関す
る。
子を個々の半導体素子に裁断するダイソング装置に関す
る。
（従来の技術）
半導体装置のパンケージ等シこ組み込まれる半導体素子
の製造は、シリコンウェハ等の半導体基板上に多数の半
導体素子を形成し、この半導体基板を個々の半導体素子
に裁断することによって行われている。半導体基板の裁
断には、円形のダイヤモンドブレードを回転させること
によって半導体基板を裁断するダイシング法がよく用い
られている。
の製造は、シリコンウェハ等の半導体基板上に多数の半
導体素子を形成し、この半導体基板を個々の半導体素子
に裁断することによって行われている。半導体基板の裁
断には、円形のダイヤモンドブレードを回転させること
によって半導体基板を裁断するダイシング法がよく用い
られている。
ダイシング法に用いられる従来のダイシング装置を第５
図乃至第７図に示す。
図乃至第７図に示す。
このダイシング装置は、半導体基板９を載置する載置面
ａが設けられた裁断台すと、半導体基板９に裁断用■溝
９１・・・を形成する■溝形成ブレードＣと、半導体基
板９を裁断用■溝９１・・・に沿って裁断する裁断ブレ
ードｄとから構成される装置である。
ａが設けられた裁断台すと、半導体基板９に裁断用■溝
９１・・・を形成する■溝形成ブレードＣと、半導体基
板９を裁断用■溝９１・・・に沿って裁断する裁断ブレ
ードｄとから構成される装置である。
このダイシング装置を用いた場合、複数個の半導体素子
が形成された半導体基板９は、以下のよう乙こして個々
の半導体素子８に裁断される。
が形成された半導体基板９は、以下のよう乙こして個々
の半導体素子８に裁断される。
まず、裁断台すの載置面ａ上に半導体基板９を載置する
。
。
第５図に示すように、■溝形成ブレードＣを用いて、半
導体基板９の表面における個々の半導体素子間に溝幅が
１００ ａｍ程度の裁断用■溝９１・・・を形成する。
導体基板９の表面における個々の半導体素子間に溝幅が
１００ ａｍ程度の裁断用■溝９１・・・を形成する。
第６図に示すように、裁断ブレードｄを用いて半導体基
板９を裁断用■溝９１・・・に沿って裁断する。
板９を裁断用■溝９１・・・に沿って裁断する。
この結果、その表面の裁断線に沿って面取り部８１・・
・が設けられた半導体素子８・・・が得られる。
・が設けられた半導体素子８・・・が得られる。
半導体素子８・・・は１個ずつ取り出されて半導体装置
のパッケージ（図示せず）等に組み込まれるこの半導体
素子８・・・の取り出しには、第７図に示すように、半
導体素子８・・・の表面に形成された回路等を破損しな
いように、半導体素子８の面取り部８１・・・を掴むよ
うになされたコレントｅが用いられる。コレラ）ｅが半
導体素子８を確実に掴むためには、半導体素子８０面取
り部８１・・・を精度よく仕上げなければならない。こ
のためには、裁断用■溝９１・・・の溝幅を１００μｍ
に対して±４０μｍの公差内に仕上げる必要かあった。
のパッケージ（図示せず）等に組み込まれるこの半導体
素子８・・・の取り出しには、第７図に示すように、半
導体素子８・・・の表面に形成された回路等を破損しな
いように、半導体素子８の面取り部８１・・・を掴むよ
うになされたコレントｅが用いられる。コレラ）ｅが半
導体素子８を確実に掴むためには、半導体素子８０面取
り部８１・・・を精度よく仕上げなければならない。こ
のためには、裁断用■溝９１・・・の溝幅を１００μｍ
に対して±４０μｍの公差内に仕上げる必要かあった。
（発明が解決しようとする課が）
しかしながら、上述のようなダイシング装置では、裁断
用■溝９１の溝幅を１００μｍに対して±４０μｍの公
差内に仕上げることは困難であった。つまり、半導体基
板９は、その表面に半導体素子を形成したり、保護膜を
設けたりしたときＧこ、反りが生していた。この半導体
基板９０反りによって、半導体基板９が載置面ａより浮
いた状態になると、■溝形成プレーｆ” ｃが半導体基
板９の表面に対して、設定した切り込み深さより深く切
り込むこととなる。すると、裁断用■溝９１の溝幅は設
定した溝幅より大きくなり、上記した公差内におさめる
ことは困難となっていた。
用■溝９１の溝幅を１００μｍに対して±４０μｍの公
差内に仕上げることは困難であった。つまり、半導体基
板９は、その表面に半導体素子を形成したり、保護膜を
設けたりしたときＧこ、反りが生していた。この半導体
基板９０反りによって、半導体基板９が載置面ａより浮
いた状態になると、■溝形成プレーｆ” ｃが半導体基
板９の表面に対して、設定した切り込み深さより深く切
り込むこととなる。すると、裁断用■溝９１の溝幅は設
定した溝幅より大きくなり、上記した公差内におさめる
ことは困難となっていた。
本発明は、上記した問題に鑑みなされたものであって、
半導体基板９に反り等が生しても裁断用■溝９１の溝幅
を一定に保つダイシング装置を提供することを目的とす
る。
半導体基板９に反り等が生しても裁断用■溝９１の溝幅
を一定に保つダイシング装置を提供することを目的とす
る。
（課題を解決するための手段）
本発明のダイシング装置は、半導体基板上に形成された
複数個の半導体素子を個々の半導体素子に裁断するダイ
シング装置であって、前記半導体基板の表面における個
々の半導体素子間に裁断用■溝を形成する■溝形成ブレ
ードと、前記半導体基板が載置される裁断台の載置面に
対する該半導体基板の表面の高さ分布を測定する表面高
さ測定手段と、この表面高さ測定手段によって測定され
た前記高さ分布に基いて、前記■溝形成ブレードによる
裁断用■溝の切り込み深さが一定になるようにＶ溝形成
ブレードを制御する制御手段とを備えたものである。
複数個の半導体素子を個々の半導体素子に裁断するダイ
シング装置であって、前記半導体基板の表面における個
々の半導体素子間に裁断用■溝を形成する■溝形成ブレ
ードと、前記半導体基板が載置される裁断台の載置面に
対する該半導体基板の表面の高さ分布を測定する表面高
さ測定手段と、この表面高さ測定手段によって測定され
た前記高さ分布に基いて、前記■溝形成ブレードによる
裁断用■溝の切り込み深さが一定になるようにＶ溝形成
ブレードを制御する制御手段とを備えたものである。
（作用）
複数個の半導体素子が形成された半導体基板を裁断台の
載置面に載置する。
載置面に載置する。
裁断台の載置面に対する半導体基板の表面の畜さ分布を
、表面高さ測定手段によって測定する。
、表面高さ測定手段によって測定する。
■溝形成ブレードによって、半導体基板の表面における
個々の半導体素子間に裁断用■溝を形成すると同時に、
前記高さ分布に基いて裁断用■溝の切り込み深さが一定
になるように、制御手段によってＶ溝形成ブレードを制
御する。これによって、半導体基板に反り等があっても
、この半導体基板に溝幅が一定の裁断用■溝を設けるこ
とができる。
個々の半導体素子間に裁断用■溝を形成すると同時に、
前記高さ分布に基いて裁断用■溝の切り込み深さが一定
になるように、制御手段によってＶ溝形成ブレードを制
御する。これによって、半導体基板に反り等があっても
、この半導体基板に溝幅が一定の裁断用■溝を設けるこ
とができる。
（実施例）
以下、本発明に係るダイシング装置を、図面を参照して
説明する。
説明する。
第１図はダイシング装置を示している。
このダイシング装置は、半導体基板９上に形成された複
数個の半導体素子を個々の半導体素子８・・・に裁断す
るものである。
数個の半導体素子を個々の半導体素子８・・・に裁断す
るものである。
このダイシング装置は、■溝形成ブレード２１を備えた
■溝形成部２と、表面高さ測定手段３１を備えた測定部
３と、制御手段４と、裁断台５と、裁断ブレード６と、
移動テーブル７とからなる。
■溝形成部２と、表面高さ測定手段３１を備えた測定部
３と、制御手段４と、裁断台５と、裁断ブレード６と、
移動テーブル７とからなる。
■溝形成部２は、その内部に■溝形成ブレード２１を備
えたものである。■溝形成ブレード２１は、半導体基板
９の表面における個々の半導体素子間に、裁断用■溝９
１・・・を形成するものである。
えたものである。■溝形成ブレード２１は、半導体基板
９の表面における個々の半導体素子間に、裁断用■溝９
１・・・を形成するものである。
二〇■溝形成ブレード２１は、裁断用Ｖ溝９１・・・を
切削中に上下動する二とによって裁断用■溝９１・・・
の切り込み深さが調整できるようになされている。
切削中に上下動する二とによって裁断用■溝９１・・・
の切り込み深さが調整できるようになされている。
測定部３は、その内部に表面高さ測定手段３１を備えた
ものである。表面高さ測定手段３１は、半導体基板９が
載置される裁断台５の載置面５１に対する半導体基板９
の表面の高さ分布を測定するものであり、例えばレーザ
干渉計が用いられる。
ものである。表面高さ測定手段３１は、半導体基板９が
載置される裁断台５の載置面５１に対する半導体基板９
の表面の高さ分布を測定するものであり、例えばレーザ
干渉計が用いられる。
なお、この表面高さ測定手段３１は、レーザ干渉計に限
らず、自動焦点機構のようなものも使用することができ
る。
らず、自動焦点機構のようなものも使用することができ
る。
制御手段４は、表面高さ測定手段３１によって測定され
た高さ分布を記憶し、この高さ分布に基いてＶ溝形成ブ
レード２１による裁断用■溝９１・・・の切り込み深さ
が一定になるようＳこ■溝形成ブレード２１を上下動さ
せるものである。
た高さ分布を記憶し、この高さ分布に基いてＶ溝形成ブ
レード２１による裁断用■溝９１・・・の切り込み深さ
が一定になるようＳこ■溝形成ブレード２１を上下動さ
せるものである。
裁断台５は、その上面に半導体基板９を載置する載置面
５１が設けられたものである。裁断台５は、その載置面
５１に半導体基板９を真空吸着するようになされている
。
５１が設けられたものである。裁断台５は、その載置面
５１に半導体基板９を真空吸着するようになされている
。
裁断ブレード６は、半導体基板９を裁断用Ｖ溝９１・・
・に沿って裁断するものである。
・に沿って裁断するものである。
移動テーブル７は、その上面に裁断台５を載置するとと
もに、この裁断台５が測定部３と■溝形成部２との間を
移動するようにしたものである。
もに、この裁断台５が測定部３と■溝形成部２との間を
移動するようにしたものである。
上記のようになるダイシング装置による半導体基板９の
裁断は、以下のようにして行われる。
裁断は、以下のようにして行われる。
まず、裁断台５の載置面５１に半導体基板９を載置し、
この半導体基板９を載置面５１に真空吸着させる。この
状態で、この裁断台５を測定部３内に設置する。
この半導体基板９を載置面５１に真空吸着させる。この
状態で、この裁断台５を測定部３内に設置する。
表面高さ測定手段３１により、裁断台５の載置面５１に
対する半導体基板９の表面の高さ分布を測定し、この高
さ分布を制御部４に記憶させる。
対する半導体基板９の表面の高さ分布を測定し、この高
さ分布を制御部４に記憶させる。
この裁断台５をＶ溝形成部２内に移動する。Ｖ溝形成ブ
レード２１によって、半導体基板９０表面における個々
の半導体素子間に裁断用■溝９１・・・を形成する。こ
のとき、制御手段４が前記高さ分布に基いてＶ溝形成ブ
レード２１を上下動させるので、■溝形成ブレード２１
の半導体基板９の表面に対する切り込み深さが一定とな
る。これにより、半導体基板９の表面に、切り込み深さ
が一定の裁断用■溝９１・・・が形成される。
レード２１によって、半導体基板９０表面における個々
の半導体素子間に裁断用■溝９１・・・を形成する。こ
のとき、制御手段４が前記高さ分布に基いてＶ溝形成ブ
レード２１を上下動させるので、■溝形成ブレード２１
の半導体基板９の表面に対する切り込み深さが一定とな
る。これにより、半導体基板９の表面に、切り込み深さ
が一定の裁断用■溝９１・・・が形成される。
このようにして裁断用■溝９１・・・が形成された半導
体基板９は、裁断ブレード６によって、裁断用■溝９１
・・・に沿って裁断される。
体基板９は、裁断ブレード６によって、裁断用■溝９１
・・・に沿って裁断される。
このとき、裁断用■溝９１・・・の溝幅が一定であるの
で、裁断後の半導体素子８の表面の面取り部８１・・・
は、精度良く仕上がることとなる。したがって、半導体
素子８を取り出して半導体装置のパッケージ等（図示せ
ず）に組み込む際に、コレ・ノド（図示せず）で半導体
素子８の面取り部８１・・・を確実に掴むことができる
。
で、裁断後の半導体素子８の表面の面取り部８１・・・
は、精度良く仕上がることとなる。したがって、半導体
素子８を取り出して半導体装置のパッケージ等（図示せ
ず）に組み込む際に、コレ・ノド（図示せず）で半導体
素子８の面取り部８１・・・を確実に掴むことができる
。
（発明の効果）
以上説明したように、本発明に係るダイシング装置を用
いると、■溝形成ブレードの半導体基板の表面に対する
切り込み深さが一定となるので、半導体基板上に設ける
裁断用Ｖ溝の幅が一定となる。この裁断用■溝に沿って
半導体基板を裁断すると、裁断後の個々の半導体素子は
、その表面の面取り部が精度良く仕上がったものとなる
。したがって、この半導体素子を取り出して半導体装置
のパッケージ等に組み込む際に、コレントで半導体素子
の面取り部を確実乙こ掴むことができ、半導体素子の半
導体装置への組み込み作業を効率よく行うことができる
。
いると、■溝形成ブレードの半導体基板の表面に対する
切り込み深さが一定となるので、半導体基板上に設ける
裁断用Ｖ溝の幅が一定となる。この裁断用■溝に沿って
半導体基板を裁断すると、裁断後の個々の半導体素子は
、その表面の面取り部が精度良く仕上がったものとなる
。したがって、この半導体素子を取り出して半導体装置
のパッケージ等に組み込む際に、コレントで半導体素子
の面取り部を確実乙こ掴むことができ、半導体素子の半
導体装置への組み込み作業を効率よく行うことができる
。
第１図は本発明に係るダイシング装置の一実施例を示す
概略図、第２図乃至第４図は同装置によるダイシングの
各工程を示す工程図、第５図乃至第７図は従来のダイシ
ング装置によるダイシングの各工程を示す工程図である
。 ２１・・・Ｖ溝形成ブレード ３１・・・表面高さ測定手段 ４・・・制御手段 ５・・・裁断台 ５１・・・載置面 ８・・・半導体素子 ９・・・半導体基板 ９１・・・裁断用Ｖ溝
概略図、第２図乃至第４図は同装置によるダイシングの
各工程を示す工程図、第５図乃至第７図は従来のダイシ
ング装置によるダイシングの各工程を示す工程図である
。 ２１・・・Ｖ溝形成ブレード ３１・・・表面高さ測定手段 ４・・・制御手段 ５・・・裁断台 ５１・・・載置面 ８・・・半導体素子 ９・・・半導体基板 ９１・・・裁断用Ｖ溝
Claims (1)
- 【特許請求の範囲】 １）半導体基板上に形成された複数個の半導体素子を個
々の半導体素子に裁断するダイシング装置であって、 前記半導体基板の表面における個々の半導 体素子間に裁断用Ｖ溝を形成するＶ溝形成ブレードと、 前記半導体基板が載置される裁断台の載置 面に対する該半導体基板の表面の高さ分布を測定する表
面高さ測定手段と、 この表面高さ測定手段によって測定された 前記高さ分布に基いて、前記Ｖ溝形成ブレードによる裁
断用Ｖ溝の切り込み深さが一定になるようにＶ溝形成ブ
レードを制御する制御手段とを備えたことを特徴とする
ダイシング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128457A JPH0422154A (ja) | 1990-05-17 | 1990-05-17 | ダイシング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2128457A JPH0422154A (ja) | 1990-05-17 | 1990-05-17 | ダイシング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0422154A true JPH0422154A (ja) | 1992-01-27 |
Family
ID=14985184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2128457A Pending JPH0422154A (ja) | 1990-05-17 | 1990-05-17 | ダイシング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0422154A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6223638B1 (en) | 1996-11-06 | 2001-05-01 | Murata Manufacturing Co., Ltd. | Slicing apparatus |
| JP2014073563A (ja) * | 2012-10-05 | 2014-04-24 | Disco Abrasive Syst Ltd | 切削装置 |
-
1990
- 1990-05-17 JP JP2128457A patent/JPH0422154A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6223638B1 (en) | 1996-11-06 | 2001-05-01 | Murata Manufacturing Co., Ltd. | Slicing apparatus |
| JP2014073563A (ja) * | 2012-10-05 | 2014-04-24 | Disco Abrasive Syst Ltd | 切削装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9536787B2 (en) | Wafer processing method | |
| JP6422388B2 (ja) | 切削溝の形成方法 | |
| TWI738816B (zh) | 被加工物之切削方法 | |
| US4141456A (en) | Apparatus and method for aligning wafers | |
| KR20150007944A (ko) | 웨이퍼의 가공 방법 | |
| JP6215069B2 (ja) | 切削装置 | |
| JP2019115962A (ja) | チャックテーブル修正方法及び切削装置 | |
| US10573560B2 (en) | Wafer processing method | |
| JPH0422154A (ja) | ダイシング装置 | |
| JP2017038028A (ja) | 切削ブレードの位置ずれ検出方法 | |
| KR100196124B1 (ko) | 제품모체를 절삭하는 다이싱방법 및 그 장치 | |
| US6649529B2 (en) | Method of substrate processing and photoresist exposure | |
| KR102854905B1 (ko) | 웨이퍼의 가공 방법 | |
| JPH0463458A (ja) | ダイシング装置 | |
| JP3280736B2 (ja) | ダイシング溝の位置測定方法 | |
| US6602762B2 (en) | System and method of laser sintering dies and dies sintered by laser sintering | |
| JP6812079B2 (ja) | 被加工物の加工方法 | |
| JP2020155429A (ja) | ダイシング装置および方法 | |
| JPS599309B2 (ja) | ブロック体の切断方法 | |
| JPH08316174A (ja) | ガラス付き半導体ウエハの切断方法 | |
| JPH08170911A (ja) | 半導体チップの計測方法及び研削方法 | |
| JP2001319897A (ja) | 半導体ウエーハの分割方法 | |
| JP2017100231A (ja) | 被加工物の分割方法 | |
| TW202339083A (zh) | 晶圓定位治具及使用其的晶圓加工方法 | |
| JPH0311602B2 (ja) |