JPH0463576B2 - - Google Patents
Info
- Publication number
- JPH0463576B2 JPH0463576B2 JP8119882A JP8119882A JPH0463576B2 JP H0463576 B2 JPH0463576 B2 JP H0463576B2 JP 8119882 A JP8119882 A JP 8119882A JP 8119882 A JP8119882 A JP 8119882A JP H0463576 B2 JPH0463576 B2 JP H0463576B2
- Authority
- JP
- Japan
- Prior art keywords
- tap
- tap coefficient
- signal
- coefficient
- automatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は自動引き込み機能を持つ、自動等器に
係り、特にタツプ係数の収束を自動的に判定する
方式に関する。
係り、特にタツプ係数の収束を自動的に判定する
方式に関する。
(2) 発明の背景
例えば、全二重通信方式においては、通信モー
ドの設定の前に、自動等化器のトレーニング期間
を設けている。
ドの設定の前に、自動等化器のトレーニング期間
を設けている。
すなわち、通信を始める前に、一方の端局から
トレーニング信号を送出し、これを他方の端局で
受信し、自動等化器により自動等化を行なう。
トレーニング信号を送出し、これを他方の端局で
受信し、自動等化器により自動等化を行なう。
等化が終了すると通信モードに設定を行なうと
ともに、今度は他方の端局から一方の端局へトレ
ーニング信号を送出し、一方の端局にて自動等化
を行なう。
ともに、今度は他方の端局から一方の端局へトレ
ーニング信号を送出し、一方の端局にて自動等化
を行なう。
等化が完了すると通信モードの設定を行なう。
以上の手順で２つの端局で通信モードの設定を
行なつた後、通信を開始する。
行なつた後、通信を開始する。
(3) 従来技術及びその問題点
従来上記トレーニングの終了判定方式として、
自動等化器のトレーニング期間をタイマーで設定
する。あるいは、信号の等化誤差を検出し、その
量でタツプ係数の収束を判定する方式が採られて
いた。しかし前者では設定時間に余裕をもたせて
いるためトレーニング期間が長くなる。後者では
回路規模が大きくなるという欠点があつた。
自動等化器のトレーニング期間をタイマーで設定
する。あるいは、信号の等化誤差を検出し、その
量でタツプ係数の収束を判定する方式が採られて
いた。しかし前者では設定時間に余裕をもたせて
いるためトレーニング期間が長くなる。後者では
回路規模が大きくなるという欠点があつた。
(4) 発明の目的
本発明は、上記の点に鑑みてなされたもので、
トレーニング期間を必要最少限度とし、且つ回路
規模を小さくできる終了判定方式で提供すること
を目的とするものである。
トレーニング期間を必要最少限度とし、且つ回路
規模を小さくできる終了判定方式で提供すること
を目的とするものである。
(5) 発明の構成
上記目的は、信号の等化誤差を検出して各タツ
プ係数を自動的に設定する自動等化器に於いて、
各タツプ毎にタツプ係数の変化する方向を検出し
変化パターンを認識する手段を備え、該各タツプ
毎に検出されるタツプ係数の変化パターンが全て
正負の繰り返しパターンとなつた最初の機会をと
らえ、自動等化器の収束と判定することを特徴と
する自動等化終了判定方式によつて達成される。
プ係数を自動的に設定する自動等化器に於いて、
各タツプ毎にタツプ係数の変化する方向を検出し
変化パターンを認識する手段を備え、該各タツプ
毎に検出されるタツプ係数の変化パターンが全て
正負の繰り返しパターンとなつた最初の機会をと
らえ、自動等化器の収束と判定することを特徴と
する自動等化終了判定方式によつて達成される。
(6) 発明の実施例
本発明は第１図に示すように、各タツプ１〜ｎ
の係数収束後においては、係数補正時には、係数
補正信号が、係数を増加、減少させるような逆極
性の反復信号となり、結果として各タツプ係数は
ある２値を交互に採るという、自動等化器のタツ
プ係数補正過程を検出する様にしたものである。
の係数収束後においては、係数補正時には、係数
補正信号が、係数を増加、減少させるような逆極
性の反復信号となり、結果として各タツプ係数は
ある２値を交互に採るという、自動等化器のタツ
プ係数補正過程を検出する様にしたものである。
本発明を実現すための回路の一例を第２図に示
す。第３図は第２図のタイム・チヤートを示す。
す。第３図は第２図のタイム・チヤートを示す。
第２図において、Ｄ，D11，D12，Dn1、Dn2は
Ｄフリツプフロツプ、AND1，AND2，AND11〜
ANDn2はアンドゲート、INはインバータ、
EOR11，EOR12，EORn1，EORn2は排他的論理
和回路である。
Ｄフリツプフロツプ、AND1，AND2，AND11〜
ANDn2はアンドゲート、INはインバータ、
EOR11，EOR12，EORn1，EORn2は排他的論理
和回路である。
第２図において、第１タツプ係数補正信号Ｂは
第３図のＢに示す様に、第１タツプ係数の収束後
においては、係数補正時には必ず“１”−“０”−
“１”−“０”−……の逆極性をもつ反復信号とな
る。この時のタツプ係数の状態を第３図Ｇに示
す。この“１”−“０”−“１”あるいは、“０”−
“１”−“０”の反復信号をＤタイプフリツプフロ
ツプD11，D12により１ビツトづつ位相シフトし、
更にＤタイプフリツプD11，D12の出力を排他的
論理和回路EOR11，EOR12の出力の論理積をアン
ドゲートAND11から出力することにより第３図
のＤで示す第１タツプ係数収束判定信号を得る。
以下同様にして第２タツプ，……第ｎタツプの係
数収束判定信号を得る。全タツプの係数収束判定
信号はアンドゲートAND2に入力され、その出力
はＤタイプフリツプフロツプＤに入力する。そし
てＤタイプフロツプＤのから等化終了判定信号Ｆ
を得る。この信号Ｆは、各タツプの係数の固定、
通信モードの設定及びトレーニング信号送出制御
に用いられる。
第３図のＢに示す様に、第１タツプ係数の収束後
においては、係数補正時には必ず“１”−“０”−
“１”−“０”−……の逆極性をもつ反復信号とな
る。この時のタツプ係数の状態を第３図Ｇに示
す。この“１”−“０”−“１”あるいは、“０”−
“１”−“０”の反復信号をＤタイプフリツプフロ
ツプD11，D12により１ビツトづつ位相シフトし、
更にＤタイプフリツプD11，D12の出力を排他的
論理和回路EOR11，EOR12の出力の論理積をアン
ドゲートAND11から出力することにより第３図
のＤで示す第１タツプ係数収束判定信号を得る。
以下同様にして第２タツプ，……第ｎタツプの係
数収束判定信号を得る。全タツプの係数収束判定
信号はアンドゲートAND2に入力され、その出力
はＤタイプフリツプフロツプＤに入力する。そし
てＤタイプフロツプＤのから等化終了判定信号Ｆ
を得る。この信号Ｆは、各タツプの係数の固定、
通信モードの設定及びトレーニング信号送出制御
に用いられる。
又等化終了判定信号ＦはインバータINにより
反転されて、アンドゲートAND1に入力し、Ｄタ
イプフリツプフロツプD11，D12，Dn1、Dn2への
クロツクの出力を禁止する。
反転されて、アンドゲートAND1に入力し、Ｄタ
イプフリツプフロツプD11，D12，Dn1、Dn2への
クロツクの出力を禁止する。
また例えば、タツプ係数補正信号の３回の反復
信号“１”−“０”−“１”−“０”あるいは、“０”
−
“１”−“０”−“１”で係数収束を検出する場合に
は図−２の破線で囲まれた部分のＤタイプフリツ
プフロツプ、Ｅ−OR回路を一段追加するか、あ
るいは一点鎖線で囲まれた部分を第４図に示す回
路で置き替えても良い。係数補正信号の反復回数
を、さらに増して係数の収束を判定する場合にも
同様な手段を用いれば良い。
信号“１”−“０”−“１”−“０”あるいは、“０”
−
“１”−“０”−“１”で係数収束を検出する場合に
は図−２の破線で囲まれた部分のＤタイプフリツ
プフロツプ、Ｅ−OR回路を一段追加するか、あ
るいは一点鎖線で囲まれた部分を第４図に示す回
路で置き替えても良い。係数補正信号の反復回数
を、さらに増して係数の収束を判定する場合にも
同様な手段を用いれば良い。
(7) 発明の効果
本発明によれば、比較的簡単な回路で各タツプ
係数の収束を検出でき、自動等化器のトレーニン
グ期間を必要最小限度に設定できる。
係数の収束を検出でき、自動等化器のトレーニン
グ期間を必要最小限度に設定できる。
第１図は本発明の原理を示す図、第２図は本発
明の実施例を示す図、第３図は第２図のタイムチ
ヤート、第４図は検出回路の他の実施例を示す図
である。 図中、Ｄ，D11，D12，Dn1、Dn2はＤタイプフ
リツプフロツプ、AND1，AND2，AND11，
AND12，ANDn1，ANDn2がアンドゲート、
EOR11，EOR12，EORn1，EORn2は排他的論理
和回路である。
明の実施例を示す図、第３図は第２図のタイムチ
ヤート、第４図は検出回路の他の実施例を示す図
である。 図中、Ｄ，D11，D12，Dn1、Dn2はＤタイプフ
リツプフロツプ、AND1，AND2，AND11，
AND12，ANDn1，ANDn2がアンドゲート、
EOR11，EOR12，EORn1，EORn2は排他的論理
和回路である。
Claims (1)
- 【特許請求の範囲】 １ 信号の等化誤差を検出して各タツプ係数を自
動的に設定する自動等化器に於いて、 各タツプ毎にタツプ係数の変化する方向を検出
し変化パターンを認識する手段を備え、該各タツ
プ毎に検出されるタツプ係数の変化パターン全て
が各タツプ係数を増加、減少させるような正負の
繰り返しパターンとなつた最初の機会をとらえ、
自動等化器の収束と判定することを特徴とする自
動等化終了判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8119882A JPS58197927A (ja) | 1982-05-14 | 1982-05-14 | 自動等化終了判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8119882A JPS58197927A (ja) | 1982-05-14 | 1982-05-14 | 自動等化終了判定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58197927A JPS58197927A (ja) | 1983-11-17 |
| JPH0463576B2 true JPH0463576B2 (ja) | 1992-10-12 |
Family
ID=13739772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8119882A Granted JPS58197927A (ja) | 1982-05-14 | 1982-05-14 | 自動等化終了判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197927A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59160335A (ja) * | 1983-03-03 | 1984-09-11 | Oki Electric Ind Co Ltd | ブリツジドタツプ等化器の収束判定方式 |
-
1982
- 1982-05-14 JP JP8119882A patent/JPS58197927A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58197927A (ja) | 1983-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1238955A (en) | Adaptive timing circuit | |
| US5001374A (en) | Digital filter for removing short duration noise | |
| JPH0459819B2 (ja) | ||
| US4475212A (en) | Frequency-independent, self-clocking encoding technique and apparatus for digital communications | |
| EP0614281A2 (en) | Digital high speed algorithmic data recovery method and apparatus | |
| EP0150072A2 (en) | Decoder | |
| US4667338A (en) | Noise elimination circuit for eliminating noise signals from binary data | |
| CN114815570B (zh) | 一种基于差分延时环的时间数字转换器 | |
| US4805190A (en) | Detector logic circuit for a sychronous transmission system for data comprising ternary symbols and controlled partial response class 1, N=2 type intersymbol interference | |
| US4682343A (en) | Processing circuit with asymmetry corrector and convolutional encoder for digital data | |
| US4590600A (en) | Dynamic digital equalizer | |
| JPH0463576B2 (ja) | ||
| US3875333A (en) | Method of eliminating errors of discrimination due to intersymbol interference and a device for using the method | |
| CN107809224B (zh) | 干扰脉冲过滤方法 | |
| US4584696A (en) | Transmission response measurement | |
| CN114696835A (zh) | 一种曼彻斯特编码信号位同步方法、装置及存储介质 | |
| US3978283A (en) | Switching arrangement for receiving dc signals | |
| EP0093614A2 (en) | Frequency-encoding circuit for reducing distortion | |
| JPH0314259B2 (ja) | ||
| JP2538604B2 (ja) | タイミング再生回路 | |
| JPS5913450A (ja) | 直列デ−タ伝送方式 | |
| TWI749384B (zh) | 資料處理裝置與方法 | |
| JPH0645880A (ja) | ディレイ型フリップフロップ回路 | |
| JPH024535Y2 (ja) | ||
| JP2646756B2 (ja) | 通信方法 |