JPH0464181A - イメージデータのラスタ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ホストコンピュータからの作図コマンド等に
よって生成されるベクタデータ及びＣＡＤシステムから
供給されるベクタデータ等をラスタデータに変換するイ
メージデータのラスタ変換装置に関する。

［従来の技術］ ベクタデータによって構成されるイメージデータを、静
電プリンタ、サーマルプリンタ、ＬＥＤプリンタ及びＣ
ＲＴデイスプレィ等のラスタ型出力装置に出力するため
に（ま、ベクタデータをラスタデータに変換するための
ラスタ変換装置を使用する必要がある。従来、この種の
ラスタ変換装置では、ベクタデータを、例えばＤＤＡ　
（ｄｉｇｌｔａｌｄｌｆｆｅｒｅｎｔｌａｌ　ａｎａｌ
ｙｚｅｒ　）等の手法を使用してビットマツプデータに
展開し、全画素対応のビ・ソトマップメモリに一旦格納
したのち、上記ビットマツプメモリからの順次的な読出
動作を行なうことによりラスタデータを得るようにして
いる。

一方、例えばＡＯサイズの図面を４００ドツト／インチ
の解像度で格納する場合、必要とされるビットマツプメ
モリの容量は３０Ｍバイトにも達する。このため、ＡＩ
、ＡＯサイズといった大型の出図装置等で全画素対応の
ビットマツプメモリを使用するとなると、大幅なコスト
アップを招いてしまう。

そこで、１枚の図面を複数本のバンドに分割し、バンド
単位でビットマツプ展開を行なうことにより、使用する
ビットマツプメモリの容量を、例えば２Ｍバイト程度ま
で削減するようにしたバンディング方式のラスク変換装
置も知られている。

［発明が解決しようとする課題］ しかしながら、上述した従来のラスク出力装置では、全
画素対応方式及びバンディング方式のいずれの場合でも
、ベクタデータをビットマツプ展開してビットマツプメ
モリへ書き込む際の時間と、ビットマツプメモリからビ
ットマツプデータを読み出す時間とに多くの時間を費や
してしまい、ベクタデータが入力されてからラスタ出力
が得られるまでに非常に時間がかかるという問題点があ
った。

また、従来のバンディング方式の場合には、同様の理由
により、バンド毎に出図動作が停止して、スムーズな出
図動作を行なうことができないという問題点があった。

本発明はかかる問題点に鑑みてなされたものであって、
ベクタデータの入力からラスタデータの出力までの時間
を大幅に短縮することができると共に、スムーズな出図
動作を行なうことが可能なイメージデータのラスク出力
装置を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るイメージデータのラスク出力装置は、第１
及び第２のビットマツプメモリと、ベクタデータをビッ
トマツプデータに展開して前記第１のビットマツプメモ
リに書き込む書込制御と前記第１のビットマツプデータ
に書き込まれたビットマツプデータをラスタデータとし
て読み出す読出制御とを行う第１の制御手段と、ベクタ
データをビットマツプデータに展開して前記第２のビッ
トマツプメモリに書き込む書込制御と前記第２のビット
マツプデータに書き込まれたビットマツプデータをラス
タデータとして読み出す読出制御とを行う第２の制御手
段とを有し、前記第１及び第２の制御手段は、その一方
が書込制御を行っている期間に、他方が読出制御を行う
ものであることを特徴とする。

［作用コ 本発明によれば、前記第１及び第２の制御手段のうちの
一方が、一方のビットマツプメモリに書込制御を行って
いる期間に、他方の制御手段が他方のビットマツプメモ
リから読出制御を行うので、ビットマツプデータの展開
とラスタ出力とを同時並列的に実行することができる。

このため、ベクタデータの入力からラスタデータの出力
までの時間を大幅に短縮することができる。

また、本発明によれば、一方のビットマツプメモリから
のラスタ出力を行なっている期間に、他方のビットマツ
プメモリへのビットマツプ展開ヲ行なっているので、ラ
スタ出力が他方のビットマツプメモリへ切り替った際に
は、直ちにラスタ出力を開始させることができ、よどみ
がない連続的な出図動作を行うことができる。

［実施例コ 以下、添付の図面を参照して本発明の実施例について説
明する。

第１図は本発明の実施例に係るイメージデータのラスク
変換装置を示す機能ブロック図である。

ホストコンピュータ等から与えられる作図コマンド（各
社プロッタコマンド）は、インタフェース回路１を介し
て入力データ用バッファ２に格納されるようになってい
る。入力データ用バッファ２に格納された作図コマンド
は、コマンド解析部３に順次供給されている。

コマンド解析部３は、キーパネル４から与えられる作図
制御情報を基に、与えられた作図コマンドを解析するも
ので、その解析結果は、ベクタデータ変換部５に供給さ
れている。ベクタデータ変換部５は、与えられたコマン
ド解析結果をベクタデータに変換する。得られたベクタ
データは、ベクタデータ用バッファ６に一旦格納される
ようになっている。

ベクタデータ用バッファ６に格納されたベクタデータは
、ビットマツプ展開部７に供給されている。ビットマツ
プ展開部７は、ベクタデータをバンド単位でビットマツ
プ展開する。

ビットマツプ展開部７で展開されたビットマツプデータ
は、２系統に分配されてバッファリングされるようにな
っている。即ち、１つの系統は、第１の制御手段である
グラフィックプロセッサ（以下、ＧＰと呼ぶ）８を介し
て出図制御部１２にラスタデータを供給する系統であり
、この系統ではバッファメモリとして２Ｍバイトの容量
のバンド幅のビットマツプメモリであるラスタメモリ１
０が使用されている。また、他の１つの系統は、第２の
制御手段であるＧＰ９を介して出図制御部１２にラスタ
データを供給する系統であり、この系統ではバッファメ
モリとして２Ｍバイトの容量のバンド幅のビットマツプ
メモリであるラスタメモリ１１が使用されるようになっ
ている。ＧＰ８゜９は、並列に動作を行い、一方がラス
タメモリ１０．１１に対する書き込みを行っている間に
、他方がラスタメモリ１０．１１からのデータの読み出
しを行うものとなっている。なお、ＧＰ８．９としては
、例えば日本電気型のμＰＤ７２１２０等が好適である
。

第２図は、第１図の装置を実現するノ１−ドウエア構成
例を示すブロック図である。

この装置では、ＧＰ８．９を介して２つのＣＰＵ（中央
処理装置）２１．２２が接続されている。

ＣＰＵ２１は、コマンド解析、ベクタデータ変換及びビ
ットマツプ展開等の処理を実行する。また、ＣＰＵ２２
は、ドライバ２４を介して図示しないラスク出力装置に
対する出図制御を実行する。ＣＰＵ２１，２２をつなぐ
通信用メモリ２３は、両ＣＰＵ２１，２２がお互いの処
理の終了を相手方に知らせるための通信に使用される。

なお、第２図において第１図と同一符号を付した部分は
、第１図のものと同一のものである。

次にこのように構成された本実施例に係るラスク変換装
置の動作について説明する。

先ず、第１図において、ホスト側からインタフェース回
路１を介して作図コマンドが入力されると、この作図コ
マンドは、−旦入力データ用バッファ２に格納される。

入力データ用バッファ２に所定数の作図コマンドが格納
されると、コマンド解析部３が起動され、キーパネル４
により指示された作図制御情報を基に、コマンドの解析
が行われる。

続いてベクタデータ変換部５が起動され、コマンド解析
部３での解析結果からイメージデータを構成するベクタ
データが生成される。なお、ここでは、第３図に示すよ
うに、１枚のイメージデータを＃１〜＃ｎまでのｎ本の
バンドデータに分割し、各バンド単位でビットマツプ展
開を行なうバンディング方式を採用している。そこで、
例えば第４図に示すように、生成されたベクタデータ３
１には、夫々それが含まれるバンド情報３２が付加され
るようになっている。ここで変換されたベクタデータは
、ベクタデータ用バッファ６に順次格納される。

コマンド解析部３が出図コマンドを解析したら、或いは
、キーパネル４でＰ−ＯＵＴ−ｋｅｙが押されたら、ビ
ットマツプ展開部７が起動される。

第５図はビットマツプ展開部７での処理を説明するため
の模式図である。

ビットマツプ展開部７は、先ず、第５図（ａ）に示すよ
うに、バンドＮｏ、＃１のベクタデータを、ビットマツ
プ展開する。展開されたビットマツプデータは、ＧＰ８
の制御の下でラスタメモリ１０に格納されていく。バン
ドＮｏ、＃１のベクタデータが全て展開されたら、ビッ
トマツプ展開部７は、出図制御部１２に展開終了を通知
すると共に、次のバンドＮｏ、＃２のベクタデータのビ
ットマップ展開を開始する。

バンドＮｏ、＃２のビットマツプ展開が開始されると、
第５図（ｂ）に示すように、展開されたビットマツプデ
ータが今度はＧＰ９の制御の下でラスタメモリ１１に格
納されていく。

一方、出図制御部１２では、ビットマツプ展開部７から
の前記展開終了の通知を受けると、直ちにＧＰ８にデー
タの出力を要求するので、ＧＰ８はラスタメモリ１０か
ら出図制御部１２にバンドＮｏ、＃１のラスタデータを
供給する。

従って、このときには、バンドＮｏ、＃２のビットマツ
プ展開と、バンドＮｏ、＃１の出図とが同時並列的に行
われることになる。

出図が完了したら、出図制御部１２からビットマツプ展
開部７に出図完了が通知される。同じく、ビットマツプ
展開が終了したら、ビットマツプ展開部７から出図制御
部１２に展開終了が通知される。ビットマツプ処理時間
は、夫々の対象とするデータ量によって決定されるが、
ビットマツプ展開と出図処理の両方が終了したら、次の
ビットマツプ展開と出図処理とが開始される。

即ち、次の処理では、第５図（Ｃ）に示すように、バン
ドＮｏ、＃３のビットマツプデータの展開がＧＰ８の制
御の下で行われると同時に、バンドＮｏ、＃２のビット
マツプデータの出図がＧＰ９の制御の下で行われること
になる。

以後、同様の操作が全てのバンドについて交互に行なわ
れることにより、ＧＰ８では、＃１．＃３、＃５．・・
・、＃ｎ−１のバンドデータのラスタ変換を、また、Ｇ
Ｐ９では、＃２．＃４．＃６゜・・・、＃ｎのバンドデ
ータのラスタ変換を夫々受は持つことになる。

本実施例の装置によれば、第６図に示すように、ラスタ
メモリ１０．１１の一方でビットマツプデータの書込が
行なわれているときに、他方でビットマツプデータの読
出が行なわれるので、ラスタメモリ１０．１１に対する
アクセスの無駄時間が大幅に削減されると共に、ラスタ
メモリ１０，１１から交互に連続的にバンドデータがラ
スタ出力されることにより、連続的な出図が可能になる
。

また、この装置では、ベクタデータにバンド情報を持た
せるようにしているので、予めバンドＮｏ、が異なるベ
クタデータをビットマツプ展開しないことにより、処理
の効率化を更に図ることができ、より高速な処理が可能
である。

なお、この実施例では、ベクタデータに付加されたバン
ド情報に基づいて、ビットマツプ展開の実行を制御する
ようにしたが、特にバンド情報を付加せずに、例えばベ
クタデータから、それが所属するバンドＮｏ、をＧＰ側
で把握して、ビットマツプ展開の実行を制御するように
してもよい。

また、以上の実施例では、ラスタメモリが所定バンド幅
の容量しか持たないものであったが、これらをフルビッ
トマツプとするようにしてもよい。

この場合には、一方のビットマツプメモリに対してビッ
トマツプ展開を行なっているときに、他方のビットマツ
プメモリから、前頁の出図を行なうことにより、上記と
同様に複数頁に亘る図面について、連続的な出図動作を
行なうことができる。

［発明の効果コ 以上述べたように、本発明によれば、前記第１及び第２
の制御手段のうちの一方を書込制御としたときに、他方
を読出制御とするようにしているので、ビットマツプデ
ータの展開とラスタ出力とを同時並列的に実行させるこ
とができ、ベクタデータの入力からラスタデータの出力
までの時間を大幅に短縮することができると共に、よど
みがない連続的な出図動作を実現することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係るイメージデータのベクタ
変換装置の機能ブロック図、第２図は同装置の具体的な
ハードウェア構成を示すブロック図、第３図は同装置で
の処理単位となるバンドデータを示す模式図、第４図は
同装置で展開されるベクタデータを示す模式図、第５図
は同装置におけるＧＰの並列動作を説明するための模式
図、第６図は同装置の動作タイミング図である。 １；インタフェース回路、２；入力データ用バッファ、
３；コマンド解析部、４；キーパネル、５；ベクタデー
タ変換部、８；ベクタデータ用バソファ、７；ビットマ
ツプ展開部、８．９；グラフィックプロセッサ、１０，
１１；ラスタメモリ、１２；出図制御部、２１，２２；
ＣＰＵ１２３；通信用メモリ、２４；ドライバ、３１；
ベクタデータ、３２；バンド情報

Claims (2)

【特許請求の範囲】
1. （１）第１及び第２のビットマップメモリと、ベクタデ
   ータをビットマップデータに展開して前記第１のビット
   マップメモリに書き込む書込制御と前記第１のビットマ
   ップデータに書き込まれたビットマップデータをラスタ
   データとして読み出す読出制御とを行う第１の制御手段
   と、ベクタデータをビットマップデータに展開して前記
   第２のビットマップメモリに書き込む書込制御と前記第
   ２のビットマップデータに書き込まれたビットマップデ
   ータをラスタデータとして読み出す読出制御とを行う第
   ２の制御手段とを有し、前記第１及び第２の制御手段は
   、その一方が書込制御を行っている期間に、他方が読出
   制御を行うものであることを特徴とするイメージデータ
   のラスタ変換装置。
2. （２）前記第１及び第２のビットマップメモリは、所定
   バンド幅のビットマップデータを格納するバンドメモリ
   であり、前記第１及び第２の制御手段は、前記ビットマ
   ップデータをバンド毎に交互に処理するものであること
   を特徴とする請求項１に記載のイメージデータのラスタ
   変換装置。