JPH0465124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0465124A JPH0465124A JP17922890A JP17922890A JPH0465124A JP H0465124 A JPH0465124 A JP H0465124A JP 17922890 A JP17922890 A JP 17922890A JP 17922890 A JP17922890 A JP 17922890A JP H0465124 A JPH0465124 A JP H0465124A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- containing resin
- photoresist film
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造工程のフォトリソグラフィー工程の改
良に関し、 シリル化し易いフォトレジスト材料や処理条件を見つけ
ることが必要でない半導体装置の製造方法の提供を目的
とし、 半導体装置の製造工程のウェーハプロセスにおけるエツ
チングマスクの形成工程において、半導体基板の表面に
樹脂を塗布した後、該樹脂の硬化処理により下層樹脂層
を形成する工程と、プラズマエツチングに対する耐性を
有するＳｉ含有樹脂を塗布し、Ｓｉ含有樹脂層を形成す
る工程と、フォトレジストを塗布してフォトレジスト膜
を形成した後、パターン露光して前記Ｓｉ含有樹脂層と
共に現像してパターニングする工程と、熱処理により前
記Ｓｉ含有樹脂層に含有されているシリコン原子を前記
フォトレジスト膜内に拡散させ、シリコン拡散層を形成
する工程と、前記フォトレジスト膜及びＳｉ含有樹脂層
の下部を除く前記下層樹脂層を異方性プラズマエツチン
グにより除去して、該シリコン拡散層と前記Ｓｉ含有樹
脂層及びその下の下層樹脂層からなる微細パターンを形
成するよう構成する。
良に関し、 シリル化し易いフォトレジスト材料や処理条件を見つけ
ることが必要でない半導体装置の製造方法の提供を目的
とし、 半導体装置の製造工程のウェーハプロセスにおけるエツ
チングマスクの形成工程において、半導体基板の表面に
樹脂を塗布した後、該樹脂の硬化処理により下層樹脂層
を形成する工程と、プラズマエツチングに対する耐性を
有するＳｉ含有樹脂を塗布し、Ｓｉ含有樹脂層を形成す
る工程と、フォトレジストを塗布してフォトレジスト膜
を形成した後、パターン露光して前記Ｓｉ含有樹脂層と
共に現像してパターニングする工程と、熱処理により前
記Ｓｉ含有樹脂層に含有されているシリコン原子を前記
フォトレジスト膜内に拡散させ、シリコン拡散層を形成
する工程と、前記フォトレジスト膜及びＳｉ含有樹脂層
の下部を除く前記下層樹脂層を異方性プラズマエツチン
グにより除去して、該シリコン拡散層と前記Ｓｉ含有樹
脂層及びその下の下層樹脂層からなる微細パターンを形
成するよう構成する。
本発明は、半導体装置の製造工程のフォトリソグラフィ
ー工程の改良に関するものである。
ー工程の改良に関するものである。
近年の半導体装置の製造工程のウェーハプロセスのフォ
トリソグラフィー工程においては、段差の大きな基板上
にアスペクト比の大きな微細パターンを形成する技術が
要求されており、これに対応する技術として選択的シリ
ル化法が用いられているが、この手法においてはフォト
レジストの露光部と未露光部の間のシリル化進行度に高
いコントラストを生じさせることが必要であるが、この
ために最適の材料を選択することや最適のシリル化条件
を見つけることが困難で、安定したプロセスを実現する
ことが困難になっている。
トリソグラフィー工程においては、段差の大きな基板上
にアスペクト比の大きな微細パターンを形成する技術が
要求されており、これに対応する技術として選択的シリ
ル化法が用いられているが、この手法においてはフォト
レジストの露光部と未露光部の間のシリル化進行度に高
いコントラストを生じさせることが必要であるが、この
ために最適の材料を選択することや最適のシリル化条件
を見つけることが困難で、安定したプロセスを実現する
ことが困難になっている。
以上のような状況から、段差の大きな基板上にアスペク
ト比の大きな微細パターンを形成することが可能な半導
体装置の製造方法が要望されている。
ト比の大きな微細パターンを形成することが可能な半導
体装置の製造方法が要望されている。
従来の半導体装置の製造方法について第２図により工程
順に詳細に説明する。
順に詳細に説明する。
まず第２図（ａ）に示すように、半導体基板１１の表面
に下層樹脂層１２及びシリル化され易いフォトレジスト
膜１４を積層して形成する。
に下層樹脂層１２及びシリル化され易いフォトレジスト
膜１４を積層して形成する。
つぎに第２図（ｂ）に示すように、フォトマスク１３を
用いてこのフォトレジスト膜１４を露光すると、露光さ
れていない領域のみがシリル化される。
用いてこのフォトレジスト膜１４を露光すると、露光さ
れていない領域のみがシリル化される。
最後に酸素を用いる異方性のりアクティブ・イオン・エ
ツチングを行うと、第２図（Ｃ）に示すようにシリル化
されているフォトレジスト膜１４ａをマスクとしてフォ
トレジスト膜１４と下層樹脂層１２がエツチングにより
除去されてマスクの形成が完了する。
ツチングを行うと、第２図（Ｃ）に示すようにシリル化
されているフォトレジスト膜１４ａをマスクとしてフォ
トレジスト膜１４と下層樹脂層１２がエツチングにより
除去されてマスクの形成が完了する。
以上説明した従来の半導体装置の製造方法においては、
下層樹脂層の異方性プラズマエツチングを行う際にマス
クとなるシリル化されたフォトレジスト膜が必要である
が、このフォトレジスト膜として露光によるシリル化進
行度が高いフォトレジストを選択し、最適露光条件によ
り露光する安定したプロセスを行うことが必要であり、
このようなフォトレジストと最適露光条件を見つけるこ
とが非常に困難であるという問題点があった。
下層樹脂層の異方性プラズマエツチングを行う際にマス
クとなるシリル化されたフォトレジスト膜が必要である
が、このフォトレジスト膜として露光によるシリル化進
行度が高いフォトレジストを選択し、最適露光条件によ
り露光する安定したプロセスを行うことが必要であり、
このようなフォトレジストと最適露光条件を見つけるこ
とが非常に困難であるという問題点があった。
本発明は以上のような状況から、シリル化し易いフォト
レジスト材料や処理条件を見つけることが必要でない半
導体装置の製造方法の桿供を目的としたものである。
レジスト材料や処理条件を見つけることが必要でない半
導体装置の製造方法の桿供を目的としたものである。
本発明の半導体装置の製造方法は、半導体装置の製造工
程のウェーハプロセスにおけるエツチングマスクの形成
工程において、半導体基板の表面に樹脂を塗布した後、
この樹脂の硬化処理により下層樹脂層を形成する工程と
、プラズマエツチングに対する耐性を有するＳｉ含有樹
脂を塗布し、Ｓｉ含有樹脂層を形成する工程と、フォト
レジストを塗布してフォトレジスト膜を形成した後、パ
ターン露光してこのＳｉ含有樹脂層と共に現像してパタ
ニングする工程と、熱処理によりこのＳｉ含有樹脂層に
含有されているシリコン原子をこのフォトレジスト膜内
に拡散させ、シリコン拡散層を形成する工程と、このフ
ォトレジスト膜及びＳｉ含有樹脂層の下部を除く前記下
層樹脂層を異方性プラズマエツチングにより除去して、
このシリコン拡散層とこのＳｉ含有樹脂層及びその下の
下層樹脂層からなる微細パターンを形成するよう構成す
る。
程のウェーハプロセスにおけるエツチングマスクの形成
工程において、半導体基板の表面に樹脂を塗布した後、
この樹脂の硬化処理により下層樹脂層を形成する工程と
、プラズマエツチングに対する耐性を有するＳｉ含有樹
脂を塗布し、Ｓｉ含有樹脂層を形成する工程と、フォト
レジストを塗布してフォトレジスト膜を形成した後、パ
ターン露光してこのＳｉ含有樹脂層と共に現像してパタ
ニングする工程と、熱処理によりこのＳｉ含有樹脂層に
含有されているシリコン原子をこのフォトレジスト膜内
に拡散させ、シリコン拡散層を形成する工程と、このフ
ォトレジスト膜及びＳｉ含有樹脂層の下部を除く前記下
層樹脂層を異方性プラズマエツチングにより除去して、
このシリコン拡散層とこのＳｉ含有樹脂層及びその下の
下層樹脂層からなる微細パターンを形成するよう構成す
る。
即ち本発明においては、半導体基板の表面に下層樹脂層
を形成し、その表面にプラズマエツチングに対する耐性
を有するＳｉ含有樹脂層を形成し、この表面にフォトレ
ジスト膜を形成した後、このフォトレジスト膜をパター
ン露光してこのＳｉ含有樹脂層と共に現像してパターニ
ングし、熱処理を行うことによりこのＳｉ含有樹脂層に
含存されているシリコン原子をこのフォトレジスト膜内
に拡散させるので、このフォトレジスト膜及びＳｉ含有
樹脂層の下部を除（この下層樹脂層を異方性プラズマエ
ツチングにより除去することが可能となり、フォトレジ
スト膜内のシリコン拡散層とこのＳｉ含有樹脂層及びそ
の下の下層樹脂層からなる微細パターンを形成すること
が可能となる。
を形成し、その表面にプラズマエツチングに対する耐性
を有するＳｉ含有樹脂層を形成し、この表面にフォトレ
ジスト膜を形成した後、このフォトレジスト膜をパター
ン露光してこのＳｉ含有樹脂層と共に現像してパターニ
ングし、熱処理を行うことによりこのＳｉ含有樹脂層に
含存されているシリコン原子をこのフォトレジスト膜内
に拡散させるので、このフォトレジスト膜及びＳｉ含有
樹脂層の下部を除（この下層樹脂層を異方性プラズマエ
ツチングにより除去することが可能となり、フォトレジ
スト膜内のシリコン拡散層とこのＳｉ含有樹脂層及びそ
の下の下層樹脂層からなる微細パターンを形成すること
が可能となる。
以下第１図により本発明の一実施例について工程順に詳
細に説明する。
細に説明する。
まず半導体基板１の表面に感光剤を含まないクレゾール
・ノボランク樹脂を膜厚１．５μ−で塗布して下層樹脂
層２を形成し、２５０〜３５０″Ｃでハードベークして
充分硬化させ、つぎにアルカリ可溶性のＳｉ含有樹脂を
膜厚０．２μ閣で塗布してＳｒ含有樹脂層３を形成して
プリベークすると第１図（ａ）に示すようになる。
・ノボランク樹脂を膜厚１．５μ−で塗布して下層樹脂
層２を形成し、２５０〜３５０″Ｃでハードベークして
充分硬化させ、つぎにアルカリ可溶性のＳｉ含有樹脂を
膜厚０．２μ閣で塗布してＳｒ含有樹脂層３を形成して
プリベークすると第１図（ａ）に示すようになる。
ついでその表面にポジレジスト、例えば東京応化社製の
ＴＳＭＲ−Ｖ３を膜厚０．５μ請で塗布してフォトレジ
スト膜４を形成してプリベークした後、縮小投影露光装
置でパターン露光し、ＴＭＡＨの２．３８％水溶液で現
像すると、第１図［有］）に示すようになる。
ＴＳＭＲ−Ｖ３を膜厚０．５μ請で塗布してフォトレジ
スト膜４を形成してプリベークした後、縮小投影露光装
置でパターン露光し、ＴＭＡＨの２．３８％水溶液で現
像すると、第１図［有］）に示すようになる。
１２０〜１４０°Ｃのホットプレート上で１０〜２０分
間放置し、Ｓｉ含有樹脂層３中のシリコンをその表面に
形成したフォトレジスト膜４内へ拡散させると、第１図
（Ｃ）に示すように、フォトレジスト膜４の下部にシリ
コン拡散層４ａが形成される。
間放置し、Ｓｉ含有樹脂層３中のシリコンをその表面に
形成したフォトレジスト膜４内へ拡散させると、第１図
（Ｃ）に示すように、フォトレジスト膜４の下部にシリ
コン拡散層４ａが形成される。
最後に高周波励起の平行平板型電極を備えたりアクティ
ブ・イオン・エツチング装置を用いて下記の条件の異方
性プラズマエツチングを行う。
ブ・イオン・エツチング装置を用いて下記の条件の異方
性プラズマエツチングを行う。
反応ガスーーーーーーーーーーーーーーー−−・−−−
−一−−−−−−−−−−−−−−・−一一一一酸素（
０□）反応ガス流量−・・−・−−−−−−−−−−・
−−−−−−−−−−−−−−−−−−−−−１００ｓ
ｅｃｘ反応室内圧・−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−１０ｓ＋Ｔｏｒｒ高
周波を源周波数・−−−−−−−−−−−−−−−−−
−−−−−−−−−−１３，５６ＭＨｚ高周波電源出力
・−−−−−−・−−−ｍ＝・−一−−−−−−・−・
−−一−−−−・−−−−−−４００Ｗこの異方性プラ
ズマエツチングを行うと、フォトレジスト膜４とＳｉ含
有樹脂層３が形成されていない部分の下層樹脂層２が、
リアクティブ・イオン・エツチングにより除去され、第
１図（ｄ）に示すように下層樹脂層２とＳｉ含有樹脂層
３とシリコン拡散層４ａとからなるマスクが形成される
。
−一−−−−−−−−−−−−−−・−一一一一酸素（
０□）反応ガス流量−・・−・−−−−−−−−−−・
−−−−−−−−−−−−−−−−−−−−−１００ｓ
ｅｃｘ反応室内圧・−−−−−−−−−−−−−−−−
−−−−−−−−−−−−−−−−１０ｓ＋Ｔｏｒｒ高
周波を源周波数・−−−−−−−−−−−−−−−−−
−−−−−−−−−−１３，５６ＭＨｚ高周波電源出力
・−−−−−−・−−−ｍ＝・−一−−−−−−・−・
−−一−−−−・−−−−−−４００Ｗこの異方性プラ
ズマエツチングを行うと、フォトレジスト膜４とＳｉ含
有樹脂層３が形成されていない部分の下層樹脂層２が、
リアクティブ・イオン・エツチングにより除去され、第
１図（ｄ）に示すように下層樹脂層２とＳｉ含有樹脂層
３とシリコン拡散層４ａとからなるマスクが形成される
。
以上の説明から明らかなように本発明によれば、下層樹
脂層の表面にＳｉ含有樹脂層を形成し、加熱処理により
その表面に形成したフォトレジスト膜中にこのＳｉ含有
樹脂層内のシリコンを拡散してシリコン拡散層を形成す
るので、フォトレジスト膜の材質や処理方法を考慮せず
に、異方性プラズマエツチングによりフォトレジスト膜
と不要な下層樹脂層とを除去してマスクを形成すること
が可能となる利点があり、著しい経済的及び、信頼性向
上の効果が期待できる半導体装置の製造方法の提供が可
能である。
脂層の表面にＳｉ含有樹脂層を形成し、加熱処理により
その表面に形成したフォトレジスト膜中にこのＳｉ含有
樹脂層内のシリコンを拡散してシリコン拡散層を形成す
るので、フォトレジスト膜の材質や処理方法を考慮せず
に、異方性プラズマエツチングによりフォトレジスト膜
と不要な下層樹脂層とを除去してマスクを形成すること
が可能となる利点があり、著しい経済的及び、信頼性向
上の効果が期待できる半導体装置の製造方法の提供が可
能である。
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 １は半導体基板、 ２は下層樹脂層、 ３はＳｉ含有樹脂層、 ４はフォトレジスト膜、 ４ａはシリコン拡散層、 を示す。 ｆｄ＋ フォトレジス）１１！（４）及び下層樹脂層（２）の異
方性エツチング本発明による一実施例を工程順に示す側
断面図第 ■ 図（その２） 従来の半導体装置の製造方法を工程順に示す側断面図第 図（その１） （Ｃｌ フォトレジス） ｆｆ （＋４）及び下層樹脂層（１２
）の異方性エツチング従来の半導体装置の製造方法を工
程順に示す側断面図第 図（その２）
、 第２図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 １は半導体基板、 ２は下層樹脂層、 ３はＳｉ含有樹脂層、 ４はフォトレジスト膜、 ４ａはシリコン拡散層、 を示す。 ｆｄ＋ フォトレジス）１１！（４）及び下層樹脂層（２）の異
方性エツチング本発明による一実施例を工程順に示す側
断面図第 ■ 図（その２） 従来の半導体装置の製造方法を工程順に示す側断面図第 図（その１） （Ｃｌ フォトレジス） ｆｆ （＋４）及び下層樹脂層（１２
）の異方性エツチング従来の半導体装置の製造方法を工
程順に示す側断面図第 図（その２）
Claims (1)
- 【特許請求の範囲】 半導体装置の製造工程のウェーハプロセスにおけるエッ
チングマスクの形成工程において、半導体基板（１）の
表面に樹脂を塗布した後、該樹脂の硬化処理により下層
樹脂層（２）を形成する工程と、 プラズマエッチングに対する耐性を有するＳｉ含有樹脂
を塗布し、Ｓｉ含有樹脂層（３）を形成する工程と、 フォトレジストを塗布してフォトレジスト膜（４）を形
成した後、パターン露光して前記Ｓｉ含有樹脂層（３）
と共に現像してパターニングする工程と、熱処理により
前記Ｓｉ含有樹脂層（３）に含有されているシリコン原
子を前記フォトレジスト膜（４）内に拡散させ、シリコ
ン拡散層（４ａ）を形成する工程と、 前記フォトレジスト膜（４）及びＳｉ含有樹脂層（３）
の下部を除く前記下層樹脂層（２）を異方性プラズマエ
ッチングにより除去して、該シリコン拡散層（４ａ）と
前記Ｓｉ含有樹脂層（３）及びその下の下層樹脂層（２
）からなる微細パターンを形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17922890A JPH0465124A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17922890A JPH0465124A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0465124A true JPH0465124A (ja) | 1992-03-02 |
Family
ID=16062183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17922890A Pending JPH0465124A (ja) | 1990-07-04 | 1990-07-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0465124A (ja) |
-
1990
- 1990-07-04 JP JP17922890A patent/JPH0465124A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1068442C (zh) | 采用甲硅烷基化作用形成图形的方法 | |
| JPH05241348A (ja) | パタン形成方法 | |
| JPH0471222A (ja) | パターン形成方法 | |
| JPH0465124A (ja) | 半導体装置の製造方法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| US6190837B1 (en) | Method for forming photoresist film pattern | |
| KR960012630B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH01142721A (ja) | ポジ型感光性パターン形成材料およびパターン形成方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP3257126B2 (ja) | パターン形成方法 | |
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| JP4017231B2 (ja) | 化学増幅レジストの感度促進方法およびパターン形成方法 | |
| JP2647011B2 (ja) | レジストパターンの形成方法 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| KR100284026B1 (ko) | 실릴레이션을이용한미세패턴형성방법 | |
| JPH01297648A (ja) | 半導体装置の製造方法 | |
| JPS6266630A (ja) | 半導体装置の製造方法 | |
| JPS60207339A (ja) | パタ−ン形成方法 | |
| JPH03188447A (ja) | レジストパターンの形成方法 | |
| JPS63117422A (ja) | 半導体装置の製造方法 | |
| JPH0225853A (ja) | 半導体装置の製造方法 | |
| JPH01102459A (ja) | パターン形成方法 | |
| JPH01244447A (ja) | パターン形成方法及びこれに用いるレジスト材料 |