JPH0465543B2 - - Google Patents
Info
- Publication number
- JPH0465543B2 JPH0465543B2 JP2004582A JP458290A JPH0465543B2 JP H0465543 B2 JPH0465543 B2 JP H0465543B2 JP 2004582 A JP2004582 A JP 2004582A JP 458290 A JP458290 A JP 458290A JP H0465543 B2 JPH0465543 B2 JP H0465543B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- ceramic
- semiconductor element
- pin
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
[産業上の利用分野]
本発明は、ピン、グリツドアレイパツケージに
関するもので、更に詳しくはピン、グリツドアレ
イパツケージの半導体素子搭載部として、銅−タ
ングステンあるいは銅−モリブデンよりなる非合
金組成体を用いたものである。 [従来の技術] 従来、半導体用セラミツクパツケージはグリー
ンセラミツクシートに必要金属層をスクリーンプ
リント法により印刷しこれを積層し焼結一体化し
て、このセラミツク体の金属層に必要な金属部材
をろう付けにより取りつける方法か、又はプレス
法によつてセラミツク枠体を成形し、これにメタ
ライズを施して、このメタライズ部を介して金属
部材とろう付法により接着しパツケージとしてき
た。 しかし、積層パツケージの中でも、半導体素子
を接着する部分、いわゆる半導体素子搭載部がセ
ラミツク上のメタライズ部によつて構成されてい
るパツケージでは、セラミツクを焼結一体化する
際に起るシート自身の歪或いは積層時の外的な力
によつて生ずる歪により半導体素子搭載部のセラ
ミツクに反りや、うねりを生ずることがあるとい
う欠点があり、半導体素子の接着強度が弱いとか
又半導体素子が水平に搭載されない等の欠点が生
じ、半導体素子搭載部の平坦なパツケージを製作
するためにすでに特願昭56−214341号として提案
された発明等がなされてきた。 最近、技術の発展に伴つて大型の素子を搭載す
るパツケージが要求されるようになり、したがつ
てパツケージ自体も大型化され、セラミツクの歪
を僅少にとどめたり、接合する半導体素子搭載部
材との膨脹差を解消せしめたりすることがますま
す困難さを増してきた。 第2図は従来法によつて製作された超LSIを搭
載するためのパツケージであつて、ピン・グリツ
ド・アレイ(Pin Grid Array)と呼ばれるパツ
ケージの要部断面図である。ピン・グリツド・ア
レイは外径寸法は約25mm角あるいはそれ以上の大
型パツケージであつて、セラミツク1上面に植設
されたリードとなるべきピン4の数は70本以上か
ら数百本にも及ぶものであり中に封入される半導
体素子も大型のものである。 第2図に示した従来法では無酸素銅板2をセラ
ミツクに接着し得ないため中間にコバール3を介
在せしめる提案がなされたがコバールと無酸素銅
との大きな膨脹係数差のために不具合が多かつ
た。又無酸素銅とセラミツクを直接接着した場合
もセラミツクにクラツクが入り製作不可能であつ
た。 又第2図のようなピン・クリツド・アレイでは
無酸素銅板2上の半導体素子接着部5にもコバー
ル又はモリブデン或いはタングステン等の薄板を
接着し半導体素子のシリコンと無酸素銅との熱膨
脹差の対策を施す必要があつた。 一方、シリコン素子と銅を主体とする端子板が
接続される構造の半導体装置において、両者の中
間に、銅中にタングステン又はモリブデンを分散
せしめて焼結してなる電極を介在せしめた装置も
知られている(特開昭50−62776号公報参照)。 [発明が解決しようとする課題] 本発明は前記諸欠点、諸問題を一挙に解決する
だけでなく、大型化を可能にしたピン、グリツド
アレイパツケージを提供することを目的とする。
又、用いる材質については、特開昭50−62776号
公報記載の技術では、銅とタングステン又はモリ
ブデンとの混合物が焼結体であるため、熱膨脹係
数、熱伝導率ともW(又はMo)/Cuの複合則が
あてはまらず、実質的には空孔が存在するもの
で、メツキ性、気密性や熱伝導等の基板に要求さ
れる特性の点で問題がある。本発明では、W(又
はMo)/Cuの複合材料におけるこの点の問題も
解決するものである。 [課題を解決するための手段] 本発明は、半導体素子搭載用部材兼放熱板がタ
ングステン又はモリブデン多孔体芯材の空〓に溶
浸法により銅を溶融充填した、重量%で99〜70%
がタングステン又はモリブデンからなり、残部が
銅の組成を有し、その熱膨脹係数が搭載する半導
体素子並びにセラミツク枠体の熱膨脹係数に相当
し、かつ高い熱伝導性を具備した非合金組成体に
ニツケルメツキを施して構成され、かかる半導体
搭載用部材兼放熱板の上部に予めメタライズされ
たセラミツク枠体が直接ろう付接合されており、
さらに当該セラミツク枠体上部に導出用リードピ
ンがろう付接合により植設されて一体構造として
なることを特徴とするピン、グリツドアレイパツ
ケージである。 本発明で使用する非合金組成体は、上記のとお
りタングステン又はモリブデン多孔体を芯材とし
て、それに銅材を溶融して充填せしめた複合材料
である。これは溶浸法と呼ばれる方法であつて、
この方法によると、毛細管現象によりタングステ
ン又はモリブデンの多孔体の空〓率は溶融した銅
によりほぼ完全に充填されるので、非合金組成体
の密度は実質100%になる。 前記材料の持つ特性のうち熱膨脹係数及び熱伝
導率を第1表で銅−タングステン組成体につい
て、第2表で銅−モリブデン組成体について示し
た。
関するもので、更に詳しくはピン、グリツドアレ
イパツケージの半導体素子搭載部として、銅−タ
ングステンあるいは銅−モリブデンよりなる非合
金組成体を用いたものである。 [従来の技術] 従来、半導体用セラミツクパツケージはグリー
ンセラミツクシートに必要金属層をスクリーンプ
リント法により印刷しこれを積層し焼結一体化し
て、このセラミツク体の金属層に必要な金属部材
をろう付けにより取りつける方法か、又はプレス
法によつてセラミツク枠体を成形し、これにメタ
ライズを施して、このメタライズ部を介して金属
部材とろう付法により接着しパツケージとしてき
た。 しかし、積層パツケージの中でも、半導体素子
を接着する部分、いわゆる半導体素子搭載部がセ
ラミツク上のメタライズ部によつて構成されてい
るパツケージでは、セラミツクを焼結一体化する
際に起るシート自身の歪或いは積層時の外的な力
によつて生ずる歪により半導体素子搭載部のセラ
ミツクに反りや、うねりを生ずることがあるとい
う欠点があり、半導体素子の接着強度が弱いとか
又半導体素子が水平に搭載されない等の欠点が生
じ、半導体素子搭載部の平坦なパツケージを製作
するためにすでに特願昭56−214341号として提案
された発明等がなされてきた。 最近、技術の発展に伴つて大型の素子を搭載す
るパツケージが要求されるようになり、したがつ
てパツケージ自体も大型化され、セラミツクの歪
を僅少にとどめたり、接合する半導体素子搭載部
材との膨脹差を解消せしめたりすることがますま
す困難さを増してきた。 第2図は従来法によつて製作された超LSIを搭
載するためのパツケージであつて、ピン・グリツ
ド・アレイ(Pin Grid Array)と呼ばれるパツ
ケージの要部断面図である。ピン・グリツド・ア
レイは外径寸法は約25mm角あるいはそれ以上の大
型パツケージであつて、セラミツク1上面に植設
されたリードとなるべきピン4の数は70本以上か
ら数百本にも及ぶものであり中に封入される半導
体素子も大型のものである。 第2図に示した従来法では無酸素銅板2をセラ
ミツクに接着し得ないため中間にコバール3を介
在せしめる提案がなされたがコバールと無酸素銅
との大きな膨脹係数差のために不具合が多かつ
た。又無酸素銅とセラミツクを直接接着した場合
もセラミツクにクラツクが入り製作不可能であつ
た。 又第2図のようなピン・クリツド・アレイでは
無酸素銅板2上の半導体素子接着部5にもコバー
ル又はモリブデン或いはタングステン等の薄板を
接着し半導体素子のシリコンと無酸素銅との熱膨
脹差の対策を施す必要があつた。 一方、シリコン素子と銅を主体とする端子板が
接続される構造の半導体装置において、両者の中
間に、銅中にタングステン又はモリブデンを分散
せしめて焼結してなる電極を介在せしめた装置も
知られている(特開昭50−62776号公報参照)。 [発明が解決しようとする課題] 本発明は前記諸欠点、諸問題を一挙に解決する
だけでなく、大型化を可能にしたピン、グリツド
アレイパツケージを提供することを目的とする。
又、用いる材質については、特開昭50−62776号
公報記載の技術では、銅とタングステン又はモリ
ブデンとの混合物が焼結体であるため、熱膨脹係
数、熱伝導率ともW(又はMo)/Cuの複合則が
あてはまらず、実質的には空孔が存在するもの
で、メツキ性、気密性や熱伝導等の基板に要求さ
れる特性の点で問題がある。本発明では、W(又
はMo)/Cuの複合材料におけるこの点の問題も
解決するものである。 [課題を解決するための手段] 本発明は、半導体素子搭載用部材兼放熱板がタ
ングステン又はモリブデン多孔体芯材の空〓に溶
浸法により銅を溶融充填した、重量%で99〜70%
がタングステン又はモリブデンからなり、残部が
銅の組成を有し、その熱膨脹係数が搭載する半導
体素子並びにセラミツク枠体の熱膨脹係数に相当
し、かつ高い熱伝導性を具備した非合金組成体に
ニツケルメツキを施して構成され、かかる半導体
搭載用部材兼放熱板の上部に予めメタライズされ
たセラミツク枠体が直接ろう付接合されており、
さらに当該セラミツク枠体上部に導出用リードピ
ンがろう付接合により植設されて一体構造として
なることを特徴とするピン、グリツドアレイパツ
ケージである。 本発明で使用する非合金組成体は、上記のとお
りタングステン又はモリブデン多孔体を芯材とし
て、それに銅材を溶融して充填せしめた複合材料
である。これは溶浸法と呼ばれる方法であつて、
この方法によると、毛細管現象によりタングステ
ン又はモリブデンの多孔体の空〓率は溶融した銅
によりほぼ完全に充填されるので、非合金組成体
の密度は実質100%になる。 前記材料の持つ特性のうち熱膨脹係数及び熱伝
導率を第1表で銅−タングステン組成体につい
て、第2表で銅−モリブデン組成体について示し
た。
【表】
【表】
第1表及び第2表から明らかなように、銅−タ
ングステン、銅−モリブデン組成体は、銅の含有
量の比較的少い領域においてはセラミツクを持つ
熱膨脹係数50〜75×10-7に適合する熱膨脹係数を
有し、しかもその値はW(又はMo)/Cuの複合
則に基づく理論値とほぼ一致するため、銅含有率
を変えることによつて任意に必要とする熱膨脹係
数を有する複合金属材料を得ることができる。し
たがつて現在使用されている金属よりも熱膨脹係
数がセラミツクのそれに適合する金属材料を得る
ことができる。 [実施例] 第1図は本願発明によつて製作されたピン、グ
リツド・アレイの要部断面図である。第1図中セ
ラミツク枠体である部分11は常法のセラミツク
シート積層法により、必要なメタライズパターン
を施されたセラミツクシートを3〜4層(第1図
は3層のものに示している)積層し、焼結一体化
する。他方浸漬法により作成した銅15%、タング
ステン85%の組成体を所定の板状形に成形したも
のを用意し、これにニツケルメツキ1〜3μを施
す。次にセラミツク枠体11の接着すべき面に前
記金属組成体をろう付法により接着し半導体素子
搭載部12とする。このろう付の際に上方に植設
されるピン13も同時にろう付される。その後ニ
ツケルメツキ及び金メツキを施して完成体とし
た。 [発明の効果] 以上説明したごとく、本発明はセラミツク材料
に金属材料を半導体素子搭載部材として取りつけ
たピン、グリツドアレイパツケージであつて、用
いる金属材料の持つ熱膨脹係数が混合する金属の
複合則の理論値に近似し、しかもセラミツク例え
ばムライトなどにも適合しているため、この金属
材料をセラミツク部と容易に置き換えることがで
き反りや歪のない平坦な半導体搭載部を持つパツ
ケージをつくり出せるし、したがつて大型化も容
易である。更には熱伝導率が大きいため放熱部材
として用いることもでき大容量化された半導体素
子にも高い熱放散を必要とするパツケージにも最
適であり、又本金属材料にメツキ層を形成するこ
とにより直接半導体素子を接着できるためパツケ
ージの部品点数を減らしたり形状をシンプルにし
たりすることができ今後のピン、グリツドアレイ
パツケージとして必須のものとなるものである。
ングステン、銅−モリブデン組成体は、銅の含有
量の比較的少い領域においてはセラミツクを持つ
熱膨脹係数50〜75×10-7に適合する熱膨脹係数を
有し、しかもその値はW(又はMo)/Cuの複合
則に基づく理論値とほぼ一致するため、銅含有率
を変えることによつて任意に必要とする熱膨脹係
数を有する複合金属材料を得ることができる。し
たがつて現在使用されている金属よりも熱膨脹係
数がセラミツクのそれに適合する金属材料を得る
ことができる。 [実施例] 第1図は本願発明によつて製作されたピン、グ
リツド・アレイの要部断面図である。第1図中セ
ラミツク枠体である部分11は常法のセラミツク
シート積層法により、必要なメタライズパターン
を施されたセラミツクシートを3〜4層(第1図
は3層のものに示している)積層し、焼結一体化
する。他方浸漬法により作成した銅15%、タング
ステン85%の組成体を所定の板状形に成形したも
のを用意し、これにニツケルメツキ1〜3μを施
す。次にセラミツク枠体11の接着すべき面に前
記金属組成体をろう付法により接着し半導体素子
搭載部12とする。このろう付の際に上方に植設
されるピン13も同時にろう付される。その後ニ
ツケルメツキ及び金メツキを施して完成体とし
た。 [発明の効果] 以上説明したごとく、本発明はセラミツク材料
に金属材料を半導体素子搭載部材として取りつけ
たピン、グリツドアレイパツケージであつて、用
いる金属材料の持つ熱膨脹係数が混合する金属の
複合則の理論値に近似し、しかもセラミツク例え
ばムライトなどにも適合しているため、この金属
材料をセラミツク部と容易に置き換えることがで
き反りや歪のない平坦な半導体搭載部を持つパツ
ケージをつくり出せるし、したがつて大型化も容
易である。更には熱伝導率が大きいため放熱部材
として用いることもでき大容量化された半導体素
子にも高い熱放散を必要とするパツケージにも最
適であり、又本金属材料にメツキ層を形成するこ
とにより直接半導体素子を接着できるためパツケ
ージの部品点数を減らしたり形状をシンプルにし
たりすることができ今後のピン、グリツドアレイ
パツケージとして必須のものとなるものである。
第1図は本発明の実施例のピン、グリツドアレ
イパツケージの要部断面図、第2図は従来技術に
よるピン、グリツドパツケージの要部断面図であ
る。 1…セラミツク、2…無酸素銅板、3…コバー
ル、4…ピン、5…半導体素子接着部、11…セ
ラミツク枠体、12…半導体素子搭載部、13…
ピン。
イパツケージの要部断面図、第2図は従来技術に
よるピン、グリツドパツケージの要部断面図であ
る。 1…セラミツク、2…無酸素銅板、3…コバー
ル、4…ピン、5…半導体素子接着部、11…セ
ラミツク枠体、12…半導体素子搭載部、13…
ピン。
Claims (1)
- 1 半導体素子搭載用部材兼放熱板がタングステ
ン又はモリブデン多孔体芯材の空〓に溶浸法によ
り銅を溶融充填した、重量%で99〜70%がタング
ステン又はモリブデンからなり、残部が銅の組成
を有し、その熱膨脹係数が搭載する半導体素子並
びにセラミツク枠体の熱膨脹係数に相当し、かつ
高い熱伝導性を具備した非合金組成体にニツケル
メツキを施して構成され、かかる半導体搭載用部
材兼放熱板の上部に予めメタライズされたセラミ
ツク枠体が直接ろう付接合されており、さらに当
該セラミツク枠体上部に導出用リードピンがろう
付接合により植設されて一体構造としてなること
を特徴とするピン、グリツドアレイパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP458290A JPH0340454A (ja) | 1990-01-16 | 1990-01-16 | ピン、グリッドアレイパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP458290A JPH0340454A (ja) | 1990-01-16 | 1990-01-16 | ピン、グリッドアレイパッケージ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157684A Division JPS5946050A (ja) | 1982-09-09 | 1982-09-09 | 半導体用セラミツクパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0340454A JPH0340454A (ja) | 1991-02-21 |
| JPH0465543B2 true JPH0465543B2 (ja) | 1992-10-20 |
Family
ID=11588034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP458290A Granted JPH0340454A (ja) | 1990-01-16 | 1990-01-16 | ピン、グリッドアレイパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340454A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062776A (ja) * | 1973-10-05 | 1975-05-28 |
-
1990
- 1990-01-16 JP JP458290A patent/JPH0340454A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0340454A (ja) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6327860B2 (ja) | ||
| US5111277A (en) | Surface mount device with high thermal conductivity | |
| US5188985A (en) | Surface mount device with high thermal conductivity | |
| JP6907546B2 (ja) | パワーモジュール | |
| US11315868B2 (en) | Electronic-component-mounted module design to reduce linear expansion coefficient mismatches | |
| JPH06296084A (ja) | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 | |
| JPH0769750A (ja) | セラミック接合構造体 | |
| JP3793562B2 (ja) | セラミック回路基板 | |
| KR102671539B1 (ko) | 전자 부품 모듈, 및 질화규소 회로 기판 | |
| JPH0465544B2 (ja) | ||
| JPH0465543B2 (ja) | ||
| JP2012064616A (ja) | 高放熱型電子部品収納用パッケージ | |
| JPH0348448A (ja) | Ccdパッケージ | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JP3695706B2 (ja) | 半導体パッケージ | |
| JPH0340455A (ja) | セラミックチップキャリヤー | |
| WO2020004566A1 (ja) | 基体および半導体装置 | |
| JPH0997865A (ja) | 放熱部品 | |
| JPH05211248A (ja) | 半導体搭載用複合放熱基板及びその製造方法 | |
| JPH04348062A (ja) | 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ | |
| JP2788672B2 (ja) | 半導体装置 | |
| JPH06196585A (ja) | 回路基板 | |
| TWI745572B (zh) | 電子零件安裝模組 | |
| JP2525232B2 (ja) | セラミックパッケ―ジおよびその製造方法 | |
| JP2008198809A (ja) | 電子部品収納用パッケージの製造方法 |