JPH0466125B2 - - Google Patents
Info
- Publication number
- JPH0466125B2 JPH0466125B2 JP59086813A JP8681384A JPH0466125B2 JP H0466125 B2 JPH0466125 B2 JP H0466125B2 JP 59086813 A JP59086813 A JP 59086813A JP 8681384 A JP8681384 A JP 8681384A JP H0466125 B2 JPH0466125 B2 JP H0466125B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、低電源電圧での動作を可能にする
ためのカレントミラー回路の構成に関するもので
ある。
ためのカレントミラー回路の構成に関するもので
ある。
従来この種のカレントミラー回路として第１図
に示すものがあつた。図において、トランジスタ
Ｑ１，QL１，QL２，……，QLnは各々のベー
ス、エミツタをそれぞれ共通接続し、該トランジ
スタQL１，QL２，……，QLnの各々のコレクタ
にそれぞれ負荷を接続して構成されるカレントミ
ラー回路を示し、トランジスタＱ２により負帰還
ループを構成し、Ｉ０は基準電流を発生する定電
流源を表わしている。
に示すものがあつた。図において、トランジスタ
Ｑ１，QL１，QL２，……，QLnは各々のベー
ス、エミツタをそれぞれ共通接続し、該トランジ
スタQL１，QL２，……，QLnの各々のコレクタ
にそれぞれ負荷を接続して構成されるカレントミ
ラー回路を示し、トランジスタＱ２により負帰還
ループを構成し、Ｉ０は基準電流を発生する定電
流源を表わしている。
次に動作について説明する。基準電流Ｉ０はト
ランジスタＱ１のコレクタ電流とトランジスタＱ
２のベース電流として流れるため、電源端子Vcc
からの電流はトランジスタＱ１のエミツタからベ
ース、そしてトランジスタＱ２のエミツタからベ
ース、そして定電流源Ｉ０を介して接地端子
GNDに流れる。するとトランジスタＱ１とＱ２
は動作を開始して各々のコレクタにベース電流の
hFE（直流電流増幅率）倍の電流が流れる。する
とトランジスタＱ１のコレクタ電流は、トランジ
スタＱ２を介して負帰還がかかるため、トランジ
スタＱ２のhFEを無限大に仮定すると定電流源Ｉ
０の電流Ｉ０となつた時、安定状態になる。従つ
てトランジスタＱ１のベース・エミツタ間電圧は
一定となり、この電圧がトランジスタQL１，QL
２，……，QLnの各ベース・エミツタに供給さ
れ、従つて負荷RL１，RL２，……，RLnにはＩ
０となる一定電流が供給されることとなる。
ランジスタＱ１のコレクタ電流とトランジスタＱ
２のベース電流として流れるため、電源端子Vcc
からの電流はトランジスタＱ１のエミツタからベ
ース、そしてトランジスタＱ２のエミツタからベ
ース、そして定電流源Ｉ０を介して接地端子
GNDに流れる。するとトランジスタＱ１とＱ２
は動作を開始して各々のコレクタにベース電流の
hFE（直流電流増幅率）倍の電流が流れる。する
とトランジスタＱ１のコレクタ電流は、トランジ
スタＱ２を介して負帰還がかかるため、トランジ
スタＱ２のhFEを無限大に仮定すると定電流源Ｉ
０の電流Ｉ０となつた時、安定状態になる。従つ
てトランジスタＱ１のベース・エミツタ間電圧は
一定となり、この電圧がトランジスタQL１，QL
２，……，QLnの各ベース・エミツタに供給さ
れ、従つて負荷RL１，RL２，……，RLnにはＩ
０となる一定電流が供給されることとなる。
従来のカレントミラー回路は以上のように構成
されているので、電源電圧としてはトランジスタ
Ｑ１とＱ２のベース・エミツタ間電圧以上の電
圧、つまり2VBE以上必要で、またこれを小さく
するためにトランジスタＱ２のエミツタとベース
間を短絡させた回路構成をとれば、出力用トラン
ジスタのベース電流が無視できなくなり、精度が
得られないなどの欠点があつた。
されているので、電源電圧としてはトランジスタ
Ｑ１とＱ２のベース・エミツタ間電圧以上の電
圧、つまり2VBE以上必要で、またこれを小さく
するためにトランジスタＱ２のエミツタとベース
間を短絡させた回路構成をとれば、出力用トラン
ジスタのベース電流が無視できなくなり、精度が
得られないなどの欠点があつた。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、カレントミラーの
基準電流を供給するための第１トランジスタのベ
ース、コレクタ間に、負帰還ループを構成するた
めの第２、第３のトランジスタを有する増幅回路
を接続し、そのエミツタが接地端子に接続された
上記第３トランジスタのベースに抵抗又は定電流
源を介してバイアス電流を供給するようにするこ
とにより、電源電圧としてはトランジスタ１個分
のベース、エミツタ間電圧でも動作できるカレン
トミラー回路を提供することを目的としている。
去するためになされたもので、カレントミラーの
基準電流を供給するための第１トランジスタのベ
ース、コレクタ間に、負帰還ループを構成するた
めの第２、第３のトランジスタを有する増幅回路
を接続し、そのエミツタが接地端子に接続された
上記第３トランジスタのベースに抵抗又は定電流
源を介してバイアス電流を供給するようにするこ
とにより、電源電圧としてはトランジスタ１個分
のベース、エミツタ間電圧でも動作できるカレン
トミラー回路を提供することを目的としている。
以下、この発明の実施例を図について説明す
る。第２図は本発明の第１の実施例を示し、図に
おいて、Ｑ１は第１のPNPトランジスタ、QL
１，QL２，……，QLnはPNP出力トランジスタ
であり、トランジスタＱ１，QL１，……，QLn
のベース、エミツタはそれぞれ共通接続されてい
る。RL１，RL２，……，RLnは上記トランジス
タQL１〜QLnの各々のコレクタに接続された負
荷である。Ｑ２，Ｑ３及びRBは上記トランジス
タＱ１のベース、コレクタ間に挿入された増幅回
路を構成するNPNトランジスタ及びバイアス電
流供給用抵抗であり、トランジスタＱ２のベース
は上記トランジスタＱ１のコレクタに、エミツタ
は接地端子GNDに、コレクタは抵抗RBを介して
電源端子Vccに接続され、トランジスタＱ３のベ
ースはトランジスタＱ２のコレクタに、エミツタ
が接地端子GNDに、コレクタがトランジスタＱ
１のベースに接続されている。そしてこの増幅回
路はトランジスタＱ１とともに、負帰還ループを
構成している。またＩ０はトランジスタＱ１のコ
レクタに接続され、基準電流を発生する定電流源
である。
る。第２図は本発明の第１の実施例を示し、図に
おいて、Ｑ１は第１のPNPトランジスタ、QL
１，QL２，……，QLnはPNP出力トランジスタ
であり、トランジスタＱ１，QL１，……，QLn
のベース、エミツタはそれぞれ共通接続されてい
る。RL１，RL２，……，RLnは上記トランジス
タQL１〜QLnの各々のコレクタに接続された負
荷である。Ｑ２，Ｑ３及びRBは上記トランジス
タＱ１のベース、コレクタ間に挿入された増幅回
路を構成するNPNトランジスタ及びバイアス電
流供給用抵抗であり、トランジスタＱ２のベース
は上記トランジスタＱ１のコレクタに、エミツタ
は接地端子GNDに、コレクタは抵抗RBを介して
電源端子Vccに接続され、トランジスタＱ３のベ
ースはトランジスタＱ２のコレクタに、エミツタ
が接地端子GNDに、コレクタがトランジスタＱ
１のベースに接続されている。そしてこの増幅回
路はトランジスタＱ１とともに、負帰還ループを
構成している。またＩ０はトランジスタＱ１のコ
レクタに接続され、基準電流を発生する定電流源
である。
次に動作について説明する。電源端子Vccから
の電流は抵抗RBを介してトランジスタＱ３のベ
ースに供給されエミツタに流れるので、該トラン
ジスタＱ２は動作し、コレクタ電流が流れる。す
るとトランジスタＱ１，QL１，QL２，……，
QLnの各々のベース電流が流れるので、それぞれ
動作して各々のコレクタに電流が流れる。そして
トランジスタＱ１のコレクタ電流が定電流源Ｉ０
の電流Ｉ０より大きくなると、トランジスタＱ２
のベースに電流が供給され、該トランジスタＱ２
は動作を開始する。するとトランジスタＱ３のベ
ース電位を下げるため、トランジスタＱ１，Ｑ
２，Ｑ３により負帰還ループが形成され、トラン
ジスタＱ２の直流電流増幅率hFEを無限大と仮定
すると、トランジスタＱ１のコレクタ電流がＩ０
となつた時、上記負帰還ループが安定状態となり
負荷RL１，RL２，……，RLnにＩ０なる定電流
が供給される。
の電流は抵抗RBを介してトランジスタＱ３のベ
ースに供給されエミツタに流れるので、該トラン
ジスタＱ２は動作し、コレクタ電流が流れる。す
るとトランジスタＱ１，QL１，QL２，……，
QLnの各々のベース電流が流れるので、それぞれ
動作して各々のコレクタに電流が流れる。そして
トランジスタＱ１のコレクタ電流が定電流源Ｉ０
の電流Ｉ０より大きくなると、トランジスタＱ２
のベースに電流が供給され、該トランジスタＱ２
は動作を開始する。するとトランジスタＱ３のベ
ース電位を下げるため、トランジスタＱ１，Ｑ
２，Ｑ３により負帰還ループが形成され、トラン
ジスタＱ２の直流電流増幅率hFEを無限大と仮定
すると、トランジスタＱ１のコレクタ電流がＩ０
となつた時、上記負帰還ループが安定状態となり
負荷RL１，RL２，……，RLnにＩ０なる定電流
が供給される。
このような本実施例によれば、トランジスタＱ
２とＱ３により負帰還ループを構成し、そのエミ
ツタが接地端子GNDに接続されたトランジスタ
Ｑ３のベースに抵抗RBを介してバイアス電流を
供給するようにしたので、電源電圧が0.8V
（1VBE）程度に下がつても動作可能であり、ま
た、精度の高い出力電流が得られる。
２とＱ３により負帰還ループを構成し、そのエミ
ツタが接地端子GNDに接続されたトランジスタ
Ｑ３のベースに抵抗RBを介してバイアス電流を
供給するようにしたので、電源電圧が0.8V
（1VBE）程度に下がつても動作可能であり、ま
た、精度の高い出力電流が得られる。
第３図は本発明の第２の実施例を示し、これは
第２図に示すバイアス電流供給用の抵抗RBの代
わりに定電流源IBを設けたものであり、このよ
うな実施例によつても上記実施例と同様の効果が
得られる。なお、Ｑ４，Ｑ５は基準電流供給用カ
レントミラーを構成するトランジスタである。
第２図に示すバイアス電流供給用の抵抗RBの代
わりに定電流源IBを設けたものであり、このよ
うな実施例によつても上記実施例と同様の効果が
得られる。なお、Ｑ４，Ｑ５は基準電流供給用カ
レントミラーを構成するトランジスタである。
第４図は本発明の第３の実施例を示し、これは
上記第３図の実施例におけるトランジスタＱ１の
ベース、エミツタ間にダイオードとして機能する
トランジスタＱ６を挿入し、トランジスタＱ２，
Ｑ３のそれぞれのベース、コレクタ間に位相補償
用コンデンサＣ１，Ｃ２を接続し、さらに各トラ
ンジスタのエミツタにカレントミラーの精度向上
用の抵抗Ｒ１，Ｒ６，RE１〜REn，Ｒ４，Ｒ５
及び負帰還ループの利得調整用の抵抗Ｒ２，Ｒ３
を挿入したものである。
上記第３図の実施例におけるトランジスタＱ１の
ベース、エミツタ間にダイオードとして機能する
トランジスタＱ６を挿入し、トランジスタＱ２，
Ｑ３のそれぞれのベース、コレクタ間に位相補償
用コンデンサＣ１，Ｃ２を接続し、さらに各トラ
ンジスタのエミツタにカレントミラーの精度向上
用の抵抗Ｒ１，Ｒ６，RE１〜REn，Ｒ４，Ｒ５
及び負帰還ループの利得調整用の抵抗Ｒ２，Ｒ３
を挿入したものである。
このような実施例では、上記実施例と同様の効
果に加え、さらにより精度を高めることができ、
また回路の安定化を図ることができる。
果に加え、さらにより精度を高めることができ、
また回路の安定化を図ることができる。
以上のように、この発明によれば、カレントミ
ラーの基準電流を供給する第１トランジスタのベ
ース、コレクタ間に、第２、第３トランジスタを
有する増幅回路を接続して負帰還ループを構成
し、そのエミツタが接地端子に接続された上記増
幅回路の第３トランジスタのベースに、抵抗又は
定電流源を介してバイアス電流を供給するように
したので、低い電源電圧で動作可能であり、しか
も精度の高い出力電流が得られる効果がある。
ラーの基準電流を供給する第１トランジスタのベ
ース、コレクタ間に、第２、第３トランジスタを
有する増幅回路を接続して負帰還ループを構成
し、そのエミツタが接地端子に接続された上記増
幅回路の第３トランジスタのベースに、抵抗又は
定電流源を介してバイアス電流を供給するように
したので、低い電源電圧で動作可能であり、しか
も精度の高い出力電流が得られる効果がある。
第１図は従来のカレントミラー回路の回路図、
第２図はこの発明の第１の実施例による基本的な
カレントミラー回路の回路図、第３図はこの発明
の第２の実施例によるカレントミラー回路の回路
図、第４図はこの発明の第３の実施例によるカレ
ントミラー回路の回路図である。 Ｑ１，Ｑ２，Ｑ３…第１、第２、第３トランジ
スタ、QL１〜QLn…第１〜第Ｎ出力トランジス
タ、Ｉ０…定電流源、Vcc…電源端子、GND…
接地端子、RB…バイアス電流供給用抵抗、IB…
バイアス電流供給用定電流源、RL１〜RLn…負
荷、Ｑ４，Ｑ５…基準電流供給用カレントミラー
を構成するトランジスタ、Ｑ６…ダイオードとし
て機能するトランジスタ、Ｒ１，Ｒ６，RE１〜
REn，Ｒ４，Ｒ５…カレントミラーの精度向上用
抵抗、Ｒ２，Ｒ３…負帰還ループの利得調整用抵
抗、Ｃ１，Ｃ２…位相補償用コンデンサ。なお図
中同一符号は同一又は相当部分を示す。
第２図はこの発明の第１の実施例による基本的な
カレントミラー回路の回路図、第３図はこの発明
の第２の実施例によるカレントミラー回路の回路
図、第４図はこの発明の第３の実施例によるカレ
ントミラー回路の回路図である。 Ｑ１，Ｑ２，Ｑ３…第１、第２、第３トランジ
スタ、QL１〜QLn…第１〜第Ｎ出力トランジス
タ、Ｉ０…定電流源、Vcc…電源端子、GND…
接地端子、RB…バイアス電流供給用抵抗、IB…
バイアス電流供給用定電流源、RL１〜RLn…負
荷、Ｑ４，Ｑ５…基準電流供給用カレントミラー
を構成するトランジスタ、Ｑ６…ダイオードとし
て機能するトランジスタ、Ｒ１，Ｒ６，RE１〜
REn，Ｒ４，Ｒ５…カレントミラーの精度向上用
抵抗、Ｒ２，Ｒ３…負帰還ループの利得調整用抵
抗、Ｃ１，Ｃ２…位相補償用コンデンサ。なお図
中同一符号は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 第１トランジスタと、これと同一導電型の第
１〜第Ｎ（Ｎ≧１）出力トランジスタの各々のベ
ース、エミツタをそれぞれ共通接続し、上記第１
〜第Ｎ出力トランジスタの各々のコレクタにそれ
ぞれ負荷を接続してなるカレントミラー回路にお
いて、 上記第１トランジスタのコレクタに接続された
定電流源回路と、 そのベースが上記第１トランジスタのコレクタ
に、コレクタがバイアス電流供給用抵抗又はバイ
アス電流供給用定電流源を介して電源端子に接続
された上記第１トランジスタと逆導電型の第２ト
ランジスタと、 そのベースが上記第２トランジスタのコレクタ
に、コレクタが上記第１トランジスタのベース
に、エミツタが接地端子に接続され上記第１、第
２トランジスタとともに負帰還ループを構成する
上記第２トランジスタと同一導電型の第３トラン
ジスタとを備えたことを特徴とするカレントミラ
ー回路。 ２ 上記第１トランジスタのベース、エミツタの
間にダイオードを挿入し、 上記第２又は第３トランジスタのベース、コレ
クタ間にコンデンサを接続し、 本回路を構成する各トランジスタのエミツタに
抵抗を挿入したことを特徴とする特許請求の範囲
第１項記載のカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086813A JPS60229512A (ja) | 1984-04-27 | 1984-04-27 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59086813A JPS60229512A (ja) | 1984-04-27 | 1984-04-27 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60229512A JPS60229512A (ja) | 1985-11-14 |
| JPH0466125B2 true JPH0466125B2 (ja) | 1992-10-22 |
Family
ID=13897247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59086813A Granted JPS60229512A (ja) | 1984-04-27 | 1984-04-27 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60229512A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5284716A (en) * | 1989-01-19 | 1994-02-08 | Konica Corporation | Magnetic recording medium |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50152274A (ja) * | 1974-05-31 | 1975-12-08 | ||
| JPS5910179B2 (ja) * | 1976-09-30 | 1984-03-07 | 大四郎 藤島 | カルシウム分に富む食品組成物 |
| JPS54125950A (en) * | 1978-03-24 | 1979-09-29 | Victor Co Of Japan Ltd | Current mirror circuit |
-
1984
- 1984-04-27 JP JP59086813A patent/JPS60229512A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60229512A (ja) | 1985-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| JPH0563111U (ja) | 低電圧電流ミラー回路 | |
| US4857864A (en) | Current mirror circuit | |
| US4103248A (en) | Voltage follower circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0232585B2 (ja) | ||
| US3876955A (en) | Biasing circuit for differential amplifier | |
| US4843304A (en) | High capacity current mirror circuit | |
| JPS6357808B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPS60229512A (ja) | カレントミラ−回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2702271B2 (ja) | 電源回路 | |
| KR930004705Y1 (ko) | 에미터 디제너레이션 회로 | |
| JPS6325769Y2 (ja) | ||
| JPH0252883B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH029379Y2 (ja) | ||
| JPS6143295Y2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPS6324653Y2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |