JPH0466645U - - Google Patents
Info
- Publication number
- JPH0466645U JPH0466645U JP10389190U JP10389190U JPH0466645U JP H0466645 U JPH0466645 U JP H0466645U JP 10389190 U JP10389190 U JP 10389190U JP 10389190 U JP10389190 U JP 10389190U JP H0466645 U JPH0466645 U JP H0466645U
- Authority
- JP
- Japan
- Prior art keywords
- parity
- error
- data
- bits
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
第１図は本考案による２つのパリテイビツトを
用いた誤り検出回路の実施例を示す回路ブロツク
図、第２図は従来のパリテイチエツク方式を実現
する回路図である。 １，１０……制御部（ＣＰＵ）、２，３，１１
……パリテイジエネレータ、４，５，１４……比
較回路、６，１２……８ビツト幅メモリ、７……
偶数パリテイビツト用メモリ、８……奇数パリテ
イビツト用メモリ、９……メモリエラー判定回路
。
用いた誤り検出回路の実施例を示す回路ブロツク
図、第２図は従来のパリテイチエツク方式を実現
する回路図である。 １，１０……制御部（ＣＰＵ）、２，３，１１
……パリテイジエネレータ、４，５，１４……比
較回路、６，１２……８ビツト幅メモリ、７……
偶数パリテイビツト用メモリ、８……奇数パリテ
イビツト用メモリ、９……メモリエラー判定回路
。
Claims (1)
- 複数のビツトより構成されるデータをメモリに
記憶する場合、２つのパリテイビツトを付加し、
前記データと第１のパリテイビツトでは偶数パリ
テイに、前記データと第２のパリテイでは奇数パ
リテイになるように処理し、前記メモリより続出
す場合、前記偶数および奇数パリテイチエツクを
行い、前記偶数または奇数パリテイチエツクの一
方にのみ誤りを検出したときは、パリ自体の誤り
と判定して動作を継続させ、前記両方に誤りを検
出したときは、データに誤りがあると判定するよ
うに構成したことを特徴とする２つのパリテイブ
ツトを用いた誤り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10389190U JPH0466645U (ja) | 1990-10-02 | 1990-10-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10389190U JPH0466645U (ja) | 1990-10-02 | 1990-10-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0466645U true JPH0466645U (ja) | 1992-06-12 |
Family
ID=31848939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10389190U Pending JPH0466645U (ja) | 1990-10-02 | 1990-10-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0466645U (ja) |
-
1990
- 1990-10-02 JP JP10389190U patent/JPH0466645U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0466645U (ja) | ||
| JPH0358743U (ja) | ||
| JPH0232151U (ja) | ||
| JPH02138348U (ja) | ||
| JPH0255330U (ja) | ||
| JPH03107752U (ja) | ||
| JPS6393510U (ja) | ||
| JPS59138928U (ja) | プロセス出力回路 | |
| JPH01100237U (ja) | ||
| JPS5836445U (ja) | デ−タ選択回路 | |
| JPH0458764U (ja) | ||
| JPH02149445U (ja) | ||
| JPH02119745U (ja) | ||
| JPH03116443U (ja) | ||
| JPH026342U (ja) | ||
| JPS59174642U (ja) | メモリの異常検出回路 | |
| JPS6384647U (ja) | ||
| JPH02104446U (ja) | ||
| JPS61168439U (ja) | ||
| JPH03124243U (ja) | ||
| JPS60649U (ja) | マルチｃｐｕシステムの同期装置 | |
| JPH01106938U (ja) | ||
| JPS6082341U (ja) | ウオツチドグタイマ | |
| JPS6266345U (ja) | ||
| JPS6266344U (ja) |