JPS60649U - マルチｃｐｕシステムの同期装置 - Google Patents

マルチｃｐｕシステムの同期装置

Info

Publication number
JPS60649U
JPS60649U JP9214283U JP9214283U JPS60649U JP S60649 U JPS60649 U JP S60649U JP 9214283 U JP9214283 U JP 9214283U JP 9214283 U JP9214283 U JP 9214283U JP S60649 U JPS60649 U JP S60649U
Authority
JP
Japan
Prior art keywords
processing
synchronization signal
synchronization
synchronization device
cpu system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9214283U
Other languages
English (en)
Inventor
俊一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9214283U priority Critical patent/JPS60649U/ja
Publication of JPS60649U publication Critical patent/JPS60649U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のマルチＣＰＵシステムにおけるデパック
時の各ＣＰＵの処理動作を示すタイムチャート、第２図
は本考案の一実施例を示すブロック図、第３図は上記実
施例の処理装置５のデパック時の同期信号選択スイッチ
の接続を示す図、第４図は処理装置６のデパック時の接
続を示す図、第５図は上記実施例の通常動作時における
各ＣＰＵの処理動作を示すタイムチャート、第６図は上
記実施例のデパック時における各ＣＰＵの処理動作を示
すタイムチャートである。 図において、１：同期信号、２〜４：同期信号選択スイ
ッチ、５〜７：処理装置（ｃｐｕ）、８〜１０：同期検
出パルス。

Claims (1)

    【実用新案登録請求の範囲】
  1. 同期信号を検出すると処理を開始し、処理終了後は次の
    同期信号まで待合せて、次の同期信号が入力されると再
    び処理を開始する処理装置を複数台備えたマルチＣＰＵ
    システムの同期装置において、前記処理装置は処理終了
    後に次の同期信号が入力されると処理を開始すると同時
    に同期検出パルスを出力するように構成され、前記同期
    信号または他の処理装置の出力する同期検出パルスを択
    一的に選択入力するための同期信号選択スイッチ゛　　
    　を備えたことを特徴とするマルチＣＰＵシステムの同
    期装置。
JP9214283U 1983-06-17 1983-06-17 マルチｃｐｕシステムの同期装置 Pending JPS60649U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9214283U JPS60649U (ja) 1983-06-17 1983-06-17 マルチｃｐｕシステムの同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9214283U JPS60649U (ja) 1983-06-17 1983-06-17 マルチｃｐｕシステムの同期装置

Publications (1)

Publication Number Publication Date
JPS60649U true JPS60649U (ja) 1985-01-07

Family

ID=30222280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9214283U Pending JPS60649U (ja) 1983-06-17 1983-06-17 マルチｃｐｕシステムの同期装置

Country Status (1)

Country Link
JP (1) JPS60649U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04191938A (ja) * 1990-11-27 1992-07-10 Agency Of Ind Science & Technol 情報処理システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611529A (en) * 1979-07-09 1981-02-04 Hitachi Ltd Microprogram control unit
JPS5629730A (en) * 1979-08-17 1981-03-25 Hitachi Ltd Interface control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5611529A (en) * 1979-07-09 1981-02-04 Hitachi Ltd Microprogram control unit
JPS5629730A (en) * 1979-08-17 1981-03-25 Hitachi Ltd Interface control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04191938A (ja) * 1990-11-27 1992-07-10 Agency Of Ind Science & Technol 情報処理システム

Similar Documents

Publication Publication Date Title
JPS60649U (ja) マルチｃｐｕシステムの同期装置
JPS59148195A (ja) 記憶装置のリフレツシユ方式
JPS59147249U (ja) マイクロプロセツサ暴走監視回路
JPS5940909U (ja) 物体の位置制御装置
JPS6210546U (ja)
JPS6068723U (ja) パルス幅フイルタ
JPS58119254U (ja) 伝送速度自動整合装置
JPS60116527U (ja) タイマ
JPS58171755U (ja) メモリ付き間欠ワイパスイツチ
JPS5843066U (ja) フアクシミリ装置
JPS58172881U (ja) 周波数検出回路
JPS6117891U (ja) インバ−タの制御装置
JPS59164382U (ja) 制御監視システム
JPS59100337U (ja) Ｄｍａ制御回路
JPS58191769U (ja) 同期信号切換回路
JPS60153057U (ja) フアクシミリ装置
JPS614235U (ja) シグナルプロセツサの入出力制御装置
JPS63125426U (ja)
JPS5953455U (ja) 表示コントロ−ラ
JPS59137641U (ja) 駆動パルス発生回路
JPS58150142U (ja) タイマ装置
JPS60170857U (ja) 非同期信号受信装置
JPS5810130U (ja) デイジタル出力回路
JPS59180550U (ja) デ−タ通信システム
JPS58171754U (ja) メモリ付き間欠ワイパ