JPH0467090A - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法Info
- Publication number
- JPH0467090A JPH0467090A JP17813790A JP17813790A JPH0467090A JP H0467090 A JPH0467090 A JP H0467090A JP 17813790 A JP17813790 A JP 17813790A JP 17813790 A JP17813790 A JP 17813790A JP H0467090 A JPH0467090 A JP H0467090A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- ferroelectric liquid
- transparent electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、強誘電性液晶表示装置及びその駆動方法に関
する。
する。
［従来の技術］
従来、記憶効果を有する強誘電性液晶表示装置としては
、クラーク （Ｃ１ａｒｋ）及びラゲルヴアル（Ｌａｇ
ｅｒｉｉａｌｌ）の両者により特開昭５６−１０７２１
６号公報、米国特許第４２６７９２４号明細書等で捷案
されている０強誘電性液晶としては、一般にカイラルス
メクチックＣ相（Ｓｓ＋Ｃ”又はＢ相（Ｓ■「を有する
液晶が用いられ、液晶分子配列は、印加する電界の極性
により、第１若しくは第２の安定状態を形成し、且つ電
界が印加されない時は、その安定状態を維持する性質、
即ち記憶効果発現性を有し、また印加する電界の極性変
化に対する応答が速やかで、高速且つ記憶型の表示装置
等の分野に於ける広範囲な利用が期待されている。
、クラーク （Ｃ１ａｒｋ）及びラゲルヴアル（Ｌａｇ
ｅｒｉｉａｌｌ）の両者により特開昭５６−１０７２１
６号公報、米国特許第４２６７９２４号明細書等で捷案
されている０強誘電性液晶としては、一般にカイラルス
メクチックＣ相（Ｓｓ＋Ｃ”又はＢ相（Ｓ■「を有する
液晶が用いられ、液晶分子配列は、印加する電界の極性
により、第１若しくは第２の安定状態を形成し、且つ電
界が印加されない時は、その安定状態を維持する性質、
即ち記憶効果発現性を有し、また印加する電界の極性変
化に対する応答が速やかで、高速且つ記憶型の表示装置
等の分野に於ける広範囲な利用が期待されている。
［発明が解決しようとする課題］
しかしながら、強誘電性液晶表示素子への電界印加の終
了後、素子の内部に於て、印加した外部電界とは極性の
異なる内部逆電界が発生し、液晶分子配列に作用し、第
１若しくは第２の安定状態を乱し、記憶効果発現性を阻
害するという問題がある。また、該素子の駆動時に於け
る非選択画素のコントラストの低下及び揺らぎ、即ち記
憶効果不安定性が問題となっており、未だ有効な駆動方
法が確立されていない１本発明の目的は、前述の問題点
を解決しようとするもので、液晶表示素子の構造及びそ
の駆動方法により、記憶効果の発現性及び安定性の向上
を図るものである。
了後、素子の内部に於て、印加した外部電界とは極性の
異なる内部逆電界が発生し、液晶分子配列に作用し、第
１若しくは第２の安定状態を乱し、記憶効果発現性を阻
害するという問題がある。また、該素子の駆動時に於け
る非選択画素のコントラストの低下及び揺らぎ、即ち記
憶効果不安定性が問題となっており、未だ有効な駆動方
法が確立されていない１本発明の目的は、前述の問題点
を解決しようとするもので、液晶表示素子の構造及びそ
の駆動方法により、記憶効果の発現性及び安定性の向上
を図るものである。
［課題を解決するための手段］
即ち、本発明の液晶表示素子の構造は、その断面構造を
透明電極層／絶縁層／配向制御層／強誘電性液晶層／透
明電極層とし、強誘電性液晶層の厚さを、無電界の状態
において、強誘電性液晶固有の螺旋構造を消失させるの
に十分に薄い厚さに設定し、また該強誘電性液晶層に一
方の透明電極層が直接、接するように素子を作製するこ
とで記憶効果発現性の向上を図っている。
透明電極層／絶縁層／配向制御層／強誘電性液晶層／透
明電極層とし、強誘電性液晶層の厚さを、無電界の状態
において、強誘電性液晶固有の螺旋構造を消失させるの
に十分に薄い厚さに設定し、また該強誘電性液晶層に一
方の透明電極層が直接、接するように素子を作製するこ
とで記憶効果発現性の向上を図っている。
また、駆動方法は、マトリクス状に形成された画素に印
加されるパルス信号の幅で、表示変更の選択及び非選択
を決定するパルス幅変調駆動方法であって、パルス幅の
長短比を３：１とし、非選択画素のコントラストの低下
及び揺らぎの低減、即ち記憶効果安定性の向上を図って
いる。
加されるパルス信号の幅で、表示変更の選択及び非選択
を決定するパルス幅変調駆動方法であって、パルス幅の
長短比を３：１とし、非選択画素のコントラストの低下
及び揺らぎの低減、即ち記憶効果安定性の向上を図って
いる。
［作用］
前述のように、表示素子の断面構造に於て、強誘電性液
晶層に一方の透明電極層が直接、接するように素子を作
製した場合、強誘電性液晶層が透明電極層を通して電界
変化の影響を直接受ける為に、記憶効果発現性を阻害す
るように作用する内部逆電界を形成する分極電荷は蓄積
されにくく、記憶効果発現性は向上する。
晶層に一方の透明電極層が直接、接するように素子を作
製した場合、強誘電性液晶層が透明電極層を通して電界
変化の影響を直接受ける為に、記憶効果発現性を阻害す
るように作用する内部逆電界を形成する分極電荷は蓄積
されにくく、記憶効果発現性は向上する。
そして、パルス幅の長短比を３：１とするパルス幅変調
駆動方法は、画素の書き込みの選択及び非選択の区別を
パルス幅だけで行っているが、パルス幅の長短比が３＝
１と書き込むか否かの区別が明確であり、非選択画素の
コントラストの低下及び揺らぎは大きく低減され、記憶
効果安定性は向上する。またパルス信号電圧は、選択及
び非選択に関わらず一定であり、簡単な駆動波形により
、高いコントラストを有する画素表示が可能である。
駆動方法は、画素の書き込みの選択及び非選択の区別を
パルス幅だけで行っているが、パルス幅の長短比が３＝
１と書き込むか否かの区別が明確であり、非選択画素の
コントラストの低下及び揺らぎは大きく低減され、記憶
効果安定性は向上する。またパルス信号電圧は、選択及
び非選択に関わらず一定であり、簡単な駆動波形により
、高いコントラストを有する画素表示が可能である。
［実施例］
第１図に示すような断面構造を有する液晶表示素子Ａ、
Ｂを作製し、記憶効果発現性について比較検討した。Ａ
は透明電極層／絶縁層／配向制御層／強誘電性液晶層／
透明電極層の断面構造を有する素子であり、Ｂは透明電
極層／配向制御層／強誘電性液晶層／絶縁層／透明電極
層の断面構造を有する素子である。透明電極層１０１，
１０１’ は、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉ
ｄｅ ）やＩｎ＊Ｏｓあるいは５ｎＯｔ等の透明導電材
料からなる層であり、絶縁層１０２は、ＳｉｎやＳｉＯ
□等の透明絶縁材料からなる厚さ０．１ μｍ程度の層
で、透明電極層間１０１−１０１’でのショート防止の
役目を果たしている。配向制御層１０３は、液晶分子を
一方向に配向させる役目を果たす層で、ＰＩ （ポリイ
ミド）やＰＶＡ （ポリビニルアルコール）等の高分子
透明膜をポリエステルの繊維などで一方向にラビングし
た厚さ０．０４〜０．２μｍ程度の層である０強誘電性
液晶層１０４は、無電界の状態において、強誘電性液晶
層をの螺旋構造を消失させるのに十分に薄い厚さの隙間
０．０５〜１．５μ−にカイラルスメクチックＣ相（Ｓ
ｇ＋Ｃ”又はＨ相（ＳｍＨ６を有する液晶を注入し、形
成した層で、本実施では液晶材料としてチッソ■製の商
品名Ｃ５−１０１１゜１０１３、１０２６等を用い、厚
さ０．７ μｍ程度とした。Ａ。
Ｂを作製し、記憶効果発現性について比較検討した。Ａ
は透明電極層／絶縁層／配向制御層／強誘電性液晶層／
透明電極層の断面構造を有する素子であり、Ｂは透明電
極層／配向制御層／強誘電性液晶層／絶縁層／透明電極
層の断面構造を有する素子である。透明電極層１０１，
１０１’ は、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉ
ｄｅ ）やＩｎ＊Ｏｓあるいは５ｎＯｔ等の透明導電材
料からなる層であり、絶縁層１０２は、ＳｉｎやＳｉＯ
□等の透明絶縁材料からなる厚さ０．１ μｍ程度の層
で、透明電極層間１０１−１０１’でのショート防止の
役目を果たしている。配向制御層１０３は、液晶分子を
一方向に配向させる役目を果たす層で、ＰＩ （ポリイ
ミド）やＰＶＡ （ポリビニルアルコール）等の高分子
透明膜をポリエステルの繊維などで一方向にラビングし
た厚さ０．０４〜０．２μｍ程度の層である０強誘電性
液晶層１０４は、無電界の状態において、強誘電性液晶
層をの螺旋構造を消失させるのに十分に薄い厚さの隙間
０．０５〜１．５μ−にカイラルスメクチックＣ相（Ｓ
ｇ＋Ｃ”又はＨ相（ＳｍＨ６を有する液晶を注入し、形
成した層で、本実施では液晶材料としてチッソ■製の商
品名Ｃ５−１０１１゜１０１３、１０２６等を用い、厚
さ０．７ μｍ程度とした。Ａ。
Ｂ画素子の違いは、強誘電性液晶層１０４と透明電極層
１０１°が直接、接しているかどうかである。両素子の
記憶効果発現性の比較検討は、画素子への印加電圧とそ
の時の記憶効果コントラストを測定することで行った。
１０１°が直接、接しているかどうかである。両素子の
記憶効果発現性の比較検討は、画素子への印加電圧とそ
の時の記憶効果コントラストを測定することで行った。
第２図がその結果である。記憶効果コントラストは素子
に電界を印加した後の二つの安定状１！（明状態′ＯＮ
と暗状態０ＦＦ）に於ける素子の透過光量比（明状態／
蹄状１りから求めた。素子Ａは印加電圧１０Ｖｐ−ｐで
、完全な記憶効果の発現を示しているが、素子Ｂは印加
電圧５０Ｖｐ−ｐに於いても、完全な記憶効果の発現を
示さなかった。よって、素子Ａの方が素子Ｂよりも記憶
効果発現性が優れていることが確認出来た。
に電界を印加した後の二つの安定状１！（明状態′ＯＮ
と暗状態０ＦＦ）に於ける素子の透過光量比（明状態／
蹄状１りから求めた。素子Ａは印加電圧１０Ｖｐ−ｐで
、完全な記憶効果の発現を示しているが、素子Ｂは印加
電圧５０Ｖｐ−ｐに於いても、完全な記憶効果の発現を
示さなかった。よって、素子Ａの方が素子Ｂよりも記憶
効果発現性が優れていることが確認出来た。
次に素子Ａのような断面構造を有する素子を、３：１パ
ルス幅変調駆動させ、駆動時の記憶効果安定性を検討し
た。第３図に３：１パルス幅変調駆動時の、液晶素子の
電気光学的応答特性を示す。
ルス幅変調駆動させ、駆動時の記憶効果安定性を検討し
た。第３図に３：１パルス幅変調駆動時の、液晶素子の
電気光学的応答特性を示す。
この時のパルス信号の電圧は３０Ｖｐ−ｐ、信号幅は書
き込みパルスがＯ，’０６ｓｓｅｃ、非書き込みパルス
が０゜０２ｍ５ｅｃであり、コントラストは書き込みパ
ルス数が１００で、３程度とコントラストの低下及び揺
らぎは、あまり見られなかった。実際の駆動波形を第４
図に示す、まず走査電極側では、１番目の走査電極に選
択信号４０１が印加された後、２番目の走査電極に選択
信号４０１が印加されるというように、選択信号４０１
が順次に走査電極に印加されていく。そして、走査電極
の選択信号４０１が、順次に走査電極に印加されている
間、信号電極側では、暗状態信号４０３及び明状態信号
４０４で形成された信号が印加される。そして、暗状態
信号４０３及び明状態信号４０４は、走査電極に印加さ
れた選択信号４０１ と同期的に合成され、暗状態書き
込み信号４０５で画素を暗状態に、明状態書き込み信号
４０６で画素を明状態に書き込んでいく、また、走査電
極に選択信号４０１が印加された後には、非選択信号４
０２が印加され、非選択信号４０２と信号電極の暗状態
信号４０３及び明状態信号４０４が同期的に合成され、
非書き込み信号４０７．４０７’となり、画素の暗若し
くは明状態を保持する。このように、画素の書き込みパ
ルスは、非書き込み（保持）パルスの３倍幅であり、こ
うして書き込み及び保持が行われ、画像が形成される。
き込みパルスがＯ，’０６ｓｓｅｃ、非書き込みパルス
が０゜０２ｍ５ｅｃであり、コントラストは書き込みパ
ルス数が１００で、３程度とコントラストの低下及び揺
らぎは、あまり見られなかった。実際の駆動波形を第４
図に示す、まず走査電極側では、１番目の走査電極に選
択信号４０１が印加された後、２番目の走査電極に選択
信号４０１が印加されるというように、選択信号４０１
が順次に走査電極に印加されていく。そして、走査電極
の選択信号４０１が、順次に走査電極に印加されている
間、信号電極側では、暗状態信号４０３及び明状態信号
４０４で形成された信号が印加される。そして、暗状態
信号４０３及び明状態信号４０４は、走査電極に印加さ
れた選択信号４０１ と同期的に合成され、暗状態書き
込み信号４０５で画素を暗状態に、明状態書き込み信号
４０６で画素を明状態に書き込んでいく、また、走査電
極に選択信号４０１が印加された後には、非選択信号４
０２が印加され、非選択信号４０２と信号電極の暗状態
信号４０３及び明状態信号４０４が同期的に合成され、
非書き込み信号４０７．４０７’となり、画素の暗若し
くは明状態を保持する。このように、画素の書き込みパ
ルスは、非書き込み（保持）パルスの３倍幅であり、こ
うして書き込み及び保持が行われ、画像が形成される。
第５図に駆動回路のブロック図を示す。第５図に於ける
メモリ回路５０１に格納されている画像データを、制御
回路５０２が読み出し、表示用コントロール回路５０３
に転送する０表示用コントロール回路５０３ は、画像
データを一時的にＲＡＭ内に格納した後、外部からのタ
イミング信号（ＣＬＫ）と同期させながらＲＡＭから読
み出し、走査用ドライバ回路５０４ と信号用ドライバ
回路５０５に転送する。そして両ドライバ回路が第４図
のような駆動波形を発生させ、液晶デイスプレィ５０６
に画像を形成していく。
メモリ回路５０１に格納されている画像データを、制御
回路５０２が読み出し、表示用コントロール回路５０３
に転送する０表示用コントロール回路５０３ は、画像
データを一時的にＲＡＭ内に格納した後、外部からのタ
イミング信号（ＣＬＫ）と同期させながらＲＡＭから読
み出し、走査用ドライバ回路５０４ と信号用ドライバ
回路５０５に転送する。そして両ドライバ回路が第４図
のような駆動波形を発生させ、液晶デイスプレィ５０６
に画像を形成していく。
［発明の効果］
以上述べたように、液晶表示素子構造及び該液晶表示素
子の駆動方法に特徴を有する本発明による液晶表示装置
は、ＩＡ誘電性液晶が有する優れた特徴の一つである記
憶効果発現性及び安定性を向上させ、且つその駆動方法
と相まって高いコントラストを有する大容量表示を可能
にすることできる。
子の駆動方法に特徴を有する本発明による液晶表示装置
は、ＩＡ誘電性液晶が有する優れた特徴の一つである記
憶効果発現性及び安定性を向上させ、且つその駆動方法
と相まって高いコントラストを有する大容量表示を可能
にすることできる。
第１図（Ａ）は、本発明の液晶表示素子の一実施例の構
造を示す断面図であり、第１図（Ｂ）は比較の為に用い
た素子構造である。第２図は、第１図（Ａ）及び（Ｂ）
の素子構造の違いによる記憶効果発現性の研劣を記憶効
果コントラスト値で示したグラフ図である。第３図は本
発明による駆動方法での液晶表示素子の電気光学的応答
特性を示したオシログラフ図である。第４図は本発明の
駆動方法の一実施例を示す駆動波形図である。第５図は
本発明の駆動方法による駆動回路の一例を示すブロック
図である。 １０１’・・・透明電極層 ・・・・・・絶縁層 ・・・・・・配向制御層 ・・・・・・強誘電性液晶層 ・・・・・・選択信号 ・・・・・・非選択信号 ・・・・・・暗状態信号 ・・・・・・明状態信号 ・・・・・・暗状態書き込み信号 ・・・・・・明状態書き込み信号 ４０７“・・・非書き込み信号 ・・・・・・メモリ回路 ・・・・・・制御回路 ・・・・・・表示用コントロール回路 ・・・・・・走査用ドライバ回路 ・・・・・・信号用ドライバ回路 ・・・・・・液晶デイスプレィ 特 許 出 願 人 凸版印刷株式会社 代表者 鈴木和夫
造を示す断面図であり、第１図（Ｂ）は比較の為に用い
た素子構造である。第２図は、第１図（Ａ）及び（Ｂ）
の素子構造の違いによる記憶効果発現性の研劣を記憶効
果コントラスト値で示したグラフ図である。第３図は本
発明による駆動方法での液晶表示素子の電気光学的応答
特性を示したオシログラフ図である。第４図は本発明の
駆動方法の一実施例を示す駆動波形図である。第５図は
本発明の駆動方法による駆動回路の一例を示すブロック
図である。 １０１’・・・透明電極層 ・・・・・・絶縁層 ・・・・・・配向制御層 ・・・・・・強誘電性液晶層 ・・・・・・選択信号 ・・・・・・非選択信号 ・・・・・・暗状態信号 ・・・・・・明状態信号 ・・・・・・暗状態書き込み信号 ・・・・・・明状態書き込み信号 ４０７“・・・非書き込み信号 ・・・・・・メモリ回路 ・・・・・・制御回路 ・・・・・・表示用コントロール回路 ・・・・・・走査用ドライバ回路 ・・・・・・信号用ドライバ回路 ・・・・・・液晶デイスプレィ 特 許 出 願 人 凸版印刷株式会社 代表者 鈴木和夫
Claims (2)
- （１）互いに対向した面の一方に、走査電極群、他方に
信号電極群を、透明電極で形成した一対のガラス基板間
に、強誘電性液晶を挟持し、該走査電極と信号電極との
交差部で画素をマトリクス状に形成してなる液晶表示装
置において、画素部の断面構成が透明電極層／絶縁層／
配向制御層／強誘電性液晶層／透明電極層からなり、該
強誘電性液晶層の厚さを、無電界の状態において、強誘
電性液晶固有の螺旋構造を消失させるのに十分に薄い厚
さに設定することを特徴とする液晶表示装置。 - （２）互いに対向した面の一方に、走査電極群、他方に
信号電極群を、透明電極で形成した一対のガラス基板間
に、強誘電性液晶を挟持し、該走査電極と信号電極との
交差部で画素をマトリクス状に形成してなる液晶表示装
置であって、画素部の断面構成が透明電極層／絶縁層／
配向制御層／強誘電性液晶層／透明電極層からなり、該
強誘電性液晶層の厚さを、無電界の状態において、強誘
電性液晶固有の螺旋構造を消失させるのに十分に薄い厚
さに設定した液晶表示装置を線順次で走査するマトリク
ス駆動方法において、画素に印加するパルス信号の幅で
、画素の書き込みの選択及び非選択を決定するパルス幅
変調駆動方法であって、パルス幅の長短比を３：１とし
、非選択時の画素表示の安定性を向上させることを特徴
とする液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17813790A JPH0467090A (ja) | 1990-07-05 | 1990-07-05 | 液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17813790A JPH0467090A (ja) | 1990-07-05 | 1990-07-05 | 液晶表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467090A true JPH0467090A (ja) | 1992-03-03 |
Family
ID=16043300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17813790A Pending JPH0467090A (ja) | 1990-07-05 | 1990-07-05 | 液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467090A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007296699A (ja) * | 2006-04-28 | 2007-11-15 | Zebra Pen Corp | 複式筆記具 |
-
1990
- 1990-07-05 JP JP17813790A patent/JPH0467090A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007296699A (ja) * | 2006-04-28 | 2007-11-15 | Zebra Pen Corp | 複式筆記具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2849740B2 (ja) | 強誘電性液晶電気光学装置 | |
| JPS61166590A (ja) | 液晶表示素子及びその駆動方法 | |
| JP2984789B2 (ja) | 表示素子装置及び表示素子の駆動方法 | |
| JPH11305234A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0414766B2 (ja) | ||
| JP3254731B2 (ja) | 液晶パネルの駆動方法 | |
| JPS61241731A (ja) | スメクテイック液晶装置 | |
| JP2566149B2 (ja) | 光学変調素子 | |
| JP2630133B2 (ja) | 液晶パネルの駆動法とその駆動回路と表示装置 | |
| JP2984788B2 (ja) | 表示素子装置及び表示素子の駆動方法 | |
| JP3029892B2 (ja) | マトリックス型液晶表示装置および該液晶表示装置の駆動方法 | |
| JPH06194625A (ja) | 強誘電性液晶表示素子の駆動方法 | |
| JP2789602B2 (ja) | アクティブマトリクス装置及びその駆動方法 | |
| JPH09311315A (ja) | 強誘電性液晶素子および強誘電性液晶材料 | |
| JP2843861B2 (ja) | 液晶電気光学装置の駆動方法 | |
| JP2739147B2 (ja) | 液晶電気光学装置 | |
| JPH0414767B2 (ja) | ||
| JPS62100739A (ja) | 液晶表示装置 | |
| JPS61235897A (ja) | 液晶素子の駆動方法 | |
| JPS6256936A (ja) | 液晶マトリツクス表示パネルの駆動法 | |
| JPS60262135A (ja) | 液晶素子の駆動法 | |
| JPH06242419A (ja) | 液晶装置の駆動方法 | |
| JPH06175101A (ja) | 強誘電性液晶表示素子の駆動方法 | |
| JPS619623A (ja) | 液晶素子の駆動法 | |
| JPS60262137A (ja) | 液晶素子の駆動法 |