JPH0467219B2 - - Google Patents
Info
- Publication number
- JPH0467219B2 JPH0467219B2 JP2330987A JP33098790A JPH0467219B2 JP H0467219 B2 JPH0467219 B2 JP H0467219B2 JP 2330987 A JP2330987 A JP 2330987A JP 33098790 A JP33098790 A JP 33098790A JP H0467219 B2 JPH0467219 B2 JP H0467219B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- software
- data
- identification
- output bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/362—Debugging of software
- G06F11/3644—Debugging of software by instrumenting at runtime
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
A 産業上の利用分野
本発明は、一般にソフトウエアの監視および開
発に関するものであり、具体的にはソフトウエア
の流れの詳細な追跡を可能にするソフトウエアの
監視および開発に関するものである。さらに具体
的には、本発明は、長時間にわたつて大量のパフ
オーマンス追跡データを連続して記憶することの
できるソフトウエアの監視および開発に関するも
のである。
発に関するものであり、具体的にはソフトウエア
の流れの詳細な追跡を可能にするソフトウエアの
監視および開発に関するものである。さらに具体
的には、本発明は、長時間にわたつて大量のパフ
オーマンス追跡データを連続して記憶することの
できるソフトウエアの監視および開発に関するも
のである。
B 従来の技術
ソフトウエア・アプリケーシヨンの監視および
開発は常に、困難な技術的課題であつた。既知の
ソフトウエアに基づく「追跡」技法には通常、プ
ロセツサ使用期間と出力バス空間に関し多額の経
費が必然的に伴つている。その結果、実際のとこ
ろ、開発中のソフトウエア・アプリケーシヨンの
パフオーマンスを動作環境で監視すると、ソフト
ウエアに基づく追跡プログラムの処理要件のため
に、性能の重大な低下を伴わざるを得ない。
開発は常に、困難な技術的課題であつた。既知の
ソフトウエアに基づく「追跡」技法には通常、プ
ロセツサ使用期間と出力バス空間に関し多額の経
費が必然的に伴つている。その結果、実際のとこ
ろ、開発中のソフトウエア・アプリケーシヨンの
パフオーマンスを動作環境で監視すると、ソフト
ウエアに基づく追跡プログラムの処理要件のため
に、性能の重大な低下を伴わざるを得ない。
また、第1世代のプロセツサを監視装置として
利用して、第2世代のプロセツサ用のソフトウエ
ア・アプリケーシヨンの開発を監視するのは、特
に困難である。ハードウエアに基づく既存のソフ
トウエアの監視および開発の技法に伴う既知の問
題は、ハードウエアに基づく既存の監視システム
が、大量のパフオーマンス追跡データを数秒以上
にわたつて連続して記録できないことである。そ
の後は、このような装置の記憶バツフアが満杯に
なり、監視システムは、重ね書きするか、ラツ
プ・アラウンンドするか、記録を停止するかしな
ければならない。
利用して、第2世代のプロセツサ用のソフトウエ
ア・アプリケーシヨンの開発を監視するのは、特
に困難である。ハードウエアに基づく既存のソフ
トウエアの監視および開発の技法に伴う既知の問
題は、ハードウエアに基づく既存の監視システム
が、大量のパフオーマンス追跡データを数秒以上
にわたつて連続して記録できないことである。そ
の後は、このような装置の記憶バツフアが満杯に
なり、監視システムは、重ね書きするか、ラツ
プ・アラウンンドするか、記録を停止するかしな
ければならない。
したがつて、開発中のソフトウエア・アプリケ
ーシヨンの性能に悪影響を与えずに、大量のパフ
オーマンス追跡データを連続して記録できる。ソ
フトウエア・アプリケーシヨンの監視および開発
のシステムが明らかに求められている。
ーシヨンの性能に悪影響を与えずに、大量のパフ
オーマンス追跡データを連続して記録できる。ソ
フトウエア・アプリケーシヨンの監視および開発
のシステムが明らかに求められている。
C 発明が解決しようとする課題
本発明の1つの目的は、ソフトウエアの監視お
よび開発のための改良された方法および装置を提
供することである。
よび開発のための改良された方法および装置を提
供することである。
本発明のもう1つの目的は、ソフトウエアの流
れの詳細な追跡が可能な、ソフトウエアの監視お
よび開発のための改良された方法および装置を提
供することである。
れの詳細な追跡が可能な、ソフトウエアの監視お
よび開発のための改良された方法および装置を提
供することである。
本発明のもう1つの目的は、長時間にわたつて
大量のパフオーマンス追跡データを連続して記録
でき、ソフトウエアの流れの詳細な追跡が可能
な、ソフトウエアの監視および開発のための改良
された方法および装置を提供することである。
大量のパフオーマンス追跡データを連続して記録
でき、ソフトウエアの流れの詳細な追跡が可能
な、ソフトウエアの監視および開発のための改良
された方法および装置を提供することである。
D 課題を解決するための手段
前述の目的は、以下に述べる方法で達成され
る。本発明の方法および装置は、開発中のソフト
ウエア・アプリケーシヨンに挿入される、限られ
た個数の一義的に識別可能な要素または「フツ
ク」を利用するものである。アプリケーシヨンの
処理中にこのような要素に出会うたびに、その要
素の識別及び選択されたデータ・フレームが、開
発中のアプリケーシヨンを実行しているプロセツ
サの出力バスに供給される。出力バスに結合され
たデータ出力カードを利用して、専用ケーブルを
介してデータ収集カードにその情報を供給する。
収集カードを利用して、「ヘツダ」または識別デ
ータ・バイトを生成し、出会つた各要素の識別と
それに関連するデータ・フレーム及び時刻の値を
第2のプロセツサに転送し、第2のプロセツサを
利用してそのデータを記録する。本発明の1実施
例では、収集カード内でバンク切替式メモリ・シ
ステムを用いて、高速のデータ記憶を可能にす
る。開発中のソフトウエア・アプリケーシヨン
が、収集カード内で正確に受け入れできるよりも
高い速度で監視出力を生成する場合、オーバーラ
ンの指示が記憶されるので、後続のテストは、開
発中のアプリケーシヨン内の「フツク」を減らし
て実行できる。
る。本発明の方法および装置は、開発中のソフト
ウエア・アプリケーシヨンに挿入される、限られ
た個数の一義的に識別可能な要素または「フツ
ク」を利用するものである。アプリケーシヨンの
処理中にこのような要素に出会うたびに、その要
素の識別及び選択されたデータ・フレームが、開
発中のアプリケーシヨンを実行しているプロセツ
サの出力バスに供給される。出力バスに結合され
たデータ出力カードを利用して、専用ケーブルを
介してデータ収集カードにその情報を供給する。
収集カードを利用して、「ヘツダ」または識別デ
ータ・バイトを生成し、出会つた各要素の識別と
それに関連するデータ・フレーム及び時刻の値を
第2のプロセツサに転送し、第2のプロセツサを
利用してそのデータを記録する。本発明の1実施
例では、収集カード内でバンク切替式メモリ・シ
ステムを用いて、高速のデータ記憶を可能にす
る。開発中のソフトウエア・アプリケーシヨン
が、収集カード内で正確に受け入れできるよりも
高い速度で監視出力を生成する場合、オーバーラ
ンの指示が記憶されるので、後続のテストは、開
発中のアプリケーシヨン内の「フツク」を減らし
て実行できる。
E 実施例
図面、特に第1図を参照すると、本発明の方法
を実施するために利用できるシステムが示されて
いる。図のように、このシステムは、開発中のソ
フトウエア・アプリケーシヨンを動作させるため
に用いる第1プロセツサ10を含む。通常、新し
いソフトウエア・アプリケーシヨンの場合、新規
アプリケーシヨンの開発の大部分は、新世代のプ
ロセツサのために行なわれる。たとえば、第1プ
ロセツサ10は、インターナシヨナル・ビジネ
ス・マシーンズ・コーポレーシヨン製のPS/2
パーソナル・コンピユータなどの新しいパーソナ
ル・コンピユータでよい。第1プロセツサ10に
は、従来技術で周知の方式でデイスプレイ12お
よびキーボード14が付髄している。第1プロセ
ツサ10に付髄して出力バス16が概略的に示さ
れている。当業者なら認めるようにPS/2パー
ソナル・コンピユータの場合、出力バス16は16
ビツトのデータ・バスからなる。
を実施するために利用できるシステムが示されて
いる。図のように、このシステムは、開発中のソ
フトウエア・アプリケーシヨンを動作させるため
に用いる第1プロセツサ10を含む。通常、新し
いソフトウエア・アプリケーシヨンの場合、新規
アプリケーシヨンの開発の大部分は、新世代のプ
ロセツサのために行なわれる。たとえば、第1プ
ロセツサ10は、インターナシヨナル・ビジネ
ス・マシーンズ・コーポレーシヨン製のPS/2
パーソナル・コンピユータなどの新しいパーソナ
ル・コンピユータでよい。第1プロセツサ10に
は、従来技術で周知の方式でデイスプレイ12お
よびキーボード14が付髄している。第1プロセ
ツサ10に付髄して出力バス16が概略的に示さ
れている。当業者なら認めるようにPS/2パー
ソナル・コンピユータの場合、出力バス16は16
ビツトのデータ・バスからなる。
本発明の重要な1様態によれば、データ出力カ
ード18は、パーソナル・コンピユータ技術で一
般に提供される拡張スロツトまたはその他のコネ
クタ手段を介して、出力バス16に結合されてい
る。本発明の方法では、データ出力カード18を
利用して、第1プロセツサ10内の開発中のソフ
トウエア・アプリケーシヨンの監視に関する選択
された情報を、専用ケーブル20を介してデータ
収集カード22に供給する。
ード18は、パーソナル・コンピユータ技術で一
般に提供される拡張スロツトまたはその他のコネ
クタ手段を介して、出力バス16に結合されてい
る。本発明の方法では、データ出力カード18を
利用して、第1プロセツサ10内の開発中のソフ
トウエア・アプリケーシヨンの監視に関する選択
された情報を、専用ケーブル20を介してデータ
収集カード22に供給する。
次に、本発明の重要な特徴によれば、データ収
集カード22を利用して、データのヘツダまたは
識別フレームを開発中のソフトウエア・アプリケ
ーシヨンの監視に関する情報の各フレームならび
に時間タグと関連付けて、開発中のソフトウエ
ア・アプリケーシヨンの時間順の分析を可能にす
る。
集カード22を利用して、データのヘツダまたは
識別フレームを開発中のソフトウエア・アプリケ
ーシヨンの監視に関する情報の各フレームならび
に時間タグと関連付けて、開発中のソフトウエ
ア・アプリケーシヨンの時間順の分析を可能にす
る。
次に、第1プロセツサ10内の開発中のソフト
ウエア・アプリケーシヨンを監視するために利用
される各データ・フレームが、入出力バス24を
介して第2プロセツサ26に供給される。第2プ
ロセツサ26は、パーソナル・コンピユータであ
ることが好ましく、通常は、そのための新しいソ
フトウエア・アプリケーシヨンが一般的に開発さ
れる第2世代のマシンよりも旧式のコンピユータ
である。たとえば、第1プロセツサ10のための
ソフトウエア・アプリケーシヨンを開発中で、第
1プロセツサ10がPS/2パーソナル・コンピ
ユータからなる場合、第2プロセツサ26は通
常、インターナシヨナル・ビジネス・マシーン
ズ・コーポレーシヨン製のPC−ATコンピユータ
などのパーソナル・コンピユータを用いて実施さ
れる。また、第2プロセツサ26は一般に、従来
技術で周知の方式でデイスプレイ28およびキー
ボード30を含む、また、本発明の1様態によれ
ば、第2プロセツサ26には、第1プロセツサ1
0内のソフトウエア・アプリケーシヨンの開発に
関する複数のデータ・フレームを記憶するために
利用できる、磁気デイスク装置32が付髄してい
る。
ウエア・アプリケーシヨンを監視するために利用
される各データ・フレームが、入出力バス24を
介して第2プロセツサ26に供給される。第2プ
ロセツサ26は、パーソナル・コンピユータであ
ることが好ましく、通常は、そのための新しいソ
フトウエア・アプリケーシヨンが一般的に開発さ
れる第2世代のマシンよりも旧式のコンピユータ
である。たとえば、第1プロセツサ10のための
ソフトウエア・アプリケーシヨンを開発中で、第
1プロセツサ10がPS/2パーソナル・コンピ
ユータからなる場合、第2プロセツサ26は通
常、インターナシヨナル・ビジネス・マシーン
ズ・コーポレーシヨン製のPC−ATコンピユータ
などのパーソナル・コンピユータを用いて実施さ
れる。また、第2プロセツサ26は一般に、従来
技術で周知の方式でデイスプレイ28およびキー
ボード30を含む、また、本発明の1様態によれ
ば、第2プロセツサ26には、第1プロセツサ1
0内のソフトウエア・アプリケーシヨンの開発に
関する複数のデータ・フレームを記憶するために
利用できる、磁気デイスク装置32が付髄してい
る。
第2図を参照すると、本発明のソフトウエア監
視方法の概略図が示されている。第2図のいくつ
かの要素は、わかりやすいように概略的に示して
あるが、第1図の要素に対応する参照番号を付け
てある。図からわかるように、第2図には第1プ
ロセツサ10内に常駐する開発ソフトウエア10
0が含まれている。本発明のこの図の実施例で
は、開発ソフトウエア100は、アプリケーシヨ
ン・ソフトウエア102およびシステム・ソフト
ウエア104の双方を含む。図のように、アプリ
ケーシヨン・ソフトウエア102を実行する際、
このソフトウエアの処理で結局はステツプ
「CALLAA」に出会う。その後、矢印106で示
すように、このシステム・ソフトウエアの一部分
を参照すると、プログラム・モジユールAAが開
始する。本発明の方法によれば、この時点で、一
義的に識別可能な要素または「フツク」がソフト
ウエア内で位置決めされる。この特定のフツク
を、「AASTART」と呼ぶ。本発明の方法では、
その後、この特定のフツクと共に出力されるよう
に事前選択されたデータ・フレーム(HOOK
DATA)と共に、そのフツクの識別(HOOK
ID)が出力バスに書き込まれる。次にこのデー
タは、矢印108で示すように、出力バス16を
介してデータ出力カード18に書き込まれる。
視方法の概略図が示されている。第2図のいくつ
かの要素は、わかりやすいように概略的に示して
あるが、第1図の要素に対応する参照番号を付け
てある。図からわかるように、第2図には第1プ
ロセツサ10内に常駐する開発ソフトウエア10
0が含まれている。本発明のこの図の実施例で
は、開発ソフトウエア100は、アプリケーシヨ
ン・ソフトウエア102およびシステム・ソフト
ウエア104の双方を含む。図のように、アプリ
ケーシヨン・ソフトウエア102を実行する際、
このソフトウエアの処理で結局はステツプ
「CALLAA」に出会う。その後、矢印106で示
すように、このシステム・ソフトウエアの一部分
を参照すると、プログラム・モジユールAAが開
始する。本発明の方法によれば、この時点で、一
義的に識別可能な要素または「フツク」がソフト
ウエア内で位置決めされる。この特定のフツク
を、「AASTART」と呼ぶ。本発明の方法では、
その後、この特定のフツクと共に出力されるよう
に事前選択されたデータ・フレーム(HOOK
DATA)と共に、そのフツクの識別(HOOK
ID)が出力バスに書き込まれる。次にこのデー
タは、矢印108で示すように、出力バス16を
介してデータ出力カード18に書き込まれる。
次に、モジユールAA内に含まれるソフトウエ
ア・アプリケーシヨンが、このモジユールの終に
出会うまで実行を継続する。本発明のこの図の実
施例によれば、その後、第2のフツク
「AAEND」に出会う。この第2のフツクに出会
うと、矢印110で示すように、フツク識別とそ
れに関連するデータが、出力バス16を介してデ
ータ出力カード18に書き込まれる。その後、矢
印112で示すように、ソフトウエア・モジユー
ルAAは終了し、アプリケーシヨン・ソフトウエ
ア102に戻る。
ア・アプリケーシヨンが、このモジユールの終に
出会うまで実行を継続する。本発明のこの図の実
施例によれば、その後、第2のフツク
「AAEND」に出会う。この第2のフツクに出会
うと、矢印110で示すように、フツク識別とそ
れに関連するデータが、出力バス16を介してデ
ータ出力カード18に書き込まれる。その後、矢
印112で示すように、ソフトウエア・モジユー
ルAAは終了し、アプリケーシヨン・ソフトウエ
ア102に戻る。
図の例によれば、アプリケーシヨン・ソフトウ
エア102の処理を継続すると、結局は第3のフ
ツク「BB START」に出会う。その後、上記の
例と同じく、矢印114で示すように、このフツ
クに出会つた結果、フツク識別と当該のデータ・
フレームが、出力バス16を介してデータ出力カ
ード18に書き込まれる。最後に、アプリケーシ
ヨン・ソフトウエア102のこの部分の末尾に加
えられたフツク「BB END」に出会い、矢印1
16で示すように、これも同様に出力バス16を
介してデータ出力カード18に書き込まれる。
エア102の処理を継続すると、結局は第3のフ
ツク「BB START」に出会う。その後、上記の
例と同じく、矢印114で示すように、このフツ
クに出会つた結果、フツク識別と当該のデータ・
フレームが、出力バス16を介してデータ出力カ
ード18に書き込まれる。最後に、アプリケーシ
ヨン・ソフトウエア102のこの部分の末尾に加
えられたフツク「BB END」に出会い、矢印1
16で示すように、これも同様に出力バス16を
介してデータ出力カード18に書き込まれる。
さらに第2図を参照すると、データ出力カード
18の内容が、概略図の形で示されている。図の
ように、ID/データ・フレーム118,120,
122および124が、データ出力カード18内
に示されている。これらのID/データ・フレー
ムは、出力バス16からデータ出力カード18を
経て、専用ケーブル20を介してデータ収集カー
ド22に供給することが好ましい。したがつて、
本発明の方法を利用することによつて、それぞれ
が開発中のソフトウエア・アプリケーシヨン内の
フツク要素の識別と、その時点でのソフトウエ
ア・アプリケーシヨンのパフオーマンスの具体的
な詳細を識別する所定のデータ・フレームとを含
む、複数のデータ・フレームの生成が可能なこと
は明白である。
18の内容が、概略図の形で示されている。図の
ように、ID/データ・フレーム118,120,
122および124が、データ出力カード18内
に示されている。これらのID/データ・フレー
ムは、出力バス16からデータ出力カード18を
経て、専用ケーブル20を介してデータ収集カー
ド22に供給することが好ましい。したがつて、
本発明の方法を利用することによつて、それぞれ
が開発中のソフトウエア・アプリケーシヨン内の
フツク要素の識別と、その時点でのソフトウエ
ア・アプリケーシヨンのパフオーマンスの具体的
な詳細を識別する所定のデータ・フレームとを含
む、複数のデータ・フレームの生成が可能なこと
は明白である。
その後、これらのデータ・フレームはそれぞ
れ、データ収集カード22に供給され、そこでデ
ータ出力カード18から出力された各データ・フ
レームに対するタグ付きデータ・フレーム126
が生成される。図のように、タグ付きデータ・フ
レーム126は、当該の特定のフレームを識別す
るヘツダまたはコマンド・バイトを含むことが好
ましい。次に、ID/データ・フレーム118,
120,122および124に関して論じたよう
に、タグ付きデータ・フレーム126は、当該の
所定のフツクの識別と、それに関連するデータ・
フレームを含んでいる。最後に、本発明の重要な
様態によれば、各タグ付きデータ・フレーム12
6は、時間タグを含むことが好ましい。この時間
タグは、開発中のアプリケーシヨン・プログラム
内のそのプロセスに出会つた時間的順序を確認す
るために利用できる。
れ、データ収集カード22に供給され、そこでデ
ータ出力カード18から出力された各データ・フ
レームに対するタグ付きデータ・フレーム126
が生成される。図のように、タグ付きデータ・フ
レーム126は、当該の特定のフレームを識別す
るヘツダまたはコマンド・バイトを含むことが好
ましい。次に、ID/データ・フレーム118,
120,122および124に関して論じたよう
に、タグ付きデータ・フレーム126は、当該の
所定のフツクの識別と、それに関連するデータ・
フレームを含んでいる。最後に、本発明の重要な
様態によれば、各タグ付きデータ・フレーム12
6は、時間タグを含むことが好ましい。この時間
タグは、開発中のアプリケーシヨン・プログラム
内のそのプロセスに出会つた時間的順序を確認す
るために利用できる。
最後に、入出力バス24を利用して、データ収
集カード22からの複数のタグ付きデータ・フレ
ームを第2プロセツサ26に供給する。この時点
で、様々なデータ収集およびレポート生成のソフ
トウエア・パツケージを利用して、記憶済みの多
くのタグ付きデータ・フレームから生成されるレ
ポートを構成して出力することができ、それによ
つて開発中のソフトウエア・アプリケーシヨンの
正確な監視が可能になる。
集カード22からの複数のタグ付きデータ・フレ
ームを第2プロセツサ26に供給する。この時点
で、様々なデータ収集およびレポート生成のソフ
トウエア・パツケージを利用して、記憶済みの多
くのタグ付きデータ・フレームから生成されるレ
ポートを構成して出力することができ、それによ
つて開発中のソフトウエア・アプリケーシヨンの
正確な監視が可能になる。
次に、第3図を参照すると、本発明の方法で利
用できるデータ出力カード18の、一般化された
ブロツク図が示されている。第3図は、本発明の
方法を実施するために利用できる回路の一例を一
般的に表現することを意図したものである。
用できるデータ出力カード18の、一般化された
ブロツク図が示されている。第3図は、本発明の
方法を実施するために利用できる回路の一例を一
般的に表現することを意図したものである。
図からわかるように、データ出力カード18
は、出力バス16と専用ケーブル20の間に結合
されている。第1プロセツサ10がPS/2パー
ソナル・コンピユータからなる場合、出力バス1
6は、第1プロセツサ10内のプロセツサによつ
て書き込まれる16本のデータ線を含む。図のよう
に、本発明のこの実施例では、データ線D0−D
7は、ラツチ34および36に結合されており、
データ線D8−D15は、ラツチ38および40
に結合されている。これらのラツチを選択的にエ
ネーブルすることによつて、出力バス16から供
給されたデータを一時的に記憶し、その後そのデ
ータをデータ・ドライバ42を介して、出力線に
供給することが可能になる。この出力線は、後で
より詳細に説明するようにして、専用ケーブル2
0を介してデータ収集カード22に結合される。
は、出力バス16と専用ケーブル20の間に結合
されている。第1プロセツサ10がPS/2パー
ソナル・コンピユータからなる場合、出力バス1
6は、第1プロセツサ10内のプロセツサによつ
て書き込まれる16本のデータ線を含む。図のよう
に、本発明のこの実施例では、データ線D0−D
7は、ラツチ34および36に結合されており、
データ線D8−D15は、ラツチ38および40
に結合されている。これらのラツチを選択的にエ
ネーブルすることによつて、出力バス16から供
給されたデータを一時的に記憶し、その後そのデ
ータをデータ・ドライバ42を介して、出力線に
供給することが可能になる。この出力線は、後で
より詳細に説明するようにして、専用ケーブル2
0を介してデータ収集カード22に結合される。
また、出力バス16には、プログラマブル・オ
プシヨン選択ID回路(POS ID)46およびプロ
グラマブル・オプシヨン選択回路(POSオプシ
ヨン選択回路)48も結合されている。これらの
回路は、PS/2パーソナル・コンピユータに関
連する当技術分野で周知の方式で、出力バス16
に結合されている各周辺回路カードまたはデバイ
スのアドレスおよび識別の指示をプロセツサに自
動的に与えるために用いられる。アドレス・デコ
ード回路50を利用して、データ出力カード18
に供給されたアドレス・バイトをデコードするこ
とが好ましい。
プシヨン選択ID回路(POS ID)46およびプロ
グラマブル・オプシヨン選択回路(POSオプシ
ヨン選択回路)48も結合されている。これらの
回路は、PS/2パーソナル・コンピユータに関
連する当技術分野で周知の方式で、出力バス16
に結合されている各周辺回路カードまたはデバイ
スのアドレスおよび識別の指示をプロセツサに自
動的に与えるために用いられる。アドレス・デコ
ード回路50を利用して、データ出力カード18
に供給されたアドレス・バイトをデコードするこ
とが好ましい。
制御論理回路/状態シーケンサ54は、プログ
ラマブル・アレイ論理機構を利用して実施するこ
とが好ましく、これを利用して、ラツチ34,3
6,38,40の動作を制御するLAT 0,
LAT 1,LAT 2,LAT 3などの制御信号
を発生する。さらに図3に示す実施例では、制御
論理回路/状態シーケンサ54を利用して、長さ
フラグ回路56を介してフツク長フラグをセツト
する。フツク長フラグは、第1プロセツサ10か
ら出力されているデータが、2バイトのデータま
たは4バイトのデータからなつているのか否かを
示すために利用される。
ラマブル・アレイ論理機構を利用して実施するこ
とが好ましく、これを利用して、ラツチ34,3
6,38,40の動作を制御するLAT 0,
LAT 1,LAT 2,LAT 3などの制御信号
を発生する。さらに図3に示す実施例では、制御
論理回路/状態シーケンサ54を利用して、長さ
フラグ回路56を介してフツク長フラグをセツト
する。フツク長フラグは、第1プロセツサ10か
ら出力されているデータが、2バイトのデータま
たは4バイトのデータからなつているのか否かを
示すために利用される。
上述した本発明の重要な様態によれば、いくつ
かの一義的に識別可能な要素または「フツク」を
ソフトウエア・アプリケーシヨン内に挿入し、こ
れを用いて、開発中のソフトウエア・アプリケー
シヨンのパフオーマンスを追跡する。本発明のこ
の図の実施例では、この情報は2バイトまたは4
バイトのデータからなり、この情報は、長さフラ
ツグ回路56から専用ケーブル20を介してデー
タ収集カード22に供給される。
かの一義的に識別可能な要素または「フツク」を
ソフトウエア・アプリケーシヨン内に挿入し、こ
れを用いて、開発中のソフトウエア・アプリケー
シヨンのパフオーマンスを追跡する。本発明のこ
の図の実施例では、この情報は2バイトまたは4
バイトのデータからなり、この情報は、長さフラ
ツグ回路56から専用ケーブル20を介してデー
タ収集カード22に供給される。
図4に関して後で説明するようにして、データ
収集カード22がこれらの信号を利用して、制御
信号LS0およびLS1を発生する。これらの信号
は、ラツチ34,36,38および40の出力を
順次エネーブルするためデマルチプレクサ44に
供給される。最後に、FIRSTフラグ回路58を
利用して、各フツク内の最初のデータ・フレーム
を識別するための信号を発生する。この信号は、
専用ケーブル20を介してデータ収集カード22
に供給される。ソフトウエア・アプリケーシヨン
監視データの転送中に割込みその他の中断が発生
した場合に起こり得る混乱を防ぐため、これを利
用することが好ましい。
収集カード22がこれらの信号を利用して、制御
信号LS0およびLS1を発生する。これらの信号
は、ラツチ34,36,38および40の出力を
順次エネーブルするためデマルチプレクサ44に
供給される。最後に、FIRSTフラグ回路58を
利用して、各フツク内の最初のデータ・フレーム
を識別するための信号を発生する。この信号は、
専用ケーブル20を介してデータ収集カード22
に供給される。ソフトウエア・アプリケーシヨン
監視データの転送中に割込みその他の中断が発生
した場合に起こり得る混乱を防ぐため、これを利
用することが好ましい。
次に第4図を参照すると、本発明の方法で利用
できるデータ収集カード22の一般化されたブロ
ツク図が示されている。図のように、データ出力
カード18から専用ケーブル20を介して供給さ
れたデータが、8ビツト・データ・ラツチ60を
介してデータ(DATA)線に98に供給される。
本発明の方法によれば、このデータは、この図に
開示されている回路に類似の回路を利用して処理
することが出来る。
できるデータ収集カード22の一般化されたブロ
ツク図が示されている。図のように、データ出力
カード18から専用ケーブル20を介して供給さ
れたデータが、8ビツト・データ・ラツチ60を
介してデータ(DATA)線に98に供給される。
本発明の方法によれば、このデータは、この図に
開示されている回路に類似の回路を利用して処理
することが出来る。
制御回路62は、標準TTL論理回路を用いて
実施することが好ましく、本発明の方法によるソ
フトウエア・アプリケーシヨンの監視および開発
技法を実施しようと試みる者が所望する手法に適
応するように、変更することができる。図のよう
に、制御回路62を利用して、制御信号LS0お
よびLS1を発生する。これらの信号は、データ
出力カードの制御論理回路/状態シーケンサ54
の生成するHALF HOOK信号またはFULL
HOOK信号に応答して、デマルチプレクサ44
(図3参照)を動作させる。
実施することが好ましく、本発明の方法によるソ
フトウエア・アプリケーシヨンの監視および開発
技法を実施しようと試みる者が所望する手法に適
応するように、変更することができる。図のよう
に、制御回路62を利用して、制御信号LS0お
よびLS1を発生する。これらの信号は、データ
出力カードの制御論理回路/状態シーケンサ54
の生成するHALF HOOK信号またはFULL
HOOK信号に応答して、デマルチプレクサ44
(図3参照)を動作させる。
また、制御回路62は、データ収集カード22
内のメモリ・デバイスがデータ出力カード18か
ら生成されたデータを速やかに記憶できるのに十
分な周波数で動作する、発振器64の出力をエネ
ーブルすることが好ましい。図の実施例では、8
メガヘルツの発振器64を用いている。次に、発
振器64の出力が、クロツク回路66に供給され
る。クロツク回路66は、発振器64から出力さ
れたパルスを同期させる、システム・クロツク信
号を供給する働きをする。次にこのクロツク信号
が、状態シーケンサ68およびアドレス・カウン
タ78に供給され、データ収集カード22内の動
作が正確に順序付けできるようになる。
内のメモリ・デバイスがデータ出力カード18か
ら生成されたデータを速やかに記憶できるのに十
分な周波数で動作する、発振器64の出力をエネ
ーブルすることが好ましい。図の実施例では、8
メガヘルツの発振器64を用いている。次に、発
振器64の出力が、クロツク回路66に供給され
る。クロツク回路66は、発振器64から出力さ
れたパルスを同期させる、システム・クロツク信
号を供給する働きをする。次にこのクロツク信号
が、状態シーケンサ68およびアドレス・カウン
タ78に供給され、データ収集カード22内の動
作が正確に順序付けできるようになる。
状態シーケンサ68と共に、16ビツト・タイマ
70およびコマンド・バイト回路72を利用し
て、時間タグおよびコマンド・ヘツダ・データ・
フレームを生成する。これらは、後でデータ線9
8に供給されてタグ付きデータ・フレーム126
(図2参照)を形成する。
70およびコマンド・バイト回路72を利用し
て、時間タグおよびコマンド・ヘツダ・データ・
フレームを生成する。これらは、後でデータ線9
8に供給されてタグ付きデータ・フレーム126
(図2参照)を形成する。
次に、本発明の重要な1特徴によれば、データ
収集カード22は、バンク切替式メモリ・システ
ムを利用して、データ出力カード18から出力さ
れたデータを高速で記憶できるようにすることが
好ましい。新世代プロセツサ用のソフトウエア・
アプリケーシヨンの開発および監視が、しばしば
旧世代マシンを用いて行なわれ、使用するプロセ
ツサ同志の速度が異なるため、この監視プロセス
中に収集されたデータをできる限り速く記憶する
ことが是非とも必要であるという事実を考慮すれ
ば、このことは特に重要である。
収集カード22は、バンク切替式メモリ・システ
ムを利用して、データ出力カード18から出力さ
れたデータを高速で記憶できるようにすることが
好ましい。新世代プロセツサ用のソフトウエア・
アプリケーシヨンの開発および監視が、しばしば
旧世代マシンを用いて行なわれ、使用するプロセ
ツサ同志の速度が異なるため、この監視プロセス
中に収集されたデータをできる限り速く記憶する
ことが是非とも必要であるという事実を考慮すれ
ば、このことは特に重要である。
第4図のデータ収集カード22内に示された実
施例によれば、本発明では、別々の2つのメモ
リ、すなわちバツフア74とバツフア76を利用
している。既知のバンク切替式メモリ技法と同様
に、データ線98からデータ入力は、Aデータ・
ドライバ90を介してバツフア74に、またはB
データ・ドライバ94を介してバツフア76に供
給することが好ましい。それと同時に、第2プロ
セツサ26からの13ビツト・アドレス信号が、入
出力バス24を経てアドレス(ADDRESS)線
80を介してデータ収集カード22に供給され
る。このアドレス情報は次に、Bアドレス・ドラ
イバ88によつてバツフア74に、またはAアド
レス・ドライバ84によつてバツフア76に供給
される。アドレス・カウンタ78を利用して、当
技術分野で周知の方式で、これらのアドレスを増
分し、増分されたアドレスを、Aアドレス・ドラ
イバ82を介してバツフア74に、またはBアド
レス・ドライバ86を介してバツフア76に供給
する。
施例によれば、本発明では、別々の2つのメモ
リ、すなわちバツフア74とバツフア76を利用
している。既知のバンク切替式メモリ技法と同様
に、データ線98からデータ入力は、Aデータ・
ドライバ90を介してバツフア74に、またはB
データ・ドライバ94を介してバツフア76に供
給することが好ましい。それと同時に、第2プロ
セツサ26からの13ビツト・アドレス信号が、入
出力バス24を経てアドレス(ADDRESS)線
80を介してデータ収集カード22に供給され
る。このアドレス情報は次に、Bアドレス・ドラ
イバ88によつてバツフア74に、またはAアド
レス・ドライバ84によつてバツフア76に供給
される。アドレス・カウンタ78を利用して、当
技術分野で周知の方式で、これらのアドレスを増
分し、増分されたアドレスを、Aアドレス・ドラ
イバ82を介してバツフア74に、またはBアド
レス・ドライバ86を介してバツフア76に供給
する。
本発明のデータ収集カード22は、バンク切替
式メモリ・ストレージ技法でバツフア74および
バツフア76を利用する。すなわち、Bデータ・
ドライバ94がエネーブルされていない間に、デ
ータがデータ線98およびAデータ・ドライバ9
0を介してバツフア74に供給される。データが
バツフア74に入力されている間、以前にバツフ
ア76に入力されたデータは、Bデータ・ドライ
バ96が非動作状態である間に入出力バス24を
介してAデータ・ドライバ92を用いて第2プロ
セツサ26に供給される。
式メモリ・ストレージ技法でバツフア74および
バツフア76を利用する。すなわち、Bデータ・
ドライバ94がエネーブルされていない間に、デ
ータがデータ線98およびAデータ・ドライバ9
0を介してバツフア74に供給される。データが
バツフア74に入力されている間、以前にバツフ
ア76に入力されたデータは、Bデータ・ドライ
バ96が非動作状態である間に入出力バス24を
介してAデータ・ドライバ92を用いて第2プロ
セツサ26に供給される。
逆に、バツフア74が満杯になつた後、データ
はBデータ・ドライバ94を介してバツフア76
に供給され、その間に以前に記録されたデータ
は、Bデータ・ドライバ96を介してバツフア7
4から外へ出される。こうして、一方のバツフア
が必ず満たされていき、それと同時に、もう一方
のバツフアが空になつていく。この特定の技法に
より、現在の最新のプロセツサが通常の約2倍の
速度でデータを受け取ることが可能になり、した
がつて、本発明のソフトウエアの監視および開発
システムで、長時間にわたつて非常に詳細な追跡
情報を連続して記録できるようになる。
はBデータ・ドライバ94を介してバツフア76
に供給され、その間に以前に記録されたデータ
は、Bデータ・ドライバ96を介してバツフア7
4から外へ出される。こうして、一方のバツフア
が必ず満たされていき、それと同時に、もう一方
のバツフアが空になつていく。この特定の技法に
より、現在の最新のプロセツサが通常の約2倍の
速度でデータを受け取ることが可能になり、した
がつて、本発明のソフトウエアの監視および開発
システムで、長時間にわたつて非常に詳細な追跡
情報を連続して記録できるようになる。
最後に、図5を参照すると、本発明の方法によ
る監視データの収集を示す論理流れ図が示されて
いる。図のように、処理は、ブロツク130から
始まり、その後ブロツク132に進んで、データ
収集カード22(第4図参照)内のバツフアにデ
ータを記憶する。次に、ブロツク134で、現在
使用されているバツフアが満杯であるか否か判定
し、満杯でなければ、ブロツク132に戻つて、
追加のデータをそのバツフアに記憶する。
る監視データの収集を示す論理流れ図が示されて
いる。図のように、処理は、ブロツク130から
始まり、その後ブロツク132に進んで、データ
収集カード22(第4図参照)内のバツフアにデ
ータを記憶する。次に、ブロツク134で、現在
使用されているバツフアが満杯であるか否か判定
し、満杯でなければ、ブロツク132に戻つて、
追加のデータをそのバツフアに記憶する。
ブロツク134で現在使用しているバツフアが
満杯であると判定された場合は、ブロツク136
で、データ収集カード22のバンク切替式メモ
リ・システム内の第2バツフアに切り替える。次
に、満杯のバツフア内に保持されているデータ
が、第4図に関して上述した方法で、第2プロセ
ツサ26内のメモリに出力される。その後、ブロ
ツク140で、追加のデータを受け取つているか
否かを判定し、層である場合は、ブロツク132
に戻つて、バツフア内に追加のデータを記憶す
る。追加のデータを受け取つていない場合は、ブ
ロツク142で、処理が終了する。
満杯であると判定された場合は、ブロツク136
で、データ収集カード22のバンク切替式メモ
リ・システム内の第2バツフアに切り替える。次
に、満杯のバツフア内に保持されているデータ
が、第4図に関して上述した方法で、第2プロセ
ツサ26内のメモリに出力される。その後、ブロ
ツク140で、追加のデータを受け取つているか
否かを判定し、層である場合は、ブロツク132
に戻つて、バツフア内に追加のデータを記憶す
る。追加のデータを受け取つていない場合は、ブ
ロツク142で、処理が終了する。
以上の記述を参照すれば、本発明者が、既知の
以前のソフトウエアの監視および開発の技法のあ
らゆる欠点を伴わないソフトウエアの監視および
開発システムを創作したことを当業者なら了解さ
れよう。開発中のソフトウエアを最小限の数の一
義的に識別可能な要素または「フツク」と共にロ
ードし、それらのフツクに出会うと、各フツクに
関連する所定のデータ・フレームを出力すること
により、既知のソフトウエアに基づく監視および
開発システムに必要であつたプロセツサ・オーバ
ヘツドおよび出力バス空間が不要になる。
以前のソフトウエアの監視および開発の技法のあ
らゆる欠点を伴わないソフトウエアの監視および
開発システムを創作したことを当業者なら了解さ
れよう。開発中のソフトウエアを最小限の数の一
義的に識別可能な要素または「フツク」と共にロ
ードし、それらのフツクに出会うと、各フツクに
関連する所定のデータ・フレームを出力すること
により、既知のソフトウエアに基づく監視および
開発システムに必要であつたプロセツサ・オーバ
ヘツドおよび出力バス空間が不要になる。
次に、これらのデータ・フレームを第2プロセ
ツサに高速転送することにより、既知のハードウ
エアに基づくソフトウエアの監視および開発技法
に付随する問題が回避される。そうすると、第2
プロセツサによつて、特定のフツクに関連する各
データ・フレームの分析およびタグ付けを、「オ
フライン」で行なうことができ、第1世代プロセ
ツサと第2世代プロセツサの速度が異なつても、
開発中のソフトウエア・アプリケーシヨンから集
められたデータに大きなギヤツプを発生すること
はない。
ツサに高速転送することにより、既知のハードウ
エアに基づくソフトウエアの監視および開発技法
に付随する問題が回避される。そうすると、第2
プロセツサによつて、特定のフツクに関連する各
データ・フレームの分析およびタグ付けを、「オ
フライン」で行なうことができ、第1世代プロセ
ツサと第2世代プロセツサの速度が異なつても、
開発中のソフトウエア・アプリケーシヨンから集
められたデータに大きなギヤツプを発生すること
はない。
F 発明の効果
使用中のプロセツサに過度の負荷を与えること
なく、またハードウエア監視アプリケーシヨン用
の高度に洗練された高速プロセツサを必要とする
こともなしに、開発中のソフトウエア・アプリケ
ーシヨンの長時間にわたる非常に詳細な追跡が可
能になる。
なく、またハードウエア監視アプリケーシヨン用
の高度に洗練された高速プロセツサを必要とする
こともなしに、開発中のソフトウエア・アプリケ
ーシヨンの長時間にわたる非常に詳細な追跡が可
能になる。
第1図は、本発明の一方法を実施するために利
用できるシステムの図である。第2図は、本発明
のソフトウエア監視方法の概略図である。第3図
は、本発明の方法と共に利用できるデータ出力カ
ードの一般化されたブロツク図である。第4図
は、本発明の方法と共に利用できるデータ収集カ
ードの一般化されたブロツク図である。第5図
は、本発明の方法による監視データ収集を示す、
論理の流れ図である。 10……第1プロセツサ、16……出力バス、
18……データ出力カード、20……専用ケーブ
ル、22……データ収集カード、24……入出力
バス、26……第2プロセツサ、54……制御論
理回路/状態シーケンサ、74……バツフア1、
76……バツフア2、82,84,90,92…
…Aアドレス・ドライバ、86,88,94,9
6……Bアドレス・ドライバ、100……開発ソ
フトウエア、126……タグ付きデータ・フレー
ム。
用できるシステムの図である。第2図は、本発明
のソフトウエア監視方法の概略図である。第3図
は、本発明の方法と共に利用できるデータ出力カ
ードの一般化されたブロツク図である。第4図
は、本発明の方法と共に利用できるデータ収集カ
ードの一般化されたブロツク図である。第5図
は、本発明の方法による監視データ収集を示す、
論理の流れ図である。 10……第1プロセツサ、16……出力バス、
18……データ出力カード、20……専用ケーブ
ル、22……データ収集カード、24……入出力
バス、26……第2プロセツサ、54……制御論
理回路/状態シーケンサ、74……バツフア1、
76……バツフア2、82,84,90,92…
…Aアドレス・ドライバ、86,88,94,9
6……Bアドレス・ドライバ、100……開発ソ
フトウエア、126……タグ付きデータ・フレー
ム。
Claims (1)
- 【特許請求の範囲】 1 出力バスを有する第1プロセツサ内で選択さ
れたソフトウエア・アプリケーシヨンのパフオー
マンスを監視する方法であつて、 一義的に識別可能な限られた数の要素を、前記
の選択されたソフトウエア・アプリケーシヨン内
の選択された位置に挿入するステツプと、 前記第1プロセツサ内の前記ソフトウエア・ア
プリケーシヨンを処理するステツプと、 前記の選択されたソフトウエア・アプリケーシ
ヨンの処理中に一義的に識別可能な前記に要素と
出会つたことに応答して、一義的に識別可能な前
記の各要素の識別を、選択されたデータ・フレー
ムと共に、自動的に前記出力バスに供給するステ
ツプと、 メモリ手段を伴う第2プロセツサを前記出力バ
スに結合するステツプと、 前記識別および前記の選択されたデータ・フレ
ームのそれぞれを経過時間値と関連付けるステツ
プと、 前記識別、前記選択データ・フレーム、および
前記経過時間値のそれぞれを前記第2プロセツサ
に付髄する前記メモリ手段に記憶するステツプ
と、 を含むことを特徴とするソフトウエアの監視方
法。 2 さらに、前記識別、前記選択データ・フレー
ム、および前記経過時間値のそれぞれを記憶する
前に、それらに識別用ヘツダ・フレームを関連付
けるステツプを含むことを特徴とする、請求項1
に記載のソフトウエアの監視方法。 3 さらに、前記識別及び前記選択データ・フレ
ームが、それらを記憶できる速度を越える速度で
前記出力バスに供給される場合に、前記第2プロ
セツサに付髄する前記メモリ手段にオーバーラン
指示を記憶するステツプを含むことを特徴とす
る、請求項1に記載のソフトウエアの監視方法。 4 出力バスを有する第1プロセツサ内で選択さ
れたソフトウエア・アプリケーシヨンのパフオー
マンスを監視する装置であつて、 一義的に識別可能な限られた数の要素を、前記
の選択されたソフトウエア・アプリケーシヨン内
の選択された位置に挿入する手段と、 前記の選択されたソフトウエア・アプリケーシ
ヨンの処理中に一義的に識別可能な前記の要素と
出会つたことに応答して、一義的に識別可能な前
記の各要素の識別を、選択されたデータ・フレー
ムと共に、自動的に前記出力バスに供給する手段
と、 前記第1プロセツサにおける前記出力バスに接
続され、メモリ手段を伴う第2プロセツサ手段
と、 前記識別および前記の選択されたデータ・フレ
ームのそれぞれを経過時間値と関連付ける手段
と、 前記識別、前記選択データ・フレーム、および
前記経過時間値のそれぞれを前記第2プロセツサ
に付髄する前記メモリ手段に記憶する手段と、 を含むことを特徴とするソフトウエアの監視装
置。 5 さらに、前記識別および前記選択データ・フ
レームが、それらを記憶できる速度を越える速度
で前記メモリ手段に供給される場合に、前記第2
プロセツサに付髄する前記メモリ手段にオーバー
ラン指示を記憶する手段を含むことを特徴とする
請求項4に記載のソフトウエアの監視装置。 6 さに前記メモリ手段がバンク切替式メモリ装
置を含むことを特徴とする請求項4に記載のソフ
トウエアの監視装置。 7 さらに前記第2プロセツサに結合された磁気
デイスク装置手段を含むことを特徴とする請求項
6に記載のソフトウエアの監視装置。 8 前記識別および前記選択データ・フレームを
前記第2プロセツサに供給する前記手段が、前記
第1プロセツサの前記出力バスに結合されたデー
タ出力カードを含むことを特徴とする請求項4に
記載のソフトウエアの監視装置。 9 前記識別および前記選択データ・フレームを
前記第2プロセツサに供給する前記手段が、専用
ケーブルを用いて前記データ出力カードに結合さ
れたデータ収集カードを含むことを特徴とする請
求項4に記載のソフトウエアの監視装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US458045 | 1989-12-27 | ||
| US07/458,045 US5121501A (en) | 1989-12-27 | 1989-12-27 | First processor inserting hooks into software and sending unique identifications to output bus and second processor associating data frames and time with these unique identifications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03202927A JPH03202927A (ja) | 1991-09-04 |
| JPH0467219B2 true JPH0467219B2 (ja) | 1992-10-27 |
Family
ID=23819136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2330987A Granted JPH03202927A (ja) | 1989-12-27 | 1990-11-30 | 選択されたソフトウエアの監視方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5121501A (ja) |
| EP (1) | EP0435499B1 (ja) |
| JP (1) | JPH03202927A (ja) |
| DE (1) | DE69028190T2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297274A (en) * | 1991-04-15 | 1994-03-22 | International Business Machines Corporation | Performance analysis of program in multithread OS by creating concurrently running thread generating breakpoint interrupts to active tracing monitor |
| US5333304A (en) * | 1991-05-03 | 1994-07-26 | International Business Machines Corporation | Method and apparatus for software application evaluation utilizing compiler applications |
| US5265254A (en) * | 1991-08-14 | 1993-11-23 | Hewlett-Packard Company | System of debugging software through use of code markers inserted into spaces in the source code during and after compilation |
| US5450586A (en) * | 1991-08-14 | 1995-09-12 | Hewlett-Packard Company | System for analyzing and debugging embedded software through dynamic and interactive use of code markers |
| US5369770A (en) * | 1992-11-02 | 1994-11-29 | Microsoft Corporation | Standardized protected-mode interrupt manager |
| US5452457A (en) * | 1993-01-29 | 1995-09-19 | International Business Machines Corporation | Program construct and methods/systems for optimizing assembled code for execution |
| US5442740A (en) * | 1993-07-13 | 1995-08-15 | International Business Machines Corporation | Method and apparatus for visual display of program performance trace data |
| GB9320052D0 (en) * | 1993-09-29 | 1993-11-17 | Philips Electronics Uk Ltd | Testing and monitoring of programmed devices |
| EP0679995B1 (en) * | 1994-04-26 | 2000-10-04 | Sun Microsystems, Inc. | Method and apparatus for encoding data to be self-describing |
| US5642478A (en) * | 1994-12-29 | 1997-06-24 | International Business Machines Corporation | Distributed trace data acquisition system |
| US5872909A (en) * | 1995-01-24 | 1999-02-16 | Wind River Systems, Inc. | Logic analyzer for software |
| WO1996038733A1 (en) * | 1995-06-02 | 1996-12-05 | Pure Software, Inc. | Remote monitoring of computer programs |
| US5778169A (en) * | 1995-08-07 | 1998-07-07 | Synopsys, Inc. | Computer system having improved regression testing |
| US5748878A (en) * | 1995-09-11 | 1998-05-05 | Applied Microsystems, Inc. | Method and apparatus for analyzing software executed in embedded systems |
| US5949972A (en) * | 1996-08-23 | 1999-09-07 | Compuware Corporation | System for memory error checking in an executable |
| US6106571A (en) * | 1998-01-29 | 2000-08-22 | Applied Microsystems Corporation | Relocatable instrumentation tags for testing and debugging a computer program |
| US6708180B1 (en) | 1998-08-14 | 2004-03-16 | International Business Machines Corporation | Method and apparatus for runtime remediation of object-code instructions in a computer program |
| US6336184B1 (en) | 1998-08-14 | 2002-01-01 | International Business Machines Corporation | Method and apparatus for performing a trap operation in an information handling system |
| US6973417B1 (en) | 1999-11-05 | 2005-12-06 | Metrowerks Corporation | Method and system for simulating execution of a target program in a simulated target system |
| US7093234B2 (en) * | 2001-08-24 | 2006-08-15 | International Business Machines Corporation | Dynamic CPU usage profiling and function call tracing |
| US6983453B2 (en) * | 2001-08-30 | 2006-01-03 | International Business Machines Corporation | Method and system for obtaining performance data from software compiled with or without trace hooks |
| US8136096B1 (en) | 2004-07-23 | 2012-03-13 | Green Hills Software, Inc. | Backward post-execution software debugger |
| US8271955B1 (en) | 2004-07-23 | 2012-09-18 | Green Hille Software, Inc. | Forward post-execution software debugger |
| US8132159B1 (en) | 2004-07-23 | 2012-03-06 | Green Hills Software, Inc. | Post-execution software debugger with event display |
| US8015552B1 (en) | 2004-07-23 | 2011-09-06 | Green Hills Software, Inc. | Post-execution software debugger with coverage display |
| US7653899B1 (en) | 2004-07-23 | 2010-01-26 | Green Hills Software, Inc. | Post-execution software debugger with performance display |
| CN103221926B (zh) * | 2010-11-26 | 2015-09-30 | 三菱电机株式会社 | 程序生成装置以及程序生成方法 |
| US10365995B2 (en) * | 2015-08-04 | 2019-07-30 | Entit Software Llc | Composing future application tests including test action data |
| CN114219266A (zh) * | 2021-12-10 | 2022-03-22 | 中信银行股份有限公司 | 一种软件研发监测方法、装置、设备及可读存储介质 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445192A (en) * | 1980-11-25 | 1984-04-24 | Hewlett-Packard Company | Logic state analyzer with time and event count measurement between states |
| JPS57157362A (en) * | 1981-03-25 | 1982-09-28 | Hitachi Ltd | Method and apparatus of execution path career data pickup for architecture program |
| US4435759A (en) * | 1981-06-15 | 1984-03-06 | International Business Machines Corporation | Hardware monitor for obtaining processor software/hardware interrelationships |
| US4442491A (en) * | 1981-06-23 | 1984-04-10 | General Dynamics Corporation | Training evaluation process |
| JPS5816356A (ja) * | 1981-07-20 | 1983-01-31 | Nec Corp | コンピユ−タインストラクシヨン実行時間測定装置 |
| US4574351A (en) * | 1983-03-03 | 1986-03-04 | International Business Machines Corporation | Apparatus for compressing and buffering data |
| US4636940A (en) * | 1983-03-31 | 1987-01-13 | Hewlett-Packard Company | Logic analyzer using source program or other user defined symbols in the trace specification and the trace listing |
| US4660145A (en) * | 1984-02-03 | 1987-04-21 | Sundstrad Data Control, Inc. | System for compressing aircraft flight data utilizing a multilevel time format |
| US4651298A (en) * | 1984-05-30 | 1987-03-17 | The United States Of America As Represented By The Secretary Of The Air Force | Selection of data from busses for test |
| US4937740A (en) * | 1985-09-18 | 1990-06-26 | Cadre Technologies, Inc. | Real time software analyzing system for storing selective m-bit addresses based upon correspondingly generated n-bit tags |
| US4807282A (en) * | 1985-12-30 | 1989-02-21 | International Business Machines Corp. | Programmable P/C compatible communications card |
| US5051944A (en) * | 1986-04-17 | 1991-09-24 | Ncr Corporation | Computer address analyzer having a counter and memory locations each storing count value indicating occurrence of corresponding memory address |
| US4821178A (en) * | 1986-08-15 | 1989-04-11 | International Business Machines Corporation | Internal performance monitoring by event sampling |
| US4797881A (en) * | 1987-03-12 | 1989-01-10 | Sytek, Inc. | Bridge system for connecting networks |
| JPS63282539A (ja) * | 1987-05-13 | 1988-11-18 | Nec Corp | プログラム任意区間のcpu時間測定方式 |
| US4827411A (en) * | 1987-06-15 | 1989-05-02 | International Business Machines Corporation | Method of maintaining a topology database |
-
1989
- 1989-12-27 US US07/458,045 patent/US5121501A/en not_active Expired - Lifetime
-
1990
- 1990-11-30 JP JP2330987A patent/JPH03202927A/ja active Granted
- 1990-12-07 EP EP90313361A patent/EP0435499B1/en not_active Expired - Lifetime
- 1990-12-07 DE DE69028190T patent/DE69028190T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5121501A (en) | 1992-06-09 |
| JPH03202927A (ja) | 1991-09-04 |
| EP0435499B1 (en) | 1996-08-21 |
| DE69028190T2 (de) | 1997-02-06 |
| EP0435499A2 (en) | 1991-07-03 |
| DE69028190D1 (de) | 1996-09-26 |
| EP0435499A3 (en) | 1992-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0467219B2 (ja) | ||
| US5630102A (en) | In-circuit-emulation event management system | |
| US6175914B1 (en) | Processor including a combined parallel debug and trace port and a serial port | |
| US5978902A (en) | Debug interface including operating system access of a serial/parallel debug port | |
| EP0528585B1 (en) | Data processing system with internal instruction cache | |
| US6167536A (en) | Trace cache for a microprocessor-based device | |
| US4276595A (en) | Microinstruction storage units employing partial address generators | |
| US6173353B1 (en) | Method and apparatus for dual bus memory transactions | |
| US6041406A (en) | Parallel and serial debug port on a processor | |
| US6052774A (en) | Apparatus and method for identifying exception routines indicated by instruction address issued with an instruction fetch command | |
| JPS6010358A (ja) | 内部分散型システム計測監視装置 | |
| EP0059842A2 (en) | Data processing system with a plurality of peripheral devices | |
| CA1080365A (en) | Data security system employing automatic time stamping mechanism | |
| EP0762279A1 (en) | Data processor with built-in emulation circuit | |
| JPS634217B2 (ja) | ||
| US5987578A (en) | Pipelining to improve the interface of memory devices | |
| AU615542B2 (en) | Delayed cache write enable circuit for a dual bus microcomputer system with an 80386 and 82385 | |
| GB2329048A (en) | A debugger interface unit with a stepping mode | |
| US4339795A (en) | Microcontroller for controlling byte transfers between two external interfaces | |
| US5930470A (en) | Debugging system and debugging method | |
| EP1184790B1 (en) | Trace cache for a microprocessor-based device | |
| US4339796A (en) | System for generating a plurality of different addresses for a working memory of a microcontroller during execution of certain instructions | |
| US4339797A (en) | Microcontroller with auxiliary register for duplicating storage of data in one memory location | |
| CA1302579C (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
| GB2325764A (en) | Layering cache and architectural-specific functions to permit generic interface definition |