JPS6010358A - 内部分散型システム計測監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、測定期間中に、データ処理システムの性能特
性に関するハードウェア・データのサンプリング、収集
を行ない、それをシステム制御ソフトウェアと相互関連
づけるための、内部的に分散された方法及び装置に係る
。

［従来技術］ コンピュータ・システムの性能を測定するため、多数の
コンピュータ性能監視手段が従来技術でも多数開発され
ている。これらの監視手段は意図された種々の目標に合
わせて考案されている。これらの監視手段はソフトウェ
ア的なものと、ハードウェア的なものに区分される。ハ
ードウェア・モニタは被測定システムとは別個のもので
あり、監視用の手動挿入プローブまたはプラグ・インタ
フェースによって被測定システムに接続される。

従来の既知のモニタはすべて、基本的にはカウンタ型を
レコーダ型に大別される。カウンタ型は、複数の事象の
各々の発生数をカウントし、カウントされた出力は通常
はある種の有意の情報を表わす。レコーダ型は、定義さ
れた事象に関するデータを記録媒体上に収集する。両者
とも、通常はデータを有意にするための事後の分析を必
要とする。

ＩＢＭ社の初期のカウンタ型のモニタは、通常はプロセ
ッサの特定の状態を監視すると同時に下記のデータをカ
ウントした。

（１）全作動時間 （２）　チャネルＡ作動時間 （３）　チャネルＢ作動時間 （４）　Ｉ１０プロセスを除＜ＣＰＵ作動時間（５）、
ＣＰＵ待ち状態時のテープ装置作動時間（６）　ＣＰＵ
待ち状態時のカード装置作動時間一般的に、ソフトウェ
ア・モニタは測定中のシステムの動作に歪みを生じさせ
るという問題をかかえている。これは、ソフトウェア・
モニタが、システム内のハードウェア資源の使用につい
て、被測定中のプログラムと競合することが原因である
。

また、監視機能も２種類のものがある。その１つは、プ
ログラムに挿入されたフック（ｈｏｏｋ）命令をセンス
して監視動作を助けるものであり、他の１つは与えられ
たプログラムの特性をセンスしてそのプログラム機能を
実行するものである。フック命令として非動作命令が挿
入されており、プログラム中断を生じ、中断を生じたフ
ック命令の特性をセンスし記録する。ＩＢＭシステム／
３７０アーキテクチャのＭＣ（モニタ呼出し）命命は、
フック命令として使用するプログラム・コードが用意さ
れている。例えば、ＭＣ命令はプログラム・ルーチンに
挿入しておくことができるので、ＭＣ命令の実行回数を
カウントし、該ルーチンまたは待ち行列が他のプログラ
ムによって開始される回数を決定することができる。ハ
ードウェア・モニタはフック命令の出現をセンスしカウ
ントするのに使用されている。フック命令のないプログ
ラムの特性をセンスするのに使用されているモニタ機能
は、例えば、指定された命令のＯＰコードの出現をカラ
ン１−シ、主記憶に対するアクセスのアドレス分布を書
込んでいる。

モニタ及びその使用の背景は、Ｍ、Ｅ。

Ｄｒｕｍｍｏｎｄ、　Ｊｒ、、　”Ｅｖａｌｕａｔｉｏ
ｎ　ａｎｄ　Ｍｅａｓｕｒｅｎ＋ｅｎｔＴｅｃｈｎｉｑ
ｕｅｓ　Ｆｏｒ　Ｄｉｇｉｔａｌ　Ｃｏｍｐｕｔｅｒ　
Ｓｙｓｔｅｍ”すＰｒｅｎｔｉｃｅ−Ｈａｌｌ、　Ｉｎ
ｃ、、　１９７３に記載されている。

被監視システムに外部的に接続されたデータ処理システ
ム・ハードウェア・モニタの特許の例として、米国特許
第３３９９２９８号、同第３５８８８３７号、同第４０
６８３０４号がある。

市販のハードウェア・モニタの例として、Ｃｏｎｔｅｒ
８０２８、Ｔｅ５ｄａｔａモニタがある。

別の種類のモニタとして米国特許出願第２７３５３０号
（１９８１年６月１５日）に開示されているのは、ソフ
トウェア相関特性を有するハードウェア・モニタである
。このハードウェア・モニタは、単一プロセッサまたは
多重プロセッサに外部的に接続されてシステム内の選択
されたハードウェア事象を収集する。そして、ハードウ
ェア事象が収集のためにサンプリングされている時点に
おいて、潜在的に原因となったソフトウェア命令のアド
レスを同時に捕獲し記録することにより、収集されたハ
ードウェア事象と原因となったソフトウェア事象を関連
づける。所定のハードウェア事象のｎ番目の出現ごとに
サンプリングを行ない、原因となった命令アドレス及び
システム内の１つまたはそれ以上の他のハードウェア事
象の状態を捕獲し、原因となった命令アドレスと捕獲さ
れた命令アドレスとを相関させること′ができる。

従って捕獲された命令アドレスは、同時に収集゛された
事象と、それらの事象を生じさせるソフトウェアとを関
連づける。

前記米国特許出願第２７３５３０号は、モニタ間が相互
接続され、すべてのモニタが外部の制御プロセッサに接
続されていて、ＭＰ中の複数のＣＰＵにそれぞれ接続さ
れている複数の外部モニタも開示している。制御プロセ
ッサは、モニタに読取りコマンドを出し、監視されてい
るＣＰＵの事象の捕獲及び出力を同期させる。このよう
に、制御プロセッサでは、捕獲された事象をグループで
収集し、読取りコマンドの各々から一生じる１組の出力
事象としてグループごとに受取り、記録する。

［発明が解決しようとする問題点コ ＬＳＩ技術によって構築されるデータ処理システムでは
、ＣＰＵによって外部のハードウェア・モニタにユーザ
・プローブを接続するのを妨げ、且つ、外部のハードウ
ェア、モニタのインタフェース・コネクタにすべての必
要なモニタ信号を送る線を結線するのに不十分なモジュ
ール・ピン数しか得られないと言う問題点がある。

（１）従って本発明の目的は：ＬＳＩ技術によって製作
されたデータ処理システムに独自の監視機能を内蔵させ
ることである。

（２）データ処理システムの異なった主要なハードウェ
ア装置内に複数の計測表装置（ＩＴＵ）を分散して埋込
む゛ことにより、システム・モニタ及びプログラム・モ
ニタの技術を拡げ、ＩＴＵによってハードウェア事象の
抽出・収集をローカルに行なえるようにすることである
。

（３）　システムのコンツル、例えばＩ　８Ｍ３０３３
コンツルにおいて、（ａ）外部的に接続されたハードウ
ェア・モニタ、または（ｂ）ソフトウェア監視プログラ
ム、または（ｃ）内部的に集中化されたハードウェア・
モニタによって取得可能な範囲を越えたハードウェア・
モニタを得ること。

（４）　ＭＰにおいて、新しいＬＳＩ技術によっては得
られない広範なプロセッサ間の監視を従来の外部モニタ
を用いて可能にすること。

（５）　データ処理システムに組込まれた独自の計測監
視機能を設はサンプリングされたハードウェア信号と関
連ソフトウェアを相関させること。

（６）　システムの中に点在しているハードウェア信号
をサンプリング、収集し、サンプル信号の１つはシステ
ムの中の各ＣＰＵの命令カウンタにある命令アドレスで
あって、収集されたデータとその命令アドレスを含むソ
フトウェアとの相関を可能にすること。

（７）　プログラム・アドレス空間識別子及び注釈コー
ドを含む点在するハードウェア信号を同時にサンプリン
グ、収集し、ハードウェア信号と専用ユーザ・プログラ
ム・ルーチンとを関連づけること。

（８）点在するハードウェア信号を同時に収集し、収集
された信号を、最後に実行された追跡命令の実行時刻（
Ｔ　ＯＤ）を刻印し、それによって、前に実行された追
跡命令によって生成された追跡テーブル項目にある注釈
フィールドを使用できるようにし、収集されたハードウ
ェア信号と、ハードウェア信号を生じた特定のソフトウ
ェア・ルーチンとを関連づけること。時刻の刻印された
追跡命令は、追跡表項目にある注釈フィールドが、共通
領域ルーチン及びデータを有する複数のアドレス空間を
同時にサポートするオペレーティング・システムの命令
アドレスの場合のような、ユーザ・プログラム識別があ
いまいなことがある場合のプログラム識別を解決できる
ようにすることにより、捕獲された命令アドレスよりも
高いレベルのソフトウェア分解能を与える。

［問題点を解決するための手段］ 複数の計測表装置（ＩＴＵ）は、それぞれのＩＴＵによ
って収集される夫々の信号の発生場所にに近い場所で、
システムに組込まれたハードウェア装置である。このよ
うなＩＴＵは計測専用にすることができる、即ち、これ
らのＩＴＵは、ハードウェア・アレイを、システムの回
りに分布された診断アレイ装置と共用し、診断のため連
続的に信号を集めることができる。若し、アレイが計測
及び診断を目的として共用されるなら、状況によっては
任意の所定の時点で、いずれか一方の目的のためにのみ
、前記アレイを呼出すことができる。

ＩＴＵは、各々のＣＰＵの、システム制御装置（ＳＣＥ
）、チャネル・プロセッサ、主記憶制御装置（ＰＭＣ）
等のような、システム内のハードウェア装置の中に置く
ことができる。どのハードウェア装置にも２つ以上のＩ
ＴＵを置くことができる。例えば、ＣＰＵでは、命令装
置、実行装置及びキャッシュ制御装置（ＢＣＥ）に別個
のＩＴＵを置くことができる。

計測が呼出されている間、各々のＩＴＵは、一般にＩＴ
Ｕにローカルに存在している内部システム信号をサンプ
リングする。システム信号のサンプリングは、ＣＰＵの
マシン・サイクルの速度に比し低速度で定期的に行なわ
れ、サンプル信号は計測分析のためＩＴｔＪに集められ
る。例えば、２５ナノ秒のマシン・サイクル周期を有す
るシステムで、サンプリングは１ミリ秒の周期を有する
と１、とがある。所定の計測評価実行の場合、幾つかの
サンプリング速度の中のどれでも選択することができる
。評価実行はサンプリング周期に比し十分に長く、資料
の数が十分に集めることができ、分析の目的に照らして
統計的に有意でなければならない。

各サンプル・パルスはシステムの全ＩＴＵに分布され、
システムの全ＩＴＵによる信号収集を同期させる。各Ｉ
ＴＵには複数の項目を有するアレイが含まれる。対応す
るアドレスは、システムのあらゆるＩＴＵアレイで同時
にアクセスさ九ている。あらゆるＩＴＵにあるアドレス
は、次のサンプル・パルスごとに一斉に増加され、アド
レス指定の同期を維持する。システム中の全ＩＴＵで初
期リセットが行なわれ、すべてを同一アドレス、例えば
アドレス０にセットする。その後、これらのアドレスは
共通のサンプル・パルスによって同期的に増加される。

ＩＴｔＪ項目の各々に集められた信号は、サンプル・パ
ルスが現在のアドレスを次の項目に切替える時に、現に
アドレス指定されている項目に記録された信号状態であ
る。これは、ＩＴＵが受取ったすべての収集可能な信号
を、現にアドレス指定されている項目によって受取るこ
とができるようにすることにより実現される。現にアド
レス指定されているＩＴＵ項目に捕獲・収集された信号
値は、サンプル・パルスが該ＩＴＵをその次のアドレス
に切替える時点に存在する信号の状態である。

従って、すべてのＩＴＵにおける対応する項目（即ち、
同一アドレスを有する項目）は、それらの信号をシステ
ムを通じて同時に捕獲される。

本発明は、ＩＴＵが集めたハードウェア信号と。

システム中の各ＣＰＵによって主記憶内の追跡衣（ＴＴ
）に作成されたソフトウェア追跡項目とを関連づける。

ＴＴの項目アドレスは、現に関連ＣＰＵで実行中のソフ
トウェアにある使用可能な追跡命令の次の各実行で増加
される。従って、次の使用可能な各追跡（Ｔ　Ｒ）によ
って、そのＣ，ＰｔＪのＴＴで次の項目が生成される。

追跡命令の実行は、サンプル・パルスとは非同期で行な
われる。

よって、任意のＴＴをアドレス指定する項目は、ＩＴＵ
の項目アドレス指定とは非同期に交換される。

ＩＴＵ項目とＴＴ項目の関係は本発明により、本明細書
においてシステム領域表（ＳＡＴ）　と呼れる。調停衣
を設けることにより関連づけられる。

各ＣＰＵはＳＡＴ及びＴＴを保有することができる。Ｓ
ＡＴは、マイクロコードにのみアクセス可能であるが、
システム制御プログラムにはアクセスできない、本明細
書ではシステム領域記憶と呼ばれる、システム・アーキ
テクチャのプログラム・インタフェースから隠された記
憶領域に置くことができる。ＳＡＴの項目は、対応する
ＩＴＵ項目の拡張である。即ち、すべてのＳＡＴは、Ｉ
ＴＵがリセットされる時にすべてのＳＡＴアドレスもＯ
にセットされ、且つ、各サンプル・パルスに応答して次
の各ＳＡＴアドレスに現在の各ＳＡＴアドレスを増加す
ることにより、ＩＴＵにアドレス同期される。理論的に
は、対応するＳＡＴ項目の内容は、代りに、対応するｃ
ＰＵのＩＴＵに入九られ、それによって、記憶装置に別
個のＳＡＴの必要性を取除くことができる。しかしなが
ら、現在の技術では、経済的見地から、ＣＰＵのＩＴＵ
項目の大きさを増すよりも、むしろ、記憶装置にＳＡＴ
情報を含ませる方が好まれる。

現在のＳＡＴ項目の内容は、追跡（ＴＲ）命令の実行に
より関連ＴＴに作成された最後の項目に供給された時刻
（ＴＯＤ）を受取る。ＴＯＤの値は、ＳＡＴ項目とＴＴ
項目の間の相関コードを与え、時間関係を識別する。ま
た、注釈コードは、関連ＴＴ項目に入っているＴＲ命令
のオペランドに与えられ、特定のソフトウェア・ルーチ
ン即ち該ルーチン内の特定の場所にＴＴ項目を直接関連
づける方法を与える。

ＣＰＵの追跡が禁止されていることによって、対応する
ＴＴが生成されていない場合でさえも、ＳＡＴ項目は計
測が動作可能である間は生成される。追跡が使用禁止さ
れると、ＴＴ項目との相関が含まれないので、ＴＯＤの
値はＳＡＴに入れることができない。しかしながら、Ｃ
ＰＵによって使用禁止とみられているＴＲ命令の注釈コ
ードは、（例えＴＴ項目が生成されなくても）１゛Ｒ命
令の部分的実行により、依然としてアクセスされている
。そして、ＳＡＴ項目に入れられたその注釈コードは、
フック命令としてＴＲ命令を含む特定のソフトウェア・
ルーチンを識別することができ、それによって、ＩＴＵ
項目中のハードウェア信号から、同じアドレスのＳＡＴ
項目中の注釈コードによって表わされたソフトウェア・
ルーチンへの連結が与えられる。

よって、ＳＡＴ項目とＴＴ項目の両者に同じＴＯＤ値を
共有する可能性は、そのＳＡＴと同じアドレスを有する
全ＩＴＵ項目中のハードウェア信号と、そのＳＡＴ項目
で見つかった同じＴＯＤ値を有するソフトウェア生成Ｔ
Ｔ項目との関係を形成する。

代りに（または追加として）、ＳＡＴ項目中の注釈フィ
ールドは、ＳＡＴ項目のアドレスを有するＩＴＵ項目の
すべて（または一部分）にあるハードウェア信号と、注
釈フィールドを生成す、るＴＲ命令を含んだソフトウェ
アとの関係を表示することができる。

また、注釈コードは、追跡が使用可能である間、各ＳＡ
Ｔ項目に供給される。しかしながら、ＴＴ項目中の注釈
コードは、ＴＲ命令がＳＡＴ項目に注釈コードを供給す
る前にＴＲ命令の妥当性を追跡するのに使うことができ
るから、ＳＡＴ項目の注釈コードは、冗長であり、存在
するＴＴ項目中の同じ注釈コードと同様なプログラム分
解能を与えることはない。即ち、多くのＴＲ命令は、サ
ンプリングされたＳＡＴ項目間のそれぞれの注釈コード
によって実行することができ、すべての介在する注釈コ
ードはＴＴに保持される。

［実施例］ ＣＰｔＪ　（１）−ＣＰＵ　（Ｎ）から成る複数（７）
ＣＰＵを有するＭＰが第２図に示されている。これらの
ＣＰＵの各々は、第１図に詳細に示すように、ＩＴＵ　
（計測表装置）３０を含む。

また、第２図に示されたシステムには、５ＣＥ（システ
ム制御装置）、チャネル・プロセッサ、システム・コン
ソールに関連したプロセッサ制御装置（ＰＣ）＋主記憶
に関連したプロセッサ記憶装置（ＰＭＣ）　、並びに、
プログラム検査可能記憶（ＰＶＳ）と、マイクロコード
及びハードウェア制御によってアクセスできるがシステ
ムのプログラム・インタフェースからはアクセスできな
い隠された記憶領域（Ｈ８Ａ）とを含む主記憶から成る
複数のプロセッサ記憶アレイ（ＰＭＡ）が含まれる。

記憶アドレス・バス（ＳＡＢ）及び記憶データ・バス（
ＳＤＢ）は、チャネル・プロセッサ及び各ＣＰＵからＳ
ＣＥへの記憶経路を構成し、ＳＣＥは、ＰＭＣへの全Ｓ
ＡＢ上の記憶要求とデータの交換を制御し、ＰＭＣは、
主記憶及びＨＳ　Ａを含むＰＭＡを制御する。ＨＳ　Ａ
は複数の表５ＡＴ（１）〜５ＡＴ（Ｎ）を含む。Ｐｖｓ
には、Ｎ個のＣＰＵのそれぞれに対応するＴＴ　（１）
〜ＴＴ（Ｎ）から成る複数の追跡機が含まれる。ＴＴ及
びＳＡＴは同じ添字ごとに対として複数のＣＰＵに関連
づけられる。

第２図において、ＳＣＥには、第１図に詳細に示された
ＩＴＵ３０とほぼ同じＩＴＵ３０Ｅが含まれている。ま
た、ＳＣＥにはＴＯＤ同期制御装置５２が含まれ、すべ
てのＴＯＤクロックに接続するバス５３を介して供給さ
れた信号により、ＣＰＵにあるすべてのＴＯＤクロック
１１を同期させるので、すべてのＣＰｔＪのＴＯＤクロ
ック１１は同じ時刻を記録する。

またＳＣＥはサンプル・パルス発生器（ＳＰ発生器）５
４を含み、システムの各ＩＴＵに接続する線５５にサン
プル・パルスを送出する。また、ＩＴＵ３０Ｅには、Ｐ
Ｃコマンド・デコーダが含まれ、その出力は線３４Ｅを
介してＳＰ発生器５４のサンプル・パルス速度を制御す
る。線３４Ｅの信号は、１．２．１０．５０または３０
０ミリ秒のような、ＳＰ発生器５４の複数のパルス速度
の中の任意の速度を選択することができる６チヤネル・
プロセッサは、システムのＩ１０サブチャネルを制御す
るほか、内部のチャネル・プロセッサ信号を受取って集
める少なくとも１つのＩＴＵ３０．Ｇを含む。ＩＴＵ３
０Ｇの構成及び動作は第１図のＩＴＵ３０とほぼ同じで
ある。

プロセッサ制御装置（ｐｃ）はシステムのコンソール制
御をサポートし、ＰＣからＰＣ以外のシステム部分に通
常供給されるコンソール・コマンドを生成する。本発明
においては、ＰＣは、計測活動と、計測のためのサンプ
リング速度選択と、システムの全ＩＴＵアレイをＯアド
レスに同時にせッ卜するＩ　、Ｔ　Ｕリセット同期とを
制御する追加コマンド、並びに、それらのすべてを所定
の順序で生じさせ、それらの最後に書込まれた半分を、
記憶内の対応するバッファ領域に出力するためのＩＴＵ
及びＳＡＴ出力制御コマンドを出す。

本発明によって収集されたデータの統計的な性質によっ
て、複数のＩＴＵ及びＳＡＴは、最高のアドレスが書込
まれるごとに、アドレスをＯアドレスに自動的にラップ
・アラウンドするように設計されている。ＰＣは、各々
のＳＡＴ及びＩ’ＴＵからＰＣ記憶バッファへの半バッ
ファ転送が完了した後、その出力バッファの内容をディ
スクまたはテープに出力するので、大量のデータをＩ１
０装置に集め、後に分析することができる。

また、本発明は、各ＣＰＵによってＰｖＳに生成された
複数の追跡表（ＴＴ）を使用することができる。この動
作を行なうために、どのＣＰＵの命令ストリームも追跡
命令を含むことができ、この追跡命令は、実行されると
、主記憶の追跡表の項目を生成したり、またはその生成
の原因となる命令のどれかである。追跡項目は、任意の
方法により２例えば、明白に追跡命令により、あるいは
、非追跡命令の場合には黙示的にマイクロコードにより
生成することができる。命令ストリームに無効○Ｐコー
ドの挿入により、中断を生じさせて追跡項目生成ルーチ
ンを呼出したり、またはシステム／３７０のＭＣ（モニ
タ呼出し）命令のような特別な命令により、プログラム
命令ストリームに同種の中断を生じさせるような、フッ
ク命令が追跡に使用されている。

任意のＴＴの内容は、半分満たされていることが感知さ
れると、チャネル・プロセッサのサブチャネルの通常の
Ｉ１０プログラム制御を用いて、ＭＰのシステム制御プ
ログラム（ｓｅｐ）により。

ディスク・バッファ領域に出力することができるので、
ＴＴデータをＩｌｏに保存して後の分析に供することが
できる。

ＭＰの計測ランは、システムの中の少なくとも１つのＣ
ＰＵ、できれば全ＣＰＵにおいて、計測状態ｌ−リガを
使用可能にすることによって実行される。また、本発明
において、追跡は、必然的にではないが、できれば、計
測ラン中に使用可能であって、追加の計測データを与え
ることが望ましい。制御レジスタ（ＣＲ１２）に追跡表
アドレス及びＴＴ制定ビット状態殻ロードすることによ
り、追跡はＣＰＵごとに使用可能になる。

計測ランが完了した後、または計測ランの間においてさ
えも、統計的分析プログラムは、ＳＡＴ、ＩＴＵ及びＴ
ＴデータをＩ１０装置（または記憶バッファ）から受取
り、データを分析して、システム制御プログラムがシス
テム・ハードウェア構成で効率的に動作しているかどう
かを決定することができる。分析は、システム制御プロ
グラム（ｓｅｐ）またはシステム・ハードウェア構成の
変更を示唆したり、またはその一部分を変更または修理
してシステムがより効率的に動作できるようにする。

サンプル・パルスはマシン・サイクルの速度に較べて低
速で生じるので、収集されたデータから信頼性のある結
果を得るためには、周知の統計的法則に従って、統計的
に有意なサンプル数を計測ランの間に収集しなければな
らない。これは、選択されたサンプル・パルス速度の関
数として予じめ決められる、計測ランの最小限の持続時
間を必要とする。

例えば、若し、収集されたＩＴＵ項目が、比較的多数の
サンプルにわたって、キャッシュ・ミス、または放り出
しくｃａｓｔｏｕｔ）を強制するキャッシュ相互質問ビ
ットが予想よりも高い比率で生じていることを表わすな
ら（関連する複数のＴＴの収集データから決められた）
複数のＣＰＵにおけるプログラム混合（ｍｉｘ）は、シ
ステム制御プログラム、またはそのパラメータをどのよ
うに変更してキャッシュ・ミス数を減少し、システム動
作の効率性を改善しうるかを表わすことができる。

第１図は、各ＣＰＴＪ内の、本発明の核心となる回路を
示す。どのＣＰＵも、本発明の実施態様の説明にとって
は重要ではない通常のＣＰＵ機能を実行する従来の回路
を大量に含んでいることは明白である。これらの回路は
、本発明の着想を明示するのに妨げとなるから、本明細
書・ではそれらの図示または説明を省略する。従って、
第１図では、各ＣＰＵにおける、ＴＯＤ　（時刻）クロ
ック１１、ＩＥ（命令実行）装置１２．複数の制御レジ
スタ（ＣＲ）ＣＲＯ−ＣＲ１５（ＣＲ４及びＣ，Ｒ１２
のみ表示）　、ＧＲＯ−ＧＲＩ５からなる複数の汎用レ
ジスタ（ＧＲ）　、ＴＲデータ・レジスタ２６、ＳＡＴ
データ・レジスタ２７、ＩＴＵ３０、ＳＡＴアドレス・
レジスタ４３Ａを含むマイクロコードＳＡＴアドレス制
御装置４３、ＳＤＢ　（記憶データ・バス）レジスタ４
２、ＳＡＢ　（記憶アドレス・バス）レジスタ４６、及
びこれらの回路間の接続が示されている。

ＩＴＵ３０には、ローカルのＣＰＵから前選択された複
数の信号を線３１Ａ〜３１Ｚを介して受取り、現にＩＴ
Ａ（計測表アレイ）３２でアドレス指定された項目への
信号を、ＩＴＡアドレス発生器３３により現に選択され
ているアドレスに送るゲーＩ・群３１が含まれている。

本実施例では、ＩＴＡ３２は６４項目を含むハードウェ
ア・アレイであって、６４項目のうち、現にアドレス指
定された項目しか、ゲート群３１からの入力を受取るこ
とができない。ＩＴＡアドレス発生器３３は６桁２進カ
ウンタを用いることがあり、その２進出力はＩＴＡアド
レス発生器３３内で解読され、線３１Ａ〜３１Ｚを介し
てＣＰＵからの信号を受取っているＩＴＡ３２で現に使
用可能な項目を選択する。ＩＴＡアドレス発生器３３が
線５５のサンプル・パルスによって次のアレイ・アドレ
スに切替えられるまでは、線３１Ａ〜３１Ｚの新しい信
号はどれも、現にアドレス指定されている項目にある、
同じ線から前に供給された信号にオーバレイする。アド
レス切替によって、入力されている項目へそれ以上信号
を入力することを禁止し、それによって、その項目は、
■ＴＡアドレス発生器３３がアドレスを次の項目に切替
る直前に、線３１Ａ〜３１Ｚを介して最後に供給された
信号の値を収集する。このように、各アレイ項目は、線
５５を介して受取った次のサンプル・パルスーーこのパ
ルスによって、ＩＴＡアドレス発生器３３は次のアドレ
スに切替えられるｍ−ごとに計測データの集まりがロー
ドされる。

システム内の各ＩＴＵに含まれているＰＣ（プロセッサ
制御装置）コマンド・デコーダ３４は２０両方向性バス
５１を介してコマンドを受取る。

これらのコマンドの各々は異なったピッ１〜組合せから
成り、ＰＣコマンド・デコーダ３４によって解読され、
異なったコマンドは出力用の線３４Ａ、Ｂ、Ｃ等の中の
異なったバスをアクティブにする。

第１図のＩＴＵ３０は、第２図のＭＰＵにあるすべての
ＩＴＵの代表的なものであり、ＣＰＵに置かれていない
ＩＴＵに対しいくらかの差異を有するが、それは主に他
のＰＣコマンドのＰＣコマンド・デコーダ３４の出力の
相違である。従って、第１図のＣＰＵのＩＴＵ３０Ｌ、
か、追跡マスク・セット・コマンドを解読してＣ，ＰＵ
のＴＲマスク・レジスタ１３に追跡マスクをセットする
ことができない。ＣＰＵにない素子は追跡マスクを持た
ないので、ＣＰＵにないＩＴＵは追跡マスク・コマンド
を解読しない。ＳＣＥのＩＴＵ３０Ｅも同様にＰＣコマ
ンド・デコーダ３４を含むが、それはサンプリング速度
選択コマンドしか解読しない。

計測初期化の場合、ＰＣコマンドは、計測アクティブ状
態トリガ（Ｔ）３５Ｂをセットするとともに、最初に、
そのＣＰＵのＨ８ＡにあるＳＡＴの記憶場所をＳＡＴア
ドレス・レジスタ４３Ａにロードする。これらのＰＣコ
マンドはＰＣコマンド・デコーダ３４が受取って解読す
る。

すべてのＩＴＵのＰＣコマンド・デコーダ３４が受取っ
たＰＣは、システム全体にわたって計測を可能にしたり
禁止することができる。禁止された場合、システムのＩ
ＴＵに計測信号は収集されず、ＳＡＴ表も生成されない
。能力は工ＴＵごとに選択的に与えることができ、ＩＴ
Ｕによって動作が可能になったり、禁止されたりする。

一般に、全部のＩＴＵが一緒に動作可能にされるか、ま
たは禁止される。

システム内のあらゆるＩＴＵの線３４Ｂの解読されたコ
マンド信号は、ＩＴＡアドレス発生器３３をＯアドレス
状態にリセットし、システムの全ＩＴＵを、最初にシス
テムの全ＩＴＡの動作を同期させる０アドレスに同時に
セットすることができる。

システム内のあらゆるＩＴＵの線３４Ａの出力コマンド
により、ＩＴＡ３２は、どちらが最下位のアドレス項目
を開始点として最後に書込まれたかによって、上半部ま
たは下半部の内容を出力する。ＩＴＡ３２のデータは２
０両方向性バス５１に出力され、ＰＣ記憶の出力バッフ
ァの対応する上半部又は下半部に記憶される。

ＳＡＴロード・コマンドは解読されて線３４Ｇに出力し
、ＡＮＤゲート３５をアクティブにし、２０両方向性バ
ス５１に供給されているビット列を、ＣＰＵのＳＡＴア
ドレス・レジスタ４３Ａに送る。ＳＡＴロード・コマン
ドは、主記憶内のＨ８Ａの起点アドレスをＳＡＴアドレ
ス・レジスタ４３Ａにセットする。

どのＣＰＵにおいても、ＩＴＵ３０へのＴＲマスク・セ
ット・コマンドは、ＰＣコマンド・デコーダ３４からＡ
ＮＤゲート３５へ動作するのと同様に、ＡＮＤゲー１−
３６から線３６Ａを介して、そのＴＲマスク・レジスタ
１３にＴＲマスクをロードする。このように、ＰＣコマ
ンド・デコーダ３４によってＴＲマスク・セット・コマ
ンドが検出されると、ＡＮＤゲート３６はアクティブに
なり１次のビット列を線３６Ａを介して送り出し。

ＴＲマスク・レジスタ１３にロードする。

ＩＥ（命令実行）装置１２は、他のフック命令のような
命令ストリームを中断しない独特の追跡（ＴＲ）命令に
ついて、本明細書において、別に記載された点を除き、
従来の方法でＣＰＵの命令ストリームを解釈し、実行す
る。この型のＴＲ命令の構成が第３図に示されている。

第２図のＴＲ命令のＣＰＵ実行は、バス２１上の（変換
後の）１゛Ｒの第２オペランド・アドレスをＯＲゲート
４５を介してＳＡＢレジスタ４６に供給し、ＣＰＵキャ
ッシュにある、また′は、キャッシュにない場合は主記
憶のＰｖＳからの第２オペランド（ＯＰＤ２）をアクセ
スすることを含む。５ＤＢＯ（記憶データ・バス出力）
２０は、キャッシュまたは（主記憶）からデー゛々を受
取り、受取ったデータをＩＥ装置１２へ転送する。

次いでＩＥ装置１２は、ＴＯＤクロック１１がらＴＲデ
ータ・レジスタ２６へ、更にＴＲデータ・レジスタ２６
から線２６Ａを介してＳＡＴデータ・レジスタ２７へ、
ＴＯＤの値を送ることにより、ＴＲ命令実行を続ける。

また、ＩＥ装置１２は、（汎用レジスタＧＲの）レジス
タＲ１〜Ｒ３の内容をＴＲデータ・レジスタ２６へ転送
し、このレジスタでバイト数をカウントする。このバイ
ト・カウントは前記レジスタ２６のそれぞれのフィール
ドに転送される。また、ＩＥ装置１２は、ＩＤ（識別）
コードを生成してＴＲ命令の種類をそのＯＰコードから
識別し、ＩＤコードをＴＲデータ・レジスタ２６にセッ
トする。ＩＥ装置１２は、それぞれのＣＰＵのＴＴにお
ける、第３図の項目７１へのデータ転送のため、ＳＡＢ
レジスタ４６にあるアドレスにダブルワード増加を行な
いながら、第１図の線２３に複数のＴＲＴＴゲート信号
を出力し、これらの信号をＴＲデータ・レジスタ２６に
送り、前記レジスタ２６からＳＤＢレジスタ４２にダブ
ルワードのグループで送る。

主記憶内の現在のＴＴ項目は、ＣＲ１２からＡＮＤゲー
ト２８及び４４、更にＯＲゲー１〜４５及びＳＡＢレジ
スタ４６を介して、ＣＰＵのキャッシュ及び／または主
記憶に供給されるアドレスで開始する。ＣＲ１２にある
ＴＴアドレスはダブルワード転送ごとに増加され、ある
項目のダブルワード転送が完了すると、ＣＲ１２の内容
は次のＴＴ項目を指定する。

本実施例では、計測がアクティブであって、ＴＲ命令に
あるクラス・フィールドがＴＲマスクによって使用可能
になっている間に、前のサンプル・パルス以降、少なく
とも１つのＴＲ命令が命令ストリーム中に観整されたと
きしか、有効な項目はサンプル・パルス生起時にＳＡＴ
に書込まれなし１゜若し、これらの条件のどれかが存在
しないなら、その項目に何も書込まずにＳＡＴアドレス
を増加することにより、ＳＡＴにある無効項目は捨られ
る。

この動作は、第１図において、マイクロコード制御を含
むマイクロコードＳＡＴアドレス制御装置４３の動作に
よって実現され、次のアドレスの各々を生成し、次のサ
ンプル・パルスを線５５から受取ると、これらのアドレ
スはＳ　Ａ　Ｔでアクセスされる。前記制御装置４３の
マイクロコードは、（ＩＴＡアドレス発生器３３から受
取った）現在のＳＡＴ項目アドレスを、ＳＡＴアドレス
・レジスタ４３ＡのＳＡＴ起点アドレスに加えることに
より１次のＳＡＴアドレスを生成する。

ＴＲ命令を実行する際、次のＳＡＴ項目の内容は、第１
図のＳＡＴデータ・レジスタ２７に収集され、ＩＥ装置
１２により、ＯＲゲート２４から線２４Ａを介して、マ
イクロコードＳＡＴアドレス制御装置４３へＳＡＴゲー
ト信号が供給されると、現にアドレス指定されているＳ
ＡＴ項目に書込まれる。即ち、ＡＮＤゲート４４は、線
２４．　Ａのゲート信号に応答して駆動され、次のＳＡ
Ｔアドレスを、前記制御装置４３から○Ｒゲー１〜４５
を介してＳＡＢレジスタ４６に転送する。５ＡＢ４６に
あるアドレスは、記憶アドレス・バス（ＳＡＢ）を介し
て主記憶に転送され、ＳＡＴデータ・レジスタ２７から
のデータが、ＯＲゲート４１、ＳＤＢレジスタ４２を介
して、記憶データ・バス入力（ＳＤＢＩ）に転送された
後に書込まれているＳＡＴ項目を見つける。

線２２上のＳＡＴゲート信号は、使用可能になったＴＲ
命令の実行によって生成される。ＳＡＴゲート信号は、
ＳＡＴデータ・レジスタ２７を使用可能にして、ＣＲ４
の内容（現在のプログラム・アドレス空間番号ＰＡＳＮ
）及び第７図の流れ図に従って、ＴＯＤクロック１１の
値またはＴＲの第２オペランド（ＯＰＤ２）のいずれか
を受取る。

（代りに、ＰＡＳＮは、命令のどれかがＰＡＳＮをＣＲ
４に書込むごとに、現在のＳＡＴ項目に書込むこともで
きる。）そして、次のサンプル・パルスで、ＳＡＴデー
タ・レジスタ２７のＳＡＴデータは、このＣＰＵのＨ８
ＡにあるＳＡＴに転送される。

第７図及び第８図は、特定のＣＰＵのＴＴ、ＳＡＴ及び
ＩＴＵに項目を生成するための、計測及び追跡能力制御
動作の流れ図を示す。ＣＰＵにないＩＴＵは、ＣＰＵの
どれかが計測可能の場合、計測可能である。

ＳＡＴ項目は、第５図に示された形式（Ａ）及び（Ｂ）
を有する。若し、追跡表（ＴＴ）が生成可能なら、有効
なＳＡＴ項目は第５図に示された形式（Ａ）を有する。

若し、ＴＴ生成が禁止されているなら、ＳＡＴ項目は第
５図に示された形式（Ｂ）を有する。後者の場合、ＴＯ
Ｄ値は、ＩＥ装置１２によってレジスタ２６または２７
のどちらにもコピーされないがその代りに、ＩＥ装置１
２は、ＴＲ命令が実行されるごとに、ＴＲデータ・レジ
スター２６の第２オペランド・フィールドのピット位置
１６〜３１からコピーされた、ＴＲ命令の第２オペラン
ド（注釈フィールドを含む）を線２６Ａを介してＳＡＴ
データ・レジスタに書込む。

第４図は、システムの任意のＣＰＵにおける命令実行シ
ーケンスを表わす。シーケンスの各行は実行ストリーム
で観測された命令を表わす。

第３図は、第４図に示した命令ストリームで使用するこ
とができる独特かつ良好な追跡（ＴＲ）命令７０の型の
構成を示す。第１図で前に説明した回路は、それぞれの
ＣＰＵのＴＴにある項目７１の各々に置かれたフィール
ドの、ＣＰＵからの転送を制御する。ＴＲ命令７０は、
ＯＰコード、汎用レジスタ・フィールドＲ１及びＲ３、
並びに第２オペランド・アドレス・フィールドＢ２、Ｂ
２を含む。Ｒ１及びＲ３フィールドは、現在の追跡表（
Ｔ　Ｔ）項目７１へ、その項目の最初からの相対的なビ
ット位置９６−３２　（ｎ＋１）で書込まれる、汎用レ
ジスタ・シーケンス（Ｒ１）〜（Ｒ３）の内容を定義す
る。追跡命令のＢ２及びＢ２フィールドは論理記憶アド
レスを定義する。

このアドレスは、変換後、主記憶の所定の領域にある第
２オペランド・ワード−ＩＥ装置に取込まれ、現在のＴ
Ｔ項目７１のピッｌ−位置６４〜９５に転送される−を
見つける。

ＣＲ１２のＥビット及び第２オペランドのＴビットがど
ちらも１にセットされている場合にだけ、現在の項目７
１がＴＴに書込まれる。そして、フィールドの全部は、
それぞれのＴＲ命令７０の実行時に存在するＴＯＤクロ
ックの内容を含む現在の項目７１に書込まれる。ＴＯＤ
クロックの内容は、現在の項目７１のピット位置１６〜
６３に転送される。項目７１のピット位置８〜１５のフ
ィールドは、ＩＥ装置１２で生成された、９６〜３２　
（ｎ＋１）の可変長のＯＲ内容フィールドのバイト数の
カウントを受取る。また、ＩＤコードもＩＥ装置１２で
生成され、現在の項目７１゛のピット位置０〜７に挿入
され、システムが項目７１に示されたフォーマット以外
のＴＴ項目フォーマットを書込むことができるときに書
込まれる追跡項目の種類を表わす。

各ＣＰＵのＣＲ１２の内容は、そのＣＰＵのＴＴにおけ
る次の項目のアドレスを含む。また、ＣＲ１２は、フラ
グ・ビットＥを含み、それぞれのＣＰＵによる追跡の総
体的な能力を制御する。若し、フラグ・ピッＩ−ＥがＯ
にセットされているなら、そのＣＰＵの実行ストリーム
で観察された各Ｔ　Ｒ命令はＮＯＰ　（ノー・オペレー
ション）として扱われ、表ＴＴは生成されない。ＴＲ命
令は、フラグ・ビットＥが１にセットされている間に実
行される。しかしながら、ＴＲ第２オペランドのビット
Ｔが実行中の特定のＴＲ命令に対して１にセットされて
いない限り、対応するＴＴ項目は生成されず、それぞれ
のＣＰＵの表ＴＴに書込まれない。

尚（主記憶のＢ２、Ｂ２アドレスから取出された）ＴＲ
第２オペランド７３は、それぞれのＴＲ命令の２つの能
力制御フィールド−高順位ビットＴ及びピッ１−位置４
〜７のクラス・フィールド−を含む。特定のどのＴＲ命
令の場合でも、ビットＴは対応するＴＴ項目の生成を可
能にするか、または禁止する。若し、′ｒが０にセット
されているなら、ＩＥ装置１２は追跡命令をＴＴ項目Ｎ
ＯＰとして扱い１．その場合、そのＴＲ命令の項目は追
跡表には生成されない。Ｔビットが１またはＯの状態の
どちらにセラ１−されていても、クラス・フィールドの
内容がＣＰＵのＴＲマスク・レジスタ１３（第１図）の
、１の状態にセラ１−されたマスク・フィールド・ピッ
ｌ−を指す場合しか、ＳＡＴに項目が書込まれない。Ｔ
Ｒマスク・レジスタ１３の内容は、第１図で説明したよ
うに、ＰＣコマンドによって前もってクラス・フィール
ドにロードされている。即ち、クラス・フィールドの４
ビットは、ＩＥ装置１２によって、Ｏと１５の間の数に
復号され、ＴＲマスク・レジスタ１３の高順位の端から
指標として使用され、前記レジスタ１３のマスク・フィ
ールドにおけるピット位置を定め、若し、そのマスク・
ピッ１ル位置が１にセットされていれば、ＳＡＴ項目が
書込まれる。

このように、フラグ・ビットＥは、ＣＰＵ命令ストリー
ム中のＴＲ命令の総体的な追跡能力を制御する。ＳＡＴ
は、ＴＲマスク・レジスタ１３のＴＲマスクによって制
御され、１つまたはそれ以上のＴＲ命令のクラスがＳＡ
Ｔ項目を生成することを禁止する。そして、ＴＲ命令の
どの使用可能なりラスにおいても、フラグ・ビットＴは
、特定のどのＴＲ命令のＴＴ項目生成を禁止することも
できる。

第７図は、ＴＲ命令追跡にかかわる任意のＳＡＴにおけ
る各項目の形式を制御するために良好な実施例が用いる
制御を示す。ＣＰＵのＳＡＴは、計測がＰＣによって行
なわれる場合しか使用可能にならない。そして、直前の
ＴＲ命令がクラス・マスクの一致を得た場合には、有効
な項目がＳＡＴに書込まれているに過ぎない。それぞれ
のＣＰＵのＣＲ１２のフラグ・ビットＥの状態は、ＳＡ
Ｔ項目の形式しか制御しない。若し、フラグ・ビットＥ
が、追跡を可能にする１の状態にセットされ、ビットＴ
も１の状態にセットされているなら、第５図に示された
ＳＡＴ項目フォーマット（Ａ）が生成される。このフォ
ーマツｌ−には、最後に実行されたＴＲ命令で得られた
ＴＯＤ値が含まれる。

若し、フラグ・ビットＥがＴＲ追跡を禁止するＯの状態
にセットされ、またはフラグ・ビットＴがＯの状態にセ
ラ１へされる（即ち、追跡表ＴＲは生成されない）なら
ば、それにもかかわらず、ＳＡＴ項目は生成されるが、
ＳＡＴ項目は第５図に示されたフォーマツ１−ＣＢ）の
形式を有し、（ＴＴ項目を生成しなかった）最後にｇ察
されたＴＲ命令の第２オペランドを含む。即ち、最後に
観察されたＴＲ命令は、どのＴＴ動作に関してもＮＯＰ
であったが、該ＴＲ命令は、それにもかかわらず、次の
ＳＡＴ項目の観察されたＴＲ命令の第２オペランドを取
出すことによりＳＡＴ項目生成のために部分的に実行さ
れていたのである。このように、計測が使用可能である
間に、例え、追跡が禁止され、ＴＴ項目が生成されてい
ない場合でも、ＳＡＴ項目を生成すべきかどうかを決め
るため、あらゆるＴＲ命令は命令実行装置により少なく
とも部分的に実行される。それ故、ＴＲ実行には、少な
くとも、第２オペランドの取出しと、ＣＰＵのＴＲマス
ク・レジスタ１３に対する第２オペランドのクラス・フ
ィールドの検査とが必要である。

第６図は、システムに集めることができるそれぞれの種
類の表、及びそれらの表のアドレス同期、非同期を表わ
す。システムのＣＰＵの数はＮ、工ＴＵの数はｊである
ものとする。第６図で明らかなように、ＩＴＵ及びＳＡ
Ｔの表はすべて、それらの表ＩＴＵ　（１）〜ＩＴＵ　
（ｊ）及び５ＡＴ（１）〜ＳＡＴ　（Ｎ）の各々の対応
するアドレスを同期的にアドレス指定している。また、
追跡表ＴＴ　（１）〜ＴＴ　（Ｎ）の各々は、それぞれ
の命令ストリームを実行している、それぞれのＣＰＵ（
１）〜ＣＰＵ　（Ｎ）のそれぞれのＣＲ１２にあるそれ
ぞれの次のアドレス値によって制御されることも明らか
である。それ故、ＴＴは相互に且つＩＴＵ及びＳＡＴの
アドレス指定に関して非同期にアドレス指定される。

ＳＡＴの各々は対応するＣＰＵにおけるＩＴＡの拡張で
ある。本発明は、各ＣＰＵのＩＴＵの項目に３つのフィ
ールドを追加し、ＳＡＴに集められた情報を対応するＣ
ＰＵのＩＴＡに統合することにより主記憶のＳＡＴを取
除くことができることも教える。後者の場合、ＴＲ命令
が、命令ストリームで観察されるごとに、ＰＡＳＮ、Ｔ
ＯＤ及び注釈信号が、対応するＩＴＡで現にアドレス指
定されている項目に記録される。この動作が良好な実施
例で行なわれない理由は経済的な問題である（技術的に
は困難ではない）、、これは、ＩＴＡアレイの費用は現
時点では主記憶のＨＳ　Ａの対応するＳＡＴを生成する
よりもずっと大きいからである。若し、技術的費用が将
来十分に減少するなら、経済的にＩＴＡにＳＡ、Ｔ情報
を統合し、それによってＳＡＴを取除くことができる。

ＳＡＴはプログラム検査可能である必要はないから、Ｈ
８Ａにおいてプログラム・エラーまたは操作に対して保
護する。他方、ＴＴは、プログラマがプログラムを追跡
できるように、プログラム検査可能でなければならない
。

前述のような計測が与えられると、システムの操作員は
大幅な柔軟性を得る。計測は、ＩＴＵによって関連ハー
ドウェア信号の収集を生じゃプログラムとの関係を識別
することができる。例えば。

収集されたハードウェア信号と、信号生成を生じさせる
ソフトウェアとの間の関連を得るため、ＴＲ第２オペラ
ンドにある注釈フィールドがプログラム・ルーチンの特
定の点を識別したり、または所定のプログラム・ルーチ
ンのすべてのＴＲ命令にある注釈フィールドがそのルー
チンを識別したりすることができる。その場合、ＴＯＤ
クロック値を考慮せずにソフトウェア／ハードウェア相
関が得られる。

しかしながら、ソフトウェア／ハードウェア相関は、Ｓ
ＡＴ及びＴＴ項目双方のＴＯＤ値を使用することにより
増加することができる。ＴＯＤ値の絶対時刻はあまり重
要ではない、というよりもＴＯＤ値によって供給された
独特のコードが、関連するＳＡＴ及びＴＴ項目において
同一であるに過ぎない。

ソフトウェアと、収集された標本のハードウェア信号ト
ノ相関は、ＩＢＭ　ＭＶＳ／３７０オペレーティング・
システムの場合のような、システムに同時に存在する複
数アドレス空間を持つことができる複雑なシステム制御
プログラムを計測する場合には特別な問題を呈する。こ
の問題は、アドレス空間の専用領域におけるものを含む
、それぞれのアドレス空間の同じ論理アドレスを使用す
ることによって生じる。また、システムの全アドレス空
間の共通領域にユーザが共用する共通システム・ルーチ
ン及びシステム・データを有することにより、問題は尚
更複雑になる。

その結果、複数アドレス空間システムでは、それぞれの
アドレス空間の複数のプログラムが同じ論理アドレスを
使用することがあるので、サンプリングされたＣＰＵ信
号と一緒にサンプリングされた現在の命令の論理アドレ
スをＣＰＵ　ＩＴＵに収集させるだけでは、どのソフト
ウェア・プログラムまたはルーチンが実際にその論理ア
ドレスを含んでいたかを見分けるのに不十分な場合があ
る。

若し、実行中のソフトウェアがアドレス空間の専用領域
にあったならば、ＰＡＳＮはアドレス空間番号であって
、アドレス空間の専用領域のユーザを識別するので、対
応する項目で捕獲されたＰＡＳＮはアドレス空間とその
ユーザを識別し、それによって専用領域における論理ア
ドレスのハードウェアとソフトウェアの相関を可能にす
る。

しかしながら、若し論理アドレスが全アドレス空間の共
通領域にあるなら、対応するＳＡＴ項目にある捕獲され
たＰＡＳＮは（全ユーザが使用可能なシステム・ルーチ
ン内に存在することがある）その論理アドレスのユーザ
を必ずしも識別することはできない。次に、対応する追
跡表の使用により、真のユーザのＰＡＳＮを、あいまい
ではなく明確に、見つけることができる。これは、質問
されている論理アドレスに対応するＳＡＴ項目にあるＴ
ＯＤ値と同じＴＯ’Ｄ値を含む関連ＴＴ項目を発見する
ことにより行なわれる。次に、関連ＴＴ項目の前のＴＴ
項目にある注釈コードが検査され、（ＴＴ項目を生成し
たＴＲ命令を有することが分っている）ディスパッチャ
・ル−チンのＴＴ項目を見つける。真のユーザのＰＡＳ
Ｎが（ディスパッチャＴＴ項目の（Ｒ１）〜（Ｒ３）フ
ィールドにその内容が書込まれていた）所定のＧＲに含
まれている記憶場所のディスパッチャ・ルーチンにＴＲ
命令が埋込まれていることが分る。よって、ディスパッ
チャＴＴ項目は、検査されている論理アドレスに対応す
るＳ＋ＡＴ項目にあるＴＯＤに等しいＴＯＤ値を有する
関連ＴＴ項目の前のディスパッチャ注釈コードを含む最
初のＴＴ項目である。

このタスク指名されたＰＡＳＮは、別のＰＡＳＮがタス
ク指名されるまだは変らないので、このように関連ＴＴ
で見つかった最初の前ＰＡＳＮは、収集された検査中の
ハードウェア信号を生成した共通領域のソフトウェア・
ルーチンの真のユーザを識別するのに使用することがで
きるＰＡＳＮである。

本発明を使用するシステムでは、ＩＴＵの構成は変更さ
れることが分る。例えば、ＰＣコマンド・デコーダはＩ
ＴＵと他のシステム制御機能とで共用することができ、
従って、どれか１つまたはそれ以上のＩＴＵの外部に置
かれることがある。

［発明の効果］ 本発明の効果として、ＴＴ項目は、ソフトウェア・プロ
グラムに含まれたフック命令追跡型のようなソフトウェ
ア追跡制御形式により、または所定の命令の型、例えば
分岐命令、またはアドレス空間制御命令等の実行に際し
、追跡項目の自動生成により、作成することができる。

本発明によって使用される追跡装置はどんな種類でもよ
く、従って、それを含むプログラムに割込むこともあり
、割込まないこともある。

ＩＵＴのアドレス指定は、その最後の記憶位置が書込ま
れると、記憶位置Ｏに自動的に戻ることができる。また
、出力信号は、ＩＴＵアドレスが（１）　アドレスの１
／２の書込みを越えるか、（２）折返す ごとに生成することができる。出力信号（１）または（
２）のどちらかが生起すると、最も後に書込まれた、す
べてのＩＴＵとＳＡＴの１７２は、それぞれの出カバソ
ファに出力され、次いでＩ１０装置に入力することがで
きる。この出力方法は、マーイクロコード制御の下に、
すべてのＩＴＵ及びＳＡＴの表の両半分の間を行ったり
来たりする。

ＴＴとＳＡＴは非同期で動作するので、ＴＴ出力制御は
ＩＴＵ／ＳＡＴ出力制御とも非同期である。ＴＴ出力制
御は、データ処理システムを制御するシステム制御プロ
グラムの制御の下に行なわれ、ＴＴ項目数が、ＴＴの出
・力を制御する所定のしきい値を越える時機を、同様に
感知することができる。ＴＴはより速い速度で項目を書
込まれるから、ＴＴはＳＡＴ及びＩＴＵよりも多数の項
目を保有することができる。計測実行中に計測データ収
集の中断を最小限にするか、または除去するのに、他の
バッファ構成を使用することができる。

ＩＴＵ、ＳＡＴ及びＴＴのデータは、出力バッファまた
は出力Ｉ１０装置のいずれかから分析することができる
。

【図面の簡単な説明】

第１図は第２図に示されたＣＰ’Ｕの各々に実施された
本発明の実施態様の重要な部分の詳細な構成を示す図、 第２図は本発明の実施例を含むマルチプロセッサ（ＭＰ
）システムを表わす図、 第３図は良好な実施例で用いる追跡（Ｔ　Ｒ）命令の構
成を示す図、 第４図は追跡（Ｔ　Ｒ）命令フックを含むＣＰＵ命令の
ストリーム並びに抽出パルス生起時刻と命令ストリーム
との関係を示す図、 第５図は隠された記憶表（ＳＡＴ）における２つの異色
だ形式の項目を示す図、 第６図は本発明の実施例で用いられた異なる表の項目ア
ドレス関係を示す図、 第７図及び第８図はＭＰの任意のＣＰＵにおける良好な
実施例の全体的な動作の制御を表わす流れ図である。 １１・・・・ＴＯＤクロック、１２・・・・ＩＥ装置、
１３・・・・ＴＲマスク・レジスタ、２０・・・・５Ｄ
ＢＯ１２４・・・・ＯＲゲート、２６・・・・ＴＲデー
タ・レジスタ、２７・・・・ＳＡＴデータ・レジスタ、
２８・・・・ＡＮＤゲート、３０．３０Ｅ、３０Ｇ・・
・・ＩＴＵ、３１・・・・ゲート群、３２・・・・ＩＴ
Ａ、３３・・・・ＩＴＡアドレス発生器、３４・・・・
ＰＣコマンド・デコーダ、３５・・・・Ａ　Ｎ　Ｉ）ゲ
ート、３５Ｂ・・・・計測アクティブ状態トリ力、３６
・・・・ＡＮＤゲー１〜．４２・・・・ＳＤＢレジスタ
、４３・・・・マイクロコードＳＡＴアドレス制御装置
、４３Ａ・・・・ＳＡＴアドレス・レジスタ、４４・・
・・ＡＮＤゲート、４５・・・・ＯＲゲート、４６・・
・・ＳＡＢレジスタ、５２・・・・ＴＯＤ同期制御装置
、５４・・・・ＳＰ発生器６ 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 復代理人　弁理士　篠　１）　文　雄 ＴＲ□ ＴＲ

Claims (1)

1. 【特許請求の範囲】 データ処理システムのソフトウェア／ハードウェア動作
   の評価データを得るための下記（イ）、（ロ）、（ハ）
   より成る内部システム計測監視装置＝（イ）　少なくと
   も１つのＣＰｔＪと、該システムのＩｌｏを制御するチ
   ャネル・プロセッサと、及び該システムの主記憶を制御
   する主記憶制御装置とする有するデータ処理システム。 上記ＣＰＵには、該ＣＰＵによって実行された命令の各
   々のアドレスを指示する命令アドレス・レジスタを有す
   る命令実行装置を含む。 （ロ）計測衣アレイ（ＩＴＡ）と、内部ＣＰＵ信号線の
   選択されたセットを該ＩＴＡの入力に接続する装置と、
   該ＩＴＡにある現在の項目を選択し、現在の項目の該Ｉ
   ＴＡへの現在の入力信号の状態の受取りと記録を可能に
   するアドレス指定装置と、サンプル信号を該アドレス指
   定装置に定期的に供給し、該ＩＴＡにある次の項目まで
   アドレスを増加し、該入力信号を受取るとともに、前に
   アドレス指定された項目への入力信号を禁止することに
   よって、前にアドレス指定された項目が、サンプル・パ
   ルスのタイミングによって決められたサンプル入力信号
   状態の収集された項目になり、ＩＴＡ入力信号が前にア
   ドレス指定された項目に更に記録されるのを禁止するた
   めの該アドレス指定装置に接続されたサンプル信号装置
   と、を有する計測表装置（ＩＴＵ）。 （ハ）該ＩＴＵが該入力信号をサンプリングし且つ統計
   的に有意なサンプル数の収集項目を該ＩＴＡに生成する
   のを可能にすることによって、収集項目がデータ処理シ
   ステムの動作に関する計測データを監視する計測制御装
   置。