JPH0467224A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、コンピュータ等に接続して使用される情報処
理装置に関するものである。

従来の技術 近年パーソナルコンピュータ等の普及により、それに接
続して使用される情報処理装置の利用分野が拡大してお
り、各利用分野に応じ様々な機能を持つ情報処理装置が
用いられている。以下従来の情報処理装置についてレー
ザビームプリンタ（以降ＬＢＰと略称す。）を例に取り
説明する。

第７図は従来のＬ　Ｂ、Ｐのブロック図である。第７図
においてＬＢＰＩはホストコンピュータ２から送られて
くる印字データを処理するデータ処理部１ａと用紙上に
印字を行う印字部１ｂとに外けられる。データ処理部１
ａは、データ処理をコントロールする中央処理装置（以
下ＣＰＵと略称する。）３、ＣＰＵ３を動作させるプロ
グラムが格納されたプログラム読み出し専用メモリ（以
下プログラムＲＯＭと略称する。）４、文字コードに対
応したフォントデータが格納されたフォント読み出し専
用メモリ（以下フォントＲＯＭと略称する。）５、ホス
トコンピュータ２からの印字デー夕を受信するインター
フェース部６、文字コードをテキストの形で格納するテ
キストメモリ部８．１　／　ｎページ分のイメージデー
タを格納するビデオバンドバッファ（以下ＶＢＢと略称
する。）９、ＶＢＢ部９ヘフォントをシフトしながら書
き込むバレルシフタ一部７、ＶＢＢ部９に格納されたイ
メージデータを読み出しシリアルデータに変換して印字
部１ｂに出力するパラレルシリアル変換部１０から成る
。

第８図は従来の情報処理装置を用いたＬＢＰの要部ブロ
ック図である。第８図においてホストコンピュータ２と
ＣＰＵ３は、インターフェース部６を介して接続されて
いる。このインターフェース部６はＲ３−２３２Ｃ規格
等のシリアルインターフェースボートである。受信バッ
ファ１３はホストコンピュータ２からの種々の印字デー
タを格納する読み書き自在のメモリ（以下ＲＡＭと略称
する。）より構成されている。

以上のように構成された情報処理装置を用いたＬＢＰに
ついて、その動作を以下に説明する。まずホストコンピ
ュータ２より送られてきた文字や図形を示す印字データ
は、インターフェース部６を介してＣＰＵ３に取り込ま
れ、１キヤラクタ毎に受信バッファ１３に転送し受信バ
ッファ１３内の空きエリアに順次書き込まれる。この動
作はホストコンピュータ２から印字データが送られてく
る度に行われる。またＣＰＵ３は、受信バッファ１３内
に印字データが存在する時これを１データごとに順次取
り出し、それを解釈し必要に応じてテキストメモリ部８
ヘテキストとして格納する。

ここでＣＰＵ３がホストコンピュータ２から送られてく
る印字データを受信バッファ１３に書き込む処理スピー
ドより、受信バッファ１３から印字データを取り出しそ
れを処理するスピードが遅いと、しだいに受信バッファ
１３内のデータ量が増え、しまいには受信バッファ１３
に受信した印字データが入りきれなくなり、受信バッフ
ァオーバーフローエラーとなる。これを防ぐ手段として
、従来受信バッファ１３の残り容量が１／３以下になる
と、ＣＰＵ３はホストコンピュータ２に対して、データ
送信中断要求信号（ＸＯＦＦ）を送信し、ホストコンピ
ュータ２にその旨を知らせ印字データの取り込みを中断
し、引き続き受信バッファ１３からの印字データを取り
畠しそれを処理する。受信バッファ１３の空き容量が２
／３以上になると、ＣＰＵ３はホストコンピュータ２に
対して、データ送信再開要求信号（ＸＯＮ）を送信し、
ホストコンピュータ２にその旨を知らせ印字データの取
り込みを再開する。これにより受信バッファオーバーフ
ローエラーを防ぐことが出来る。テキストメモリ部８へ
格納されたテキストデータはＣＰＵ３により先頭より解
釈されながらイメージデータとしてバレルシフタ一部７
を通してＶＢＢ部９へ書き込まれる。ＣＰＵ３はＶＢＢ
部９へ１７　ｎページ分のイメージデータが書き込まれ
た時点で印字部１ｂへ起動をかけ、印字機構制御部１１
はＶＢＢ部９よりパラレルシリアル変換部１０を通して
送られてくるシリアルデータに変換されたイメージデー
タによって印字機構部１２を制御し印字が行われる。

発明が解決しようとする課題 しかしながら、上記従来の構成では、ＣＰＵ３のデータ
処理に要する時間が増した場合ホストコンピュータ２側
は受信バッファ１３内の空きエリアが２／３以上に回復
するまで、データ送信を待たされ、データタイムアウト
エラーが発生するという問題点を有していた。

課題を解決するための手段 本発明は上記問題点を解決するため、記憶手段の空き容
量に応じて入力手段による記憶手段への情報の取り込み
と中断とを制御する制御手段と、タイマ手段とを備え、
入力手段へ制御手段より情報の取り込みを中断する制御
信号が出力されている状態の時には、入力手段が制御手
段より出力される情報の取り込みを中断する制御信号に
優先してタイマ手段により所定時間毎に出力される制御
信号に従って情報を取り込むようにした。

作用 本発明は上記した構成により記憶手段の空き容量が減り
、入力手段が制御手段からの制御信号により外部からの
情報の取り込みを中断している時でも、タイマ手段から
の制御信号により所定の時間毎に情報の取り込みを行う
ことができる。

実施例 第１図は本発明の一実施例に於ける情報処理装置を用い
たＬＢＰのブロック図である。第１図において１ｂは・
印字部、２はホストコンピュータ、３はＣＰＵ、４はプ
ログラムＲＯＭ、５はフォントＲＯＭ、６はインターフ
ェース部、７はバレルシフタ一部、８はテキストメモリ
部、９はＶＢＢ部、１０はパラレルシリアル変換部、１
１は印字機構制御部、１２は印字機構部であり、これら
は従来例の構成と同様なものであるので詳細な説明を省
略する。１４はデータ制御手段であり、ＣＰＵ３からの
指示によりインターフェース部６から印字データを取り
込み、受信バッファ１３へ書き込む処理、受信バッファ
１３の空き容量のチエツク、受信バッファ１３からの印
字データの取り出し処理等を行う。このデータ制御手段
１４は第２図の要部ブロック図に示すように制御部１５
、タイマ一部１６に分けられる。２１ａはホストコンピ
ュータ２から送られてくる印字データを処理するデータ
処理部、２１はデータ処理部２１ａ、印字部１ｂより構
成されるＬＢＰである。

以上のように構成された本発明の情報処理装置を用いた
ＬＢＰについて、第２図の要部ブロック図、第３図、第
４図、第５図のフローチャートを用いてその動作を説明
する。ここで、データ制御手段１４の動作以外は、従来
のものと同じであるので説明を省略する。

ホストコンピュータ２から印字データが送られて来ると
、ＣＰＵ３は、制御部１５に印字データの取り込みを要
求する。制御部１５はインターフェース部６を介して印
字データを受信バッファ１３のライトポインタが示す位
置に書き込み、ライトポインタを更新する。・　（ステ
ップ１）この更新後、制御部１５は、受信バッファ１３
の空きが全バッファ容量の１／３以上あるかどうかを判
定しくステップ２）、１／３以上あれば、データ受信処
理を終了し、１／３以上の空きが無ければ、インターフ
ェース部６を介してホストコンピュータ２へ送信中断要
求信号（ＸＯＦＦ）を送信する（ステップ３）とともに
タイマ一部１６をＯＮしくステップ４）受信処理を終了
する。

一方ＣＰＵ３は、制御部１５を介して、受信バッファ１
３内に蓄えられた印字データを順次取り出し、それを解
釈してデータ処理を行い必要に応じテキストメモリ部８
にテキストとして書き込む。この時の制御部１５の動作
は受信バッファ１３内に印字データが有るかどうかチエ
ツクを行い（ステップ５）無ければ処理を終了し、印字
データが有るならば所定のリードポインタより印字デー
タを１文字リードしくステップ６）現在受信中断中であ
るかチエツクする（ステップ７）。中断中でなければ処
理を終了し、受信バッファ１３からリードした印字デー
タをＣＰＵ３へ渡す。中断中であれば受信バッファの空
きが２／３以上に回復したかどうかのチエツクを行い（
ステップ８）、回復していなければ処理を終了しリード
した印字データをＣＰＵ３へ渡す。回復していたならば
、ホストコンピュータ２に対してインターフェース手段
を介して、データ送信再開要求信号（ＸＯＮ）を送信し
、受信再開を要求（ステップ９）するとともに、受信タ
イマーをオフして強制受信を中止する（ステップ１０）
。

第５図のフローチャートは、タイマ一部１６がタイムア
ツプした時の処理である。タイマ一部１６がオンされて
からタイムアツプするまでの時間内に、受信バッファ１
３内の空き容量が２／３以上に回復しなかった時タイマ
一部１６はインターフェース部６を介してデータ送信再
開要求信号（ＸＯＮ）を送信しくステップ１１）、−時
的にホストコンピュータ２から送信される印字データを
受は付け、ステップ１からの処理が繰り返される。

以上の処理が行われた場合の一例を第８図のタイミング
チャートにより説明する。第８図においてｔ７はデータ
処理部２１ａに負荷がかかり一文字データを処理するの
に要する時間、ｔ６はホストコンピュータ２が送信を待
たされた時、タイムアウトエラーとなる時間、ｔ、１．
ｔ３はタイマ手段がタイムアツプする時間、ｔ２．ｊ４
は一時的にホストコンピュータ２がらのデータを受信す
る時間を示す。データ処理部２１ａの負荷が増した場合
、ｔ７＞ｔ６となり、ホストコンピュータ２は、通常デ
ータタイムアウトエラーとなり、送信処理を中止する。

（２がし本実施例では、タイマー手段がｔｌあるいはｔ
３に設定されており、ホストコンピュータ２のデータタ
イムアウトエラーの前に、ｔ２．ｔ４の間、ホストコン
ピュータ２がら送信が行われる為、ホストコンピュータ
２側がデータタイムアウトエラーとなることを防ぐこと
ができる。

なｊ；ｔｌ、ｔ３のタイマー値は任意に設定でき、本実
施例では設定値ｔを ｔ（秒’）＝　（１／空きバッファ容量）×（全バッフ
ァ容量／３）ｘａ としａ＝１０とした。

以上のように本実施例では、受信バッファ１３の空きが
１／３より少ないままの状態が続いた場合においても、
−時的にホストコンピュータ２がらの印字データの送信
を許可する為、ホストコンピュータ２側のデータタイム
アウトエラーが少なくなる。

なお本実施例では、ホストコンピュータ２とのインター
フェース部６をＲ５−２３２Ｃ規格として説明したが、
セントロニクス規格のパラレルインターフェース等につ
いても同様の結果が得られる。

発明の効果 以上のように本発明の情報処理装置は、記憶手段の空き
容量に応じて入力手段による記憶手段への情報の取り込
みと中断とを制御する制御手段と、タイマ手段とを備え
、入力手段へ制御手段より情報の取り込みを中断する制
御信号が出力されている状態の時には、入力手段が制御
手段より出力される情報の取り込みを中断する制御信号
に優先してタイマ手段より所定時間毎に出力される制御
信号に従って情報を取り込むようにしたことにより、記
憶手段の空き容量が減り、入力手段が、制御手段からの
制御信号により外部からの情報の取り込みを中断してい
る時でも、タイマ手段からの制御信号により所定の時間
毎に情報の取り込みを行うことができ、データタイムア
ウトエラーを少なくすることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に於ける情報処理装置を用い
たＬＢＰのブロック図、第２図は本発明の一実施例に於
ける情報処理装置を用いたＬＢＰの要部ブロック図、第
３図、第４図、第５図は本発明の一実施例に於ける情報
処理装置のフローチャート、第６図は本発明の一実施例
に於ける情報処理装置のタイミングチャート、第７図は
従来の情報処理装置を用いたＬＢＰのブロック図、第８
図は従来の情報処理装置を用いたＬＢＰの要部ブロック
図で掲り。 ６・・・インターフェース部 １３・・・受信バッファ １５・・・制御部 １６・・・タイマ一部 代理人の氏名　弁理士　粟野重孝　はが１名第 図 第 図 第 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 情報を記憶するための記憶手段と、外部より前記記憶手
   段に情報を取り込む入力手段と、前記記憶手段より情報
   を取り出す出力手段と、前記記憶手段の空き容量に応じ
   て前記入力手段による前記記憶手段への情報の取り込み
   と中断とを制御する制御手段と、タイマ手段とを備え、
   前記入力手段へ前記制御手段より情報の取り込みを中断
   する制御信号が出力されている状態の時には、前記入力
   手段が前記制御手段より出力される情報の取り込みを中
   断する制御信号に優先して、前記タイマ手段により所定
   時間毎に出力される制御信号に従って情報を取り込むこ
   とを特徴とする情報処理装置。