JPH0467341B2 - - Google Patents
Info
- Publication number
- JPH0467341B2 JPH0467341B2 JP59094684A JP9468484A JPH0467341B2 JP H0467341 B2 JPH0467341 B2 JP H0467341B2 JP 59094684 A JP59094684 A JP 59094684A JP 9468484 A JP9468484 A JP 9468484A JP H0467341 B2 JPH0467341 B2 JP H0467341B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- pnp transistor
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体集積回路装置、とくにγ線、Ｘ
線、電子線などの電離性放射線照射に対して特性
劣化の少ない集積注入論理回路（Integrated
Injection Logic、以下IILと略記する）を提供す
るものである。
線、電子線などの電離性放射線照射に対して特性
劣化の少ない集積注入論理回路（Integrated
Injection Logic、以下IILと略記する）を提供す
るものである。
従来、バイポーラ型半導体集積回路装置、とく
に第１図に示すようなIIL素子（特公昭49−35030
号）において、電離性放射線１００が照射された
場合、酸化膜１中に正電荷５０や酸化膜−半導体
界面にアクセプタ型の表面準位７が形成される。
このため、表面再結合速度が増加して、ｐ型層２
をエミツタ、ｎ型層３をベース、ｐ型層４をコク
レタとする横方向pnpトランジスタもしくはｎ型
層３をエミツタ、ｐ型層４をベース、n+型層５
をコクレタとする逆方向npnトランジスタなどの
各トランジスタの電流利得βが低電流部で著しく
低下する。第２図は横方向pnpトランジスタの電
流利得βの特性変化の例を示すもので、２００は
照射前、３００は照射後を示す。このような電流
利得βの低下のため、従来の構造では照射量が
103Rad以下でも回路動作不良を起こした。
に第１図に示すようなIIL素子（特公昭49−35030
号）において、電離性放射線１００が照射された
場合、酸化膜１中に正電荷５０や酸化膜−半導体
界面にアクセプタ型の表面準位７が形成される。
このため、表面再結合速度が増加して、ｐ型層２
をエミツタ、ｎ型層３をベース、ｐ型層４をコク
レタとする横方向pnpトランジスタもしくはｎ型
層３をエミツタ、ｐ型層４をベース、n+型層５
をコクレタとする逆方向npnトランジスタなどの
各トランジスタの電流利得βが低電流部で著しく
低下する。第２図は横方向pnpトランジスタの電
流利得βの特性変化の例を示すもので、２００は
照射前、３００は照射後を示す。このような電流
利得βの低下のため、従来の構造では照射量が
103Rad以下でも回路動作不良を起こした。
本発明の目的は、かかる従来の問題を改良し、
放射線耐量の大きいバイポーラ型半導体集積回路
装置を提供することにある。
放射線耐量の大きいバイポーラ型半導体集積回路
装置を提供することにある。
低電流部での電流利得の低下は、表面再結合速
度が大きく、注入された少数キヤリヤ成分が表面
に達したとき、再結合してベース電流成分を増大
させることに起因している。IIL素子の中で、特
に横方向pnpトランジスタは、ベースｎ層の表面
に接した部分が活性ベース部分となつており、上
記の表面再結合の影響を強く受ける。本発明では
この横方向pnpトランジスタのｎ型ベース層の表
面付近にn+層を設け、少数キヤリヤに対する電
位障壁が発生するようにした。これにより表面部
に少数キヤリヤが到達しにくい構造となり、再結
合電流成分を減少させることができ、等価的にベ
ース電流成分を小さくできる。さらに、これによ
り電流利得の低下を防止することができる。しか
しながら、上記の表面n+層が形成されると、上
記横方向pnpトランジスタのエミツタから注入さ
れる正孔電流が減少し、コレクタ電流が減少し、
電流利得が減少する。したがつて、表面n+層を
単に形成しただけの構造では、放射線照射による
電流利得の低下の現象を抑制する利点が得られる
が、電流利得の絶対値は全体的に低くなるという
新しい問題が生じてしまう。本発明では、さらに
横方向pnpトランジスタのエミツタをベースｎ型
層の不純物濃度に比べて十分濃度の高いp+型層
とした。これにより、横方向pnpトランジスタの
注入効率が高くなり、電流利得の絶対値が高いま
ま、放射線照射に対する電流利得の低下を抑制す
ることができた。
度が大きく、注入された少数キヤリヤ成分が表面
に達したとき、再結合してベース電流成分を増大
させることに起因している。IIL素子の中で、特
に横方向pnpトランジスタは、ベースｎ層の表面
に接した部分が活性ベース部分となつており、上
記の表面再結合の影響を強く受ける。本発明では
この横方向pnpトランジスタのｎ型ベース層の表
面付近にn+層を設け、少数キヤリヤに対する電
位障壁が発生するようにした。これにより表面部
に少数キヤリヤが到達しにくい構造となり、再結
合電流成分を減少させることができ、等価的にベ
ース電流成分を小さくできる。さらに、これによ
り電流利得の低下を防止することができる。しか
しながら、上記の表面n+層が形成されると、上
記横方向pnpトランジスタのエミツタから注入さ
れる正孔電流が減少し、コレクタ電流が減少し、
電流利得が減少する。したがつて、表面n+層を
単に形成しただけの構造では、放射線照射による
電流利得の低下の現象を抑制する利点が得られる
が、電流利得の絶対値は全体的に低くなるという
新しい問題が生じてしまう。本発明では、さらに
横方向pnpトランジスタのエミツタをベースｎ型
層の不純物濃度に比べて十分濃度の高いp+型層
とした。これにより、横方向pnpトランジスタの
注入効率が高くなり、電流利得の絶対値が高いま
ま、放射線照射に対する電流利得の低下を抑制す
ることができた。
以下、本発明の実施例を第３図により説明す
る。第３図において、ｎ型エピタキシヤル層３の
うち横方向pnpトランジスタのベース領域となる
部分の表面にn+層３３を設け、また、横方向pnp
トランジスタのエミツタを第１図に示したｐ型層
２ではなく、第３図のp+型層２２に置きかえた
構造となつている。実験例として、ｎ型エピタキ
シヤル層の濃度３×1016cm-3に対して、n+型層３
３の表面濃度を1019cm-3，ｐ型層４、p+型層２２
の表面濃度はそれぞれ５×1018cm-3，４×1019cm-
３を用いた。このp+型層２２は、通常のバイポー
ラICの製造工程において、ｐ分離拡散層を作る
ときに同時に形成されるもので、pnpトランジス
タのエミツタとなるp+拡散層２２がコレクタと
なるｐ型拡散層４よりも深く形成され、埋め込み
n+層６に接するように設けられる。このような
構造にすることにより、pnpトランジスタの注入
効率が増して電流増幅率が上がる結果となる。こ
れと同時に、ベース表面n+層３３は少数キヤリ
ヤである正孔が表面部に流入するのをはばむ方向
の内部電界を発生し、表面での再結合電流は極め
て小さくなる。その結果、第４図に示したよう
に、電流利得βは、照射前のコレクタ電流Ic存在
性曲線２２０に比べて、照射後は３３０の程度で
あり、低電流でもほとんど低下しない。実施で
は、105Rad以上の放射線耐量を得、しかも、第
３図のn+層３３とp+層２２の形成による電流利
得βの低下は見られなかつた。
る。第３図において、ｎ型エピタキシヤル層３の
うち横方向pnpトランジスタのベース領域となる
部分の表面にn+層３３を設け、また、横方向pnp
トランジスタのエミツタを第１図に示したｐ型層
２ではなく、第３図のp+型層２２に置きかえた
構造となつている。実験例として、ｎ型エピタキ
シヤル層の濃度３×1016cm-3に対して、n+型層３
３の表面濃度を1019cm-3，ｐ型層４、p+型層２２
の表面濃度はそれぞれ５×1018cm-3，４×1019cm-
３を用いた。このp+型層２２は、通常のバイポー
ラICの製造工程において、ｐ分離拡散層を作る
ときに同時に形成されるもので、pnpトランジス
タのエミツタとなるp+拡散層２２がコレクタと
なるｐ型拡散層４よりも深く形成され、埋め込み
n+層６に接するように設けられる。このような
構造にすることにより、pnpトランジスタの注入
効率が増して電流増幅率が上がる結果となる。こ
れと同時に、ベース表面n+層３３は少数キヤリ
ヤである正孔が表面部に流入するのをはばむ方向
の内部電界を発生し、表面での再結合電流は極め
て小さくなる。その結果、第４図に示したよう
に、電流利得βは、照射前のコレクタ電流Ic存在
性曲線２２０に比べて、照射後は３３０の程度で
あり、低電流でもほとんど低下しない。実施で
は、105Rad以上の放射線耐量を得、しかも、第
３図のn+層３３とp+層２２の形成による電流利
得βの低下は見られなかつた。
本発明を実現するにあたつての実用的な実施形
態を第５図に示す。これは第３図のp+拡散層２
２に、さらに従来のｐ型拡散層２を組み合せたも
のである。この構造は本質的には第３図の素子と
同じであるが、横方向pnpトランジスタのベース
幅を拡散層２と４で決めるようにしたことと、
pnpトランジスタのエミツタの取り出し電極部に
おける抵抗を下げることを特徴とするものであ
る。この構造により、IILの電気特性と放射線耐
量をさらに向上させることができる。
態を第５図に示す。これは第３図のp+拡散層２
２に、さらに従来のｐ型拡散層２を組み合せたも
のである。この構造は本質的には第３図の素子と
同じであるが、横方向pnpトランジスタのベース
幅を拡散層２と４で決めるようにしたことと、
pnpトランジスタのエミツタの取り出し電極部に
おける抵抗を下げることを特徴とするものであ
る。この構造により、IILの電気特性と放射線耐
量をさらに向上させることができる。
以上述べたように、本発明によるIILの構造に
することによつて、電離性放射線照射によつて生
じた表面準位に対して、少数キヤリヤを表面部に
到達させないようにして表面再結合電流成分を抑
制し、結果として耐放射線特性を改善し、横方向
pnpトランジスタの電流増幅率を向上させること
が可能である。従つて、放射線環境でも使用可能
な高性能IILを実現したものであり、工業上大き
な利益をもたらすものである。
することによつて、電離性放射線照射によつて生
じた表面準位に対して、少数キヤリヤを表面部に
到達させないようにして表面再結合電流成分を抑
制し、結果として耐放射線特性を改善し、横方向
pnpトランジスタの電流増幅率を向上させること
が可能である。従つて、放射線環境でも使用可能
な高性能IILを実現したものであり、工業上大き
な利益をもたらすものである。
第１図は皆来のIILの断面図、第２図は従来の
IILのβ−Ic特性曲線図、第３図、第５図は本発
明の実施例のIILを示す断面図、第４図は本発明
の実施例第３図の素子のβ−Ic特性曲線図であ
る。 符号の説明、１……酸化膜、２……ｐ型層、３
……ｎ型エピタキシヤル層、４……ｐ型層、５…
…n+型層、６……n+型埋め込み層、７……表面
準位、８……電極、５０……正電極、１００……
電離性放射線、２２……p+型層、３３……n+型
層、２００……照射前初期特性曲線、３００……
照射後特性曲線、２２０……照射前初期特性曲
線、３３０……照射後特性曲線。
IILのβ−Ic特性曲線図、第３図、第５図は本発
明の実施例のIILを示す断面図、第４図は本発明
の実施例第３図の素子のβ−Ic特性曲線図であ
る。 符号の説明、１……酸化膜、２……ｐ型層、３
……ｎ型エピタキシヤル層、４……ｐ型層、５…
…n+型層、６……n+型埋め込み層、７……表面
準位、８……電極、５０……正電極、１００……
電離性放射線、２２……p+型層、３３……n+型
層、２００……照射前初期特性曲線、３００……
照射後特性曲線、２２０……照射前初期特性曲
線、３３０……照射後特性曲線。
Claims (1)
- １ 半導体基板の表面領域に設けられた横方向
pnpトランジスタと、該横方向pnpトランジスタ
のベースとコレクタをそれぞれ逆npnトランジス
タのエミツタとベースに対応させ、該逆npnトラ
ンジスタのベース内に該逆npnトランジスタのコ
レクタを設けてなる集積注入型論理回路におい
て、該横方向pnpトランジスタのベースｎ層の表
面部分にn+層を設けると共に、該pnpトランジス
タのエミツタ部をp+層とし、該p+エミツタの表
面近傍に該p+層を取り囲むｐ層を設け、上記横
方向pnpトランジスタのエミツタ部の上記p+層が
上記pnpトランジスタのベースｎ層の下に設けら
れている埋め込みn+層に到達するように形成さ
れ、かつ、上記横方向pnpトランジスタのエミツ
タ部であるp+層の不純物濃度は、上記横方向pnp
トランジスタのコクレタ部であり、上記横方向
pnpトランジスタのベース領域に接触している部
分の不純物領域より高濃度であることを特徴とす
る耐放射線半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094684A JPS60240156A (ja) | 1984-05-14 | 1984-05-14 | 耐放射線半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094684A JPS60240156A (ja) | 1984-05-14 | 1984-05-14 | 耐放射線半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60240156A JPS60240156A (ja) | 1985-11-29 |
| JPH0467341B2 true JPH0467341B2 (ja) | 1992-10-28 |
Family
ID=14117030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094684A Granted JPS60240156A (ja) | 1984-05-14 | 1984-05-14 | 耐放射線半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60240156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009157488A1 (ja) | 2008-06-24 | 2009-12-30 | 株式会社ニフコ | クリップ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4199775A (en) * | 1974-09-03 | 1980-04-22 | Bell Telephone Laboratories, Incorporated | Integrated circuit and method for fabrication thereof |
| JPS5678154A (en) * | 1979-11-29 | 1981-06-26 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
-
1984
- 1984-05-14 JP JP59094684A patent/JPS60240156A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009157488A1 (ja) | 2008-06-24 | 2009-12-30 | 株式会社ニフコ | クリップ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60240156A (ja) | 1985-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275962B1 (ko) | 반도체장치 및 그의 제조방법_ | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| KR890004972B1 (ko) | 이질접합 바이폴라 트랜지스터 및 그의 제조방법 | |
| US5536665A (en) | Method of manufacturing a semiconductor device with double structured well | |
| JPH0313748B2 (ja) | ||
| JP2734875B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0467341B2 (ja) | ||
| JP3046352B2 (ja) | 高速ターンオフサイリスタ構造 | |
| US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
| JPS6124832B2 (ja) | ||
| JPS6127669A (ja) | 半導体装置 | |
| JPS6245707B2 (ja) | ||
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JPH0416443Y2 (ja) | ||
| JP2637173B2 (ja) | 半導体装置 | |
| JPH0513705A (ja) | 半導体装置 | |
| JPS63244876A (ja) | 相補型ｍｉｓ半導体装置及びその製造方法 | |
| JPH01111340A (ja) | 半導体装置 | |
| JPS58171853A (ja) | 耐放射線半導体集積回路装置 | |
| KR19980078231A (ko) | 상보형 전계효과 트랜지스터 및 그의 웰 형성방법 | |
| JPH0519822B2 (ja) | ||
| JPH05267644A (ja) | ダイオード及び半導体集積回路 | |
| JPH01181563A (ja) | 半導体集積回路装置 | |
| JPH03244133A (ja) | 半導体装置 | |
| JPH0691100B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |