JPH0467372B2 - - Google Patents

Info

Publication number
JPH0467372B2
JPH0467372B2 JP59175462A JP17546284A JPH0467372B2 JP H0467372 B2 JPH0467372 B2 JP H0467372B2 JP 59175462 A JP59175462 A JP 59175462A JP 17546284 A JP17546284 A JP 17546284A JP H0467372 B2 JPH0467372 B2 JP H0467372B2
Authority
JP
Japan
Prior art keywords
gate
clock
gate pulse
circuit
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59175462A
Other languages
English (en)
Other versions
JPS6153817A (ja
Inventor
Hideji Ishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59175462A priority Critical patent/JPS6153817A/ja
Priority to EP85110534A priority patent/EP0178429B1/en
Priority to DE8585110534T priority patent/DE3584497D1/de
Priority to US06/768,756 priority patent/US4736162A/en
Publication of JPS6153817A publication Critical patent/JPS6153817A/ja
Publication of JPH0467372B2 publication Critical patent/JPH0467372B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本願は、陰極線管上に映像信号に重畳して文字
表示等を行なうスパーインポーズ装置等に使用し
て、映像信号から同期分離された水平同期パルス
に同期した文字表示要素発生に必要なクロツク、
各種タイミングを安定に提供しモノリシツクIC
内蔵に適した回路規模のタイミング発生回路に関
するものである。
（従来の技術） 第４図は、従来１チツプIC化された文字表示
ICに使用されているタイミング発生回路である。
例えば水平同期パルスをゲートパルスHPとして
ゲートパルスHPに同期して発振するゲート発振
回路４０とゲート発振回路４０の出力を計数する
カウンタ４２と各種タイミングを発生するタイミ
ング発生器４３とを含む内部ロジツク部４１とか
らなつている。ゲート発振回路４０はゲートパル
スHPが低レべルで発振が停止し、ゲートパルス
HPの立上りに同期して発振を開始してクロツク
CKを生じる。内部ロジツク部４１ではクロツク
CKをカウンタ４２により分周して文字表示要素
とし、また文字表示位置を決定している。タイミ
ング発生器４３では文字表示データが収納されて
いる文字データRAM、キヤラクターデータ
ROM等のデータ制御タイミングを発生してい
る。
しかしながら、ゲートパルスHPを直接カウン
タ４２及びタイミング発生器４３のリセツト信号
として使用されているためゲートパルスHPの位
相の変動あるいは、スパイクノイズが含まれた場
合カウンタ４２やタイミング発生器４３の状態に
無関係にこれらを強制的にリセツトしたり、ある
いはリセツトパルスの巾が狭くなつて完全にリセ
ツトされず内部タイミング関係が乱され文字デー
タRAMの内容が書き換えられるなどシステムに
誤動作が生じる。
このためゲートパルスHPをクロツクCK及び
タイミング回路と同期をとつたり、あるいはチヤ
ツタリング防止など波形整形した後カウンタ、タ
イミング発生器をリセツトする必要がある。しか
し、従来使用されているゲート発振回路４０は第
４図に示すようにインダクタンスＬ、コンデンサ
Ｃ、C′とNANDゲート４４とで構成されており、
ゲートパルスHPが低レベル時にクロツクCKの
発生が停止してしまうため、波形整形ができなか
つた。
このようなゲート発振回路４０の不具合を対策
するため、第５図に示すように、ゲート発振回路
としてP.L.L（Phase Lock Loop）を使用した発
振回路５０を用いてゲートパルスHPと同期した
クロツクCK′（通常クロツクCKはゲートパルス
HPの約300〜400倍の周波数）を再生している。
通常、PLL発振回路５０は電圧制御発振器５１、
分周器５２、位相比較器５３とローパスフイルタ
ー５４とからなり、ゲートパルスHPとクロツク
CKとの周期を波形整形回路５５でとつて、リセ
ツト信号としてのゲートパルスH*を得ている。
これによつてゲートパルスHP中のクロツク停止
状態を無くしているか、回路規模が大きくなり、
IC内に形成した時にコスト的に不利であつた。
（発明が解決しようとする問題点） 本発明の目的はノイズの影響等のないタイミン
グ信号を安価に得るタイミング発生回路を得るこ
とにある。
（問題点を解決するための手段） 本発明によれば、ゲートパルスに応じてゲート
パルス期間発振するゲート発振器とこのゲート発
振器の出力を計数してタイミング信号を発生する
タイミング発生回路に於いてゲート発振器の発抵
停止はゲートパルスをゲート発振器の出力で波形
整形して行うタイミング発生回路を得る。
（実施例） 次に、図面を参照して本発明をより詳細に説明
する。
第１図は本発明の一実施例を示すものである。
水平同期パルスをゲートパルスHPとしてインバ
ータ５を介してNAND回路２に入力し、この
NAND回路２の出力をゲート発振用NAND回路
１に入力されている。ここでゲートパルスHPが
高レベルとなるとＤタイプリツプフロツプ４の
出力の状態に無関係にNAND回路１は高レベル
となつてNAND回路１で構成されるゲート発振
回路は発振を開始してクロツクCK１を出力する。
このクロツクCK１がカウンタ４２およびタイミ
ング発生器４３のクロツク端子に入力される。ク
ロツクCK１はバイナリ・フリツプ・フロツプ３
で２分周されクロツクCK２に変換され、バイナ
リ・フリツプ・フロツプ４の入力０に入力され
る。フリツプ・フロツプ４のＤ入力に入力されて
いるゲートパルスHPはクロツクCK２に同期し
てとり込まれクロツクCK２に同期したゲートパ
ルスHP*が出力される。このゲートパルスHP*
がカウンタ４２およびタイミング発生器４３のリ
セツト端子に与えられる。
ゲートパルスHPが低レベルとなると、ゲート
パルスHPの反転信号がNAND回路２に入力され
るが、NAND回路２の出力は直ちに低レベルと
ならずに、バイナリ・フリツプ・フロツプ４のＤ
入力に加えられた抵レベルのゲートパルスHPが
クロツクCK２に同期してとり込まれフリツプ・
フロツプ４の出力が高レベルなつた時、はじめ
てNAND回路２の出力は低レベルとなり、ゲー
ト発振器を構成するNAND回路１が不動作とな
つて発振が停止する。このようにしてゲートパル
スHP*は第２図および第３図に示すように必ず
クロツクCK１，CK２に同期した信号となりまた
ゲートパルスＨに含まれた細いスパイクノイズは
取り除かれ第４図の内部ロジツク４１へ供給され
る。
このとき、ゲートパルスHPの波形整形はクロ
ツクCK１を２分周したクロツクCK２をクロツク
としてバイナリ・フリツプ・フロツプ４で同期を
とるのみとしたが、クロツクCK１を使用しても、
内部ロジツク４１のタイミングを使用し、さらに
同期をとるのみでなくチツタリング防止回路を通
した後ゲートパルスHP*として内部ロジツク４
１に供給してもよい。
またゲート発振器はL.C発振器としたがC.R.
（コンデンサ、抵抗）発振器さらには他の発振器
でもよい。
（発明の効果） 本発明によればゲートパルスに同期して発振を
開始し、さらにその発振クロツクによりゲートパ
ルスに含まれたスパイクノイズを取り去り、ゲー
トパルスをクロツクに同期して取り込み発振を停
止することが容易にできる。
したがつて本発明を陰極線管上に文字等のスパ
ーインポーズ用ICに応用した場合映像信号から
同期分離された水平同期パルスをゲートパルスと
してパルスの後縁に同期した水平方向の文字表示
要素となるクロツクが容易に得られ、水平同期パ
ルスの最小幅を保証しさらにクロツクに同期した
水平同期パルスで各種タイミング回路およびシス
テムを確実にリセツトすることができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロツク図、
第２図はゲートパルスHPに位相変動がある時の
各部信号の波形図、第３図はゲートパルスHPに
雑音がある時の各部信号の波形図である。第４図
は従来例を示すブロツク図、第５図は他の従来例
の発振部を示すブロツク図である。 １……ゲート発振用NAND回路、２……
NAND回路、３……２分周用バイナリ・フリツ
プ・フロツプ、４……ゲートパルス整形用Ｄタイ
プ・フリツプ・フロツプ、HP……ゲートパルス
入力、CK１……ゲート発振器出力クロツク、CK
２……２分周されたクロツク、HP*……波形整
形されたゲートパルス、４０……ゲート発振回
路、４１……内部ロジツク部、４２……カウン
タ、４３……タイミング発生器。

Claims (1)

    【特許請求の範囲】
  1. １ ゲートパルスに同期して発振が開始するゲー
    ト発振器と、該ゲート発振器から出力される第１
    のクロツクに応答して種々のタイミングを発生す
    るタイミング回路と、前記第１のクロツクを分周
    する分周回路と、この分周回路から出力される第
    ２のクロツクに前記ゲートパルスを同期化する同
    期回路とを有し、前記同期回路の出力により前記
    タイミング回路をリセツトし、更に前記ゲート発
    振器の発振動作を停止させることを特徴とするタ
    イミング発生装置。
JP59175462A 1984-08-23 1984-08-23 タイミング発生装置 Granted JPS6153817A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59175462A JPS6153817A (ja) 1984-08-23 1984-08-23 タイミング発生装置
EP85110534A EP0178429B1 (en) 1984-08-23 1985-08-22 A timing pulse generator for generating timing pulses synchronized with horizontal synchronizing signal in video signal
DE8585110534T DE3584497D1 (de) 1984-08-23 1985-08-22 Zeitimpulsgenerator zur erzeugung von mit dem horizontalen videosynchronisationssignal synchronisierten zeitimpulsen.
US06/768,756 US4736162A (en) 1984-08-23 1985-08-23 Timing pulse generator for generating timing pulses synchronized with the horizontal synchronizing signal in a video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59175462A JPS6153817A (ja) 1984-08-23 1984-08-23 タイミング発生装置

Publications (2)

Publication Number Publication Date
JPS6153817A JPS6153817A (ja) 1986-03-17
JPH0467372B2 true JPH0467372B2 (ja) 1992-10-28

Family

ID=15996485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59175462A Granted JPS6153817A (ja) 1984-08-23 1984-08-23 タイミング発生装置

Country Status (4)

Country Link
US (1) US4736162A (ja)
EP (1) EP0178429B1 (ja)
JP (1) JPS6153817A (ja)
DE (1) DE3584497D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891705A (en) * 1987-11-30 1990-01-02 Nec Corporation Apparatus for generating a picture signal at precise horizontal position
US4970596A (en) * 1988-09-07 1990-11-13 North American Philips Corp. Pseudo line locked write clock for picture-in-picture video applications
US4905085A (en) * 1988-09-29 1990-02-27 E. I. Du Pont De Nemours And Company Synchronous sampling system
US5175620A (en) * 1989-11-14 1992-12-29 Samsung Electronics Co., Ltd. Synchronism detecting circuit utilizing pulse width
US5084913A (en) * 1990-07-26 1992-01-28 Unisys Corporation Programmable multi-mode two-channel timing generator
JPH04219786A (ja) * 1990-12-20 1992-08-10 Sony Corp 周波数判別回路
GB2255247B (en) * 1991-04-23 1994-12-14 Eev Ltd Pulse generating circuits
US5144170A (en) * 1991-06-28 1992-09-01 Motorola, Inc. Circuit and method of aligning clock signals
US5144430A (en) * 1991-08-09 1992-09-01 North American Philips Corporation Device and method for generating a video signal oscilloscope trigger signal
US5343301A (en) * 1992-11-05 1994-08-30 Ampex Systems Corporation Input clock presence detector for a digital video input
US5371416A (en) * 1993-04-05 1994-12-06 Motorola, Inc. Circuit and method of synchronizing clock signals
US5719517A (en) * 1993-06-29 1998-02-17 Mitsubishi Denki Kabushiki Kaisha Clock generating circuit for digital circuit operating in synchronism with clock, semiconductor integrated circuit including them, and logical gate used for them
JP2919278B2 (ja) * 1994-09-14 1999-07-12 日本電気株式会社 マルチシンク対応液晶ディスプレイ装置の表示制御装置及び表示制御方法
JP2666756B2 (ja) * 1995-01-30 1997-10-22 日本電気株式会社 半導体装置
KR0164538B1 (ko) * 1995-12-05 1999-03-20 김광호 디지탈 영상처리장치의 의사동기신호 발생회로
US5844622A (en) * 1995-12-12 1998-12-01 Trw Inc. Digital video horizontal synchronization pulse detector and processor
JP3643822B2 (ja) * 2002-09-20 2005-04-27 沖電気工業株式会社 インタフェース回路
CN114039577B (zh) * 2021-11-04 2024-06-28 无锡安趋电子有限公司 一种抗噪声干扰的自适应复位窄脉冲产生电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581785B2 (ja) * 1977-12-15 1983-01-12 株式会社東芝 陰極線管の表示装置
GB2080585B (en) * 1980-07-22 1984-07-04 Tokyo Shibaura Electric Co Semiconductor integrated circuit with reduced power consumption
GB2093239B (en) * 1981-02-18 1984-09-12 Philips Electronic Associated Pulse generator
JPS6098770A (ja) * 1983-11-04 1985-06-01 Funai Denki Kk 同期回路

Also Published As

Publication number Publication date
DE3584497D1 (de) 1991-11-28
JPS6153817A (ja) 1986-03-17
EP0178429A3 (en) 1988-04-27
EP0178429A2 (en) 1986-04-23
US4736162A (en) 1988-04-05
EP0178429B1 (en) 1991-10-23

Similar Documents

Publication Publication Date Title
JPH0467372B2 (ja)
US4780759A (en) Sampling clock generation circuit of video signal
JP3331894B2 (ja) Ｐｌｌ回路
JPH0644818B2 (ja) 表示装置
US5315183A (en) Synchronous phase detector circuit
JPS59110227A (ja) 可変周波数クロツク発生器
US4354164A (en) Digital phase lock loop for TIM frequency
JPH07120944B2 (ja) Ｐｌｌ回路
KR950001436B1 (ko) 기준펄스 발생회로
JP2764579B2 (ja) 高速追従形ｐｌｌ装置
JPS6281177A (ja) 同期制御回路
JP3263200B2 (ja) 同期信号生成回路及び分周回路
KR970005112Y1 (ko) 위상동기장치
JPH0214618A (ja) デジタルｐｌｌ回路
SU611286A1 (ru) Устройство фазовой автоподстройки частоты
JP2552313Y2 (ja) 表示エリア補正回路
JPS63234630A (ja) 位相同期ル−プの同期補償回路
JPH0677228B2 (ja) クロック信号発生回路
JPS62136174A (ja) 周波数制御回路
JP2910643B2 (ja) 位相同期回路
JPH09186976A (ja) 周波数変換回路
JPS63266974A (ja) 水平偏向回路
JPH02149081A (ja) ドットクロックパルス発生装置
JPH0722943A (ja) Ｐｌｌ装置
JPH0462616B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term