JPH0467635A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JPH0467635A JPH0467635A JP17961890A JP17961890A JPH0467635A JP H0467635 A JPH0467635 A JP H0467635A JP 17961890 A JP17961890 A JP 17961890A JP 17961890 A JP17961890 A JP 17961890A JP H0467635 A JPH0467635 A JP H0467635A
- Authority
- JP
- Japan
- Prior art keywords
- crystal grains
- wiring
- forming
- film
- alloy film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は半導体装置の製造方法に関わり、特に、配線
の形成方法に関する。
の形成方法に関する。
（従来の技術）
半導体装置の高集積化は、構成素子の微細化によっても
たらされている。例えば、ＩＭＤＲＡＭ、２５６ＫＳＲ
ＡＭなどの超ＬＳＩは１．０〜１．２μｍの設計基準で
作られており、更に高集積化を目的としてサブミクロン
の設計基準の超ＬＳＩが作られようとしている。半導体
装置の微細化により配線の幅はますます小さくなり、高
集・積比により配線長は著しく増大するため、配線の信
頼性を維持することが特に重要になっている。
たらされている。例えば、ＩＭＤＲＡＭ、２５６ＫＳＲ
ＡＭなどの超ＬＳＩは１．０〜１．２μｍの設計基準で
作られており、更に高集積化を目的としてサブミクロン
の設計基準の超ＬＳＩが作られようとしている。半導体
装置の微細化により配線の幅はますます小さくなり、高
集・積比により配線長は著しく増大するため、配線の信
頼性を維持することが特に重要になっている。
超ＬＳＩの配線には、通常アルミニウム（Ａｌｌ ）を
主成分とした合金膜が用いられる。先に述べたように配
線形状は細くなるが印加電圧は直流５Ｖと変わらないた
め、Ａｌ１合金配線の単位断面積にかかる電流ストレス
は相対的に増大する。大きな電流ストレスを印加したＡ
ｇ合金配線では、従来生じなかった種々の現象が顕著に
なってくる。例えば、電子の流れのためにＡｊ７原子が
電子の流れ方向に輸送され、Ａｇ合金配線が部分的に細
り、しまいには断線する現象（エレクトロ・マイグレー
ション）やＡｇ合金配線上に形成した絶縁膜のストレス
のために、放置しておくだけでＡｇ合金配線が断線して
しまう現象（ストレスマイグレーション）等である。こ
れらの現象が生じるとＡ１合金膜が断線してしまうため
、配線の信頼性が著しく低下する。
主成分とした合金膜が用いられる。先に述べたように配
線形状は細くなるが印加電圧は直流５Ｖと変わらないた
め、Ａｌ１合金配線の単位断面積にかかる電流ストレス
は相対的に増大する。大きな電流ストレスを印加したＡ
ｇ合金配線では、従来生じなかった種々の現象が顕著に
なってくる。例えば、電子の流れのためにＡｊ７原子が
電子の流れ方向に輸送され、Ａｇ合金配線が部分的に細
り、しまいには断線する現象（エレクトロ・マイグレー
ション）やＡｇ合金配線上に形成した絶縁膜のストレス
のために、放置しておくだけでＡｇ合金配線が断線して
しまう現象（ストレスマイグレーション）等である。こ
れらの現象が生じるとＡ１合金膜が断線してしまうため
、配線の信頼性が著しく低下する。
これらの断線は、おもにＡｊ７合金膜の粒界で生じてお
り、Ａｇ合金膜を用いる場合は、その粒界を強化する必
要があった。
り、Ａｇ合金膜を用いる場合は、その粒界を強化する必
要があった。
（発明が解決しようとする課題）
以上のように、超ＬＳＩ用の配線は通電したときに断線
しやすいという問題があった。本発明は上記実情に鑑み
てなされたものであり、エレクトロ・マイグレーション
等耐性の大きい配線を形成する配線の形成方法を提供す
ることを目的とする。
しやすいという問題があった。本発明は上記実情に鑑み
てなされたものであり、エレクトロ・マイグレーション
等耐性の大きい配線を形成する配線の形成方法を提供す
ることを目的とする。
［発明の構成］
（課題を解決するための手段）
前述した問題を解決するため、本発明は、基体上にアル
ミニウムを主成分とする結晶粒を含む導電性薄膜を形成
する工程と、前記導電性薄膜の結晶粒の一部を選択的に
除去する工程と、前記除去した部分に前記導電性薄膜と
は異種の導電性元素の結晶粒からなる層を形成する工程
とを含むことを特徴とする配線の形成方法を提供する。
ミニウムを主成分とする結晶粒を含む導電性薄膜を形成
する工程と、前記導電性薄膜の結晶粒の一部を選択的に
除去する工程と、前記除去した部分に前記導電性薄膜と
は異種の導電性元素の結晶粒からなる層を形成する工程
とを含むことを特徴とする配線の形成方法を提供する。
（作 用）
本発明による配線の形成方法であれば、アルミニウムを
主成分とする結晶粒の粒界にこの結晶粒とは異種の導電
性元素からなる結晶粒が形成される。
主成分とする結晶粒の粒界にこの結晶粒とは異種の導電
性元素からなる結晶粒が形成される。
この導電性元素からなる結晶粒は、電気的ストレスによ
り生じる前記アルミニウムを主成分とする結晶粒内の構
成原子の移動を抑制するので、エレクトロ・マイグレー
ションは起こりにくい。従ってエレクトロφマイグレー
ション耐性の大きい配線を形成することができる。
り生じる前記アルミニウムを主成分とする結晶粒内の構
成原子の移動を抑制するので、エレクトロ・マイグレー
ションは起こりにくい。従ってエレクトロφマイグレー
ション耐性の大きい配線を形成することができる。
（実施例）
以下、本発明の詳細を実施例を用いて詳細に説明する。
第１の実施例
第１図は本発明による配線の形成方法の一実施例を説明
するための工程断面図である。
するための工程断面図である。
ｐ形単結晶Ｓｔ基板１に熱酸化膜２を０．２μｍ堆積し
、さらに通常の高速スパッタリング法でＡｒ１・１％Ｓ
ｉ合金膜３を０．８μｍ堆積した（第１図（ａ））。し
かる後にフッ化アンモニア溶液で処理して、粒界部から
選択的にＡｆｉ合金膜のグレインの一部を除去した（第
１図（ｂ））。さらに、フッ化アンモニア溶液の濃度と
処理時間を適当に選ぶことにより、Ａ１合金膜３の形状
を第１図（Ｃ）に示すように所望の形状に制御する。次
に、Ｃｕ膜４を０．２μｍ形成し、この積層薄膜を４５
０℃窒素雰囲気で３０分熱処理した（第１図（ｄ））。
、さらに通常の高速スパッタリング法でＡｒ１・１％Ｓ
ｉ合金膜３を０．８μｍ堆積した（第１図（ａ））。し
かる後にフッ化アンモニア溶液で処理して、粒界部から
選択的にＡｆｉ合金膜のグレインの一部を除去した（第
１図（ｂ））。さらに、フッ化アンモニア溶液の濃度と
処理時間を適当に選ぶことにより、Ａ１合金膜３の形状
を第１図（Ｃ）に示すように所望の形状に制御する。次
に、Ｃｕ膜４を０．２μｍ形成し、この積層薄膜を４５
０℃窒素雰囲気で３０分熱処理した（第１図（ｄ））。
しかる後に、レジストを塗布してＡｒスパッタリングで
表面からＡｌ１合金膜３の表面がでるまで削った（第１
図（ｅ））。この試料表面を上面から走査型電子顕微鏡
（ＳＥＭ）で観察すると、第２図の上面図に示すように
結晶粒を単位として光りかたが異なり、Ａｇ合金からな
る結晶粒６とＣｕからなる結晶粒５がそれぞれ形成され
ていることがわかった。確認のため、この薄膜の表面を
マイクロＡＥＳ （電子プローブの照射面積が約１μｍ
であるので、結晶粒単位の表面分析ができる。）で分析
すると、電子プローブを走査するに従ってＡＤ ＳＳ
ｉが主に検出される結晶粒とＣｕが主に検出される結晶
粒とが存在した。このことから、結晶粒を単位としてＡ
ｇ合金からなる結晶粒６とＣｕからなる結晶粒５がそれ
ぞれ熱酸化膜２上に形成されていることが確認された。
表面からＡｌ１合金膜３の表面がでるまで削った（第１
図（ｅ））。この試料表面を上面から走査型電子顕微鏡
（ＳＥＭ）で観察すると、第２図の上面図に示すように
結晶粒を単位として光りかたが異なり、Ａｇ合金からな
る結晶粒６とＣｕからなる結晶粒５がそれぞれ形成され
ていることがわかった。確認のため、この薄膜の表面を
マイクロＡＥＳ （電子プローブの照射面積が約１μｍ
であるので、結晶粒単位の表面分析ができる。）で分析
すると、電子プローブを走査するに従ってＡＤ ＳＳ
ｉが主に検出される結晶粒とＣｕが主に検出される結晶
粒とが存在した。このことから、結晶粒を単位としてＡ
ｇ合金からなる結晶粒６とＣｕからなる結晶粒５がそれ
ぞれ熱酸化膜２上に形成されていることが確認された。
さらに、熱処理によって、Ａｇ合金膜とＣｕ各々の結晶
粒が接触している粒界では、それぞれＡｒ１．Ｓｉ、Ｃ
ｕが相互拡散していることが確認された。
粒が接触している粒界では、それぞれＡｒ１．Ｓｉ、Ｃ
ｕが相互拡散していることが確認された。
この合金膜をバターニングして、通電試験をした。比較
のため、通常のＡｇ−８ｉ合金膜の通電試験もした。配
線幅０，５〜２．０μｍ、スペース１μｍ１配線長１２
關のＩｃ）配線を形成し、電流ストレス１．０Ｘ１０
Ａ／Ｃｌ１１ 、温度１５０℃で加速試験をした。
のため、通常のＡｇ−８ｉ合金膜の通電試験もした。配
線幅０，５〜２．０μｍ、スペース１μｍ１配線長１２
關のＩｃ）配線を形成し、電流ストレス１．０Ｘ１０
Ａ／Ｃｌ１１ 、温度１５０℃で加速試験をした。
Ｃｕ結晶粒を混在させたＡ４７合金膜の寿命は、通常の
Ａ１合金膜よりも約２０〜３０倍長かった。また、Ｃｕ
をドーピング又はスパッタ堆積した後、シンターして形
成したＡ１１Ｓｔ−Ｃｕ合金膜と比べても約３〜１０倍
長かった。
Ａ１合金膜よりも約２０〜３０倍長かった。また、Ｃｕ
をドーピング又はスパッタ堆積した後、シンターして形
成したＡ１１Ｓｔ−Ｃｕ合金膜と比べても約３〜１０倍
長かった。
第２の実施例
第１の実施例では、Ａｆｉ合金膜の部分を選択的にエツ
チングした後、Ｃｕ膜を堆積して熱処理した後に上層の
Ｃｕ膜を下層のＡｇ合金膜の表面が露出するまでエツチ
ングした。第２の実施例では、このＣｕ膜も残しておき
配線に利用した。次に図面を用いて詳細に説明する。第
３図は本発明による配線の形成方法の他の実施例を説明
するための工程断面図である。ｐ形単結晶Ｓｉ基板７に
熱酸化膜８を０．２μｍ堆積し、さらに通常の高速スパ
ッタリング法で１ ・１％Ｓｉ合金膜９を０．８μｍ堆
積した（第３図（ａ））。しかる後にフッ化アンモニア
溶液で処理して、粒界部から選択的にＡｊ）合金膜のグ
レインの一部を除去した（第３図（ｂ））。フッ化アン
モニア溶液の濃度と処理時間を適当に選ぶことによりＡ
Ｉ合金Ｍ９の形状は所望の形状に制御できることは第１
の実施例で示した通りである。次に、Ｃｕ膜１０を０．
１５μｍ形成し、この積層薄膜を４５０℃窒素雰囲気で
３０分熱処理をした（第２図（Ｃ））。
チングした後、Ｃｕ膜を堆積して熱処理した後に上層の
Ｃｕ膜を下層のＡｇ合金膜の表面が露出するまでエツチ
ングした。第２の実施例では、このＣｕ膜も残しておき
配線に利用した。次に図面を用いて詳細に説明する。第
３図は本発明による配線の形成方法の他の実施例を説明
するための工程断面図である。ｐ形単結晶Ｓｉ基板７に
熱酸化膜８を０．２μｍ堆積し、さらに通常の高速スパ
ッタリング法で１ ・１％Ｓｉ合金膜９を０．８μｍ堆
積した（第３図（ａ））。しかる後にフッ化アンモニア
溶液で処理して、粒界部から選択的にＡｊ）合金膜のグ
レインの一部を除去した（第３図（ｂ））。フッ化アン
モニア溶液の濃度と処理時間を適当に選ぶことによりＡ
Ｉ合金Ｍ９の形状は所望の形状に制御できることは第１
の実施例で示した通りである。次に、Ｃｕ膜１０を０．
１５μｍ形成し、この積層薄膜を４５０℃窒素雰囲気で
３０分熱処理をした（第２図（Ｃ））。
しかる後に、レジストを塗布して通常の光露光法でバタ
ーニングし、塩素系のエツチングガスを用いて反応性イ
オンエツチング（ＲＩ Ｅ）でＣｕ膜１０およびＡ１１
合金膜９をエツチングし、所望の配線パターンを形成し
た。この時、Ｃｕのエツチングは加工精度は一般によく
ないが、前記０．１５μｍ程度の膜厚であれば十分に加
工できた。
ーニングし、塩素系のエツチングガスを用いて反応性イ
オンエツチング（ＲＩ Ｅ）でＣｕ膜１０およびＡ１１
合金膜９をエツチングし、所望の配線パターンを形成し
た。この時、Ｃｕのエツチングは加工精度は一般によく
ないが、前記０．１５μｍ程度の膜厚であれば十分に加
工できた。
この試料については、特に分析を試みなかったが、第１
の実施例からの類推で、島状のＡＮ合金の結晶粒の上に
Ｃｕの結晶粒か積層しており、さらにＣｕの結晶粒の上
層は互いの粒界が接触していると考えられる。また、Ａ
ｉ１合金膜とＣｕ各々の結晶粒が接触している粒界では
、それぞれＡｇ、Ｓｉ、Ｃｕが相互拡散していると考え
られる。
の実施例からの類推で、島状のＡＮ合金の結晶粒の上に
Ｃｕの結晶粒か積層しており、さらにＣｕの結晶粒の上
層は互いの粒界が接触していると考えられる。また、Ａ
ｉ１合金膜とＣｕ各々の結晶粒が接触している粒界では
、それぞれＡｇ、Ｓｉ、Ｃｕが相互拡散していると考え
られる。
この合金膜をバターニングして、通電試験をした。比較
のため、通常のＡ１１−Ｓｉ合金膜の通電試験もした。
のため、通常のＡ１１−Ｓｉ合金膜の通電試験もした。
配線幅０．５〜２．０μｍ１スペ一ス１μｍ、配線長１
２鶴のＡｌ配線を形成し、電流ストレス１．０ｘｌＯＡ
／ｃｓｎ 、温度１５０℃で加速試験をした。Ｃｕ結
晶粒とＡ１合金の結晶粒を混在させ更に上層はＣｕ膜で
つながっているこの試料での寿命は、通常の１合金膜よ
りも５０倍以上長かった。またＣｕをドーピング又はス
パッタ堆積した後、シンターして形成したＡｌ−５ｉ−
Ｃｕ合金膜と比べても約５〜２０倍以上は長かった。
２鶴のＡｌ配線を形成し、電流ストレス１．０ｘｌＯＡ
／ｃｓｎ 、温度１５０℃で加速試験をした。Ｃｕ結
晶粒とＡ１合金の結晶粒を混在させ更に上層はＣｕ膜で
つながっているこの試料での寿命は、通常の１合金膜よ
りも５０倍以上長かった。またＣｕをドーピング又はス
パッタ堆積した後、シンターして形成したＡｌ−５ｉ−
Ｃｕ合金膜と比べても約５〜２０倍以上は長かった。
尚、これまでの実施例では、第二の導電性元素の例とし
てＣｕの場合を示したが、タングステン。
てＣｕの場合を示したが、タングステン。
チタン、タンタル、マグネシウムでも試したところ配線
層のシート抵抗の変化は用いる第二の導電性元素によっ
て変動するものの、配線パターンを形成して、電気寿命
を測定するといずれの場合も八Ω・Ｓｉ合金の場合より
も一桁以上改善された。
層のシート抵抗の変化は用いる第二の導電性元素によっ
て変動するものの、配線パターンを形成して、電気寿命
を測定するといずれの場合も八Ω・Ｓｉ合金の場合より
も一桁以上改善された。
また、前記実施例では、Ａｊ７のグレインの一部の選択
的除去を、フッ化アンモニア溶液で行ったが、塩素系ガ
スを用いたケミカルドライエツチングなどで行ってもよ
い。
的除去を、フッ化アンモニア溶液で行ったが、塩素系ガ
スを用いたケミカルドライエツチングなどで行ってもよ
い。
また、用いるＳｉ基板の種類や、酸化膜の種類等、本発
明の主旨から逸脱しない範囲で、適宜実施できることは
いうまでもない。
明の主旨から逸脱しない範囲で、適宜実施できることは
いうまでもない。
［発明の効果コ
本発明による配線の形成方法によれば、電気的ストレス
により生じるアルミニウムを主成分とする結晶粒内の構
成原子の移動を抑制する配線を形成することができる。
により生じるアルミニウムを主成分とする結晶粒内の構
成原子の移動を抑制する配線を形成することができる。
従って、配線寿命は従来よりも長くなり、電気的信頼性
の高い配線が形成できる。
の高い配線が形成できる。
第１図乃至第３図は本発明の詳細な説明するための工程
断面図である。 １・・・Ｓｉ基板、２・・・熱酸化膜、３・・・Ａｌ１
・１％Ｓｉ合金膜、４・・・Ｃｕ膜、５・・・Ｃｕから
なる結晶粒、６・・・ＡｆＩ合金からなる結晶粒、７・
・・Ｓｉ基板、８・・・熱酸化膜、９・・・Ａｌｌ ・
１％Ｓｉ合金膜、１０・・・Ｃｕ膜。
断面図である。 １・・・Ｓｉ基板、２・・・熱酸化膜、３・・・Ａｌ１
・１％Ｓｉ合金膜、４・・・Ｃｕ膜、５・・・Ｃｕから
なる結晶粒、６・・・ＡｆＩ合金からなる結晶粒、７・
・・Ｓｉ基板、８・・・熱酸化膜、９・・・Ａｌｌ ・
１％Ｓｉ合金膜、１０・・・Ｃｕ膜。
Claims (4)
- （１）基体上にアルミニウムを主成分とする結晶粒を含
む導電性薄膜を形成する工程と、前記導電性薄膜の結晶
粒の一部を選択的に除去する工程と、前記除去した部分
に前記導電性薄膜とは異種の導電性元素の結晶粒からな
る層を形成する工程とを含むことを特徴とする配線の形
成方法。 - （２）前記アルミニウムを主成分とする結晶粒はシリコ
ンを含むことを特徴とする請求項（１）記載の配線の形
成方法。 - （３）前記除去した部分に前記導電性薄膜とは異種の導
電性元素の結晶粒からなる層を形成する工程の後に、熱
処理を行ない、粒界の部分を合金化することを特徴とす
る請求項（１）記載の配線の形成方法。 - （４）前記異種の導電性元素は、銅、タングステン、チ
タン、タンタル、マグネシウムのうち少なくとも一つ以
上を含む物質であることを特徴とする請求項（１）記載
の配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17961890A JPH0467635A (ja) | 1990-07-09 | 1990-07-09 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17961890A JPH0467635A (ja) | 1990-07-09 | 1990-07-09 | 配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467635A true JPH0467635A (ja) | 1992-03-03 |
Family
ID=16068906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17961890A Pending JPH0467635A (ja) | 1990-07-09 | 1990-07-09 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467635A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470788A (en) * | 1994-02-28 | 1995-11-28 | International Business Machines Corporation | Method of making self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration |
| US6597067B1 (en) | 1994-02-28 | 2003-07-22 | International Business Machines Corporation | Self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration |
-
1990
- 1990-07-09 JP JP17961890A patent/JPH0467635A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470788A (en) * | 1994-02-28 | 1995-11-28 | International Business Machines Corporation | Method of making self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration |
| US6597067B1 (en) | 1994-02-28 | 2003-07-22 | International Business Machines Corporation | Self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5286676A (en) | Methods of making integrated circuit barrier structures | |
| US3918149A (en) | Al/Si metallization process | |
| US4319264A (en) | Nickel-gold-nickel conductors for solid state devices | |
| JPS5846192B2 (ja) | 接点構造体 | |
| JP2951636B2 (ja) | メタライゼーション構造を製造する方法 | |
| JPH02137230A (ja) | 集積回路装置 | |
| US5290733A (en) | Method of manufacturing semiconductor devices including depositing aluminum on aluminum leads | |
| JPS63136547A (ja) | 半導体装置の配線形成方法 | |
| JPH0467635A (ja) | 配線の形成方法 | |
| KR0123185B1 (ko) | 알루미늄배선 및 그 형성방법 | |
| JPS60136337A (ja) | ２重層処理においてヒロツク抑制層を形成する方法及びその構造物 | |
| JPH0621056A (ja) | 耐酸化性化合物およびその製造方法 | |
| JP2002231724A (ja) | 配線の形成方法 | |
| KR960000703B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH04307956A (ja) | 集積回路の多層配線構造 | |
| JPH06140401A (ja) | 集積回路装置 | |
| EP0348119B1 (en) | Method of processing metal connectors on semi-conductor devices | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPH0428233A (ja) | 半導体装置及びその製造方法 | |
| JPH04326521A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06302600A (ja) | 半導体装置 | |
| JPH0370129A (ja) | 半導体装置の製造方法 | |
| JPS62114241A (ja) | 半導体装置 | |
| JPH1126461A (ja) | 半導体装置及びその製造方法 | |
| KR100227286B1 (ko) | 반도체 알루미늄 배선공정 |