JPH0467819U - - Google Patents
Info
- Publication number
- JPH0467819U JPH0467819U JP11232490U JP11232490U JPH0467819U JP H0467819 U JPH0467819 U JP H0467819U JP 11232490 U JP11232490 U JP 11232490U JP 11232490 U JP11232490 U JP 11232490U JP H0467819 U JPH0467819 U JP H0467819U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- diode
- output
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
第１図は本考案の一実施例を示す回路図、第２
図は第１図の入力電圧と出力電圧との関係を示す
波形図、第３図は従来回路を示す回路図、第４図
は第３図の入力電圧と出力電圧との関係を示す波
形図である。 １，２……差動トランジスタ、８……出力トラ
ンジスタ、６，７，１０，１１……ダイオード。
図は第１図の入力電圧と出力電圧との関係を示す
波形図、第３図は従来回路を示す回路図、第４図
は第３図の入力電圧と出力電圧との関係を示す波
形図である。 １，２……差動トランジスタ、８……出力トラ
ンジスタ、６，７，１０，１１……ダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 差動接続された第１及び第２の差動トラン
ジスタと、前記第１の差動トランジスタのベース
に接続された基準信号を印加するための第１のダ
イオードと、前記第２の差動トランジスタのベー
スに接続された入力信号を印加するための第２の
ダイオードと、を備えたコンパレータにおいて、 前記第１及び第２のダイオードに各々逆極性で
並列接続される第３及び第４のダイオードを備え
、前記第２のダイオードが前記入力信号に基づい
てオン又はオフした時の、前記入力信号に対する
前記第２の差動トランジスタの出力信号の遅延時
間を短縮することを特徴とするコンパレータ。 (2) 入力が前記第２の差動トランジスタの出力
と接続され、ハイレベル又はローレベルのロジツ
ク信号を出力する出力トランジスタを備え、前記
ロジツク信号を、該ロジツク信号を処理すべきロ
ジツク回路に印加することを特徴とする請求項(1
)記載のコンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11232490U JPH0467819U (ja) | 1990-10-25 | 1990-10-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11232490U JPH0467819U (ja) | 1990-10-25 | 1990-10-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467819U true JPH0467819U (ja) | 1992-06-16 |
Family
ID=31859827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11232490U Pending JPH0467819U (ja) | 1990-10-25 | 1990-10-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467819U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778223A (en) * | 1980-11-01 | 1982-05-15 | Fuji Electric Co Ltd | Base driving circuit for transistor |
| JPS63163283A (ja) * | 1986-12-26 | 1988-07-06 | Matsushita Electric Ind Co Ltd | 電圧比較回路 |
| JPH01278114A (ja) * | 1988-04-28 | 1989-11-08 | Nec Corp | シュミット入力回路 |
-
1990
- 1990-10-25 JP JP11232490U patent/JPH0467819U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778223A (en) * | 1980-11-01 | 1982-05-15 | Fuji Electric Co Ltd | Base driving circuit for transistor |
| JPS63163283A (ja) * | 1986-12-26 | 1988-07-06 | Matsushita Electric Ind Co Ltd | 電圧比較回路 |
| JPH01278114A (ja) * | 1988-04-28 | 1989-11-08 | Nec Corp | シュミット入力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0467819U (ja) | ||
| JPH01132127U (ja) | ||
| JPS61156315U (ja) | ||
| JPH021924U (ja) | ||
| JPS5942639U (ja) | コンパレ−タ | |
| JPS63140735U (ja) | ||
| JPS60153031U (ja) | 無接点スイツチ | |
| JPS6399423U (ja) | ||
| JPS63101544U (ja) | ||
| JPS6047314U (ja) | 信号ミキシング回路 | |
| JPH0211599U (ja) | ||
| JPS6052715U (ja) | 高電圧出力増幅器 | |
| JPH0260333U (ja) | ||
| JPH0337700U (ja) | ||
| JPH03127995U (ja) | ||
| JPH0334328U (ja) | ||
| JPH0314826U (ja) | ||
| JPH0382915U (ja) | ||
| JPH0163224U (ja) | ||
| JPH0214116U (ja) | ||
| JPS63136427U (ja) | ||
| JPS6162437U (ja) | ||
| JPS58101400U (ja) | サンプルホ−ルド回路 | |
| JPS6027534U (ja) | パルス発生回路 | |
| JPS6275639U (ja) |