JPH0211599U - - Google Patents
Info
- Publication number
- JPH0211599U JPH0211599U JP8565188U JP8565188U JPH0211599U JP H0211599 U JPH0211599 U JP H0211599U JP 8565188 U JP8565188 U JP 8565188U JP 8565188 U JP8565188 U JP 8565188U JP H0211599 U JPH0211599 U JP H0211599U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shift register
- semiconductor integrated
- data input
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
第１図は本考案の１実施例である半導体集積回
路（ＭＯＳ型スタテイツク・シフトレジスタ回路
）のブロツク図、第２図は第１図における各部の
波形図、第３図は従来の半導体集積回路（ＭＯＳ
型スタテイツク・シフトレジスタ回路）のブロツ
ク図、第４図及び第５図は第３図の各部波形図で
あり、第４図は信号の遅延を無視した理想的状態
の波形図、第５図は遅延を考慮した場合の波形図
である。 １―１，１―２，１―３……シフトレジスタユ
ニツト、２……データ入力信号駆動素子、３……
クロツク入力信号駆動素子、４……データ入力端
子、５……クロツク入力端子、６……浮遊容量（
容量性負荷）、７……遅延回路。
路（ＭＯＳ型スタテイツク・シフトレジスタ回路
）のブロツク図、第２図は第１図における各部の
波形図、第３図は従来の半導体集積回路（ＭＯＳ
型スタテイツク・シフトレジスタ回路）のブロツ
ク図、第４図及び第５図は第３図の各部波形図で
あり、第４図は信号の遅延を無視した理想的状態
の波形図、第５図は遅延を考慮した場合の波形図
である。 １―１，１―２，１―３……シフトレジスタユ
ニツト、２……データ入力信号駆動素子、３……
クロツク入力信号駆動素子、４……データ入力端
子、５……クロツク入力端子、６……浮遊容量（
容量性負荷）、７……遅延回路。
Claims (1)
- ＭＯＳ型スタテイツク・シフトレジスタ回路に
おいて、データ入力の前段に遅延回路を設けたこ
とを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8565188U JPH0211599U (ja) | 1988-06-28 | 1988-06-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8565188U JPH0211599U (ja) | 1988-06-28 | 1988-06-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0211599U true JPH0211599U (ja) | 1990-01-24 |
Family
ID=31310304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8565188U Pending JPH0211599U (ja) | 1988-06-28 | 1988-06-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0211599U (ja) |
-
1988
- 1988-06-28 JP JP8565188U patent/JPH0211599U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0211599U (ja) | ||
| JPS60119140U (ja) | デイジタル信号入力回路 | |
| JPS6040132U (ja) | 位相切換回路 | |
| JPS60160641U (ja) | タツチスイツチ装置 | |
| JPS62151223U (ja) | ||
| JPH0221815U (ja) | ||
| JPS6074342U (ja) | キ−入力部におけるプルアツプ抵抗制御回路 | |
| JPS597547U (ja) | リレ−駆動回路 | |
| JPS6181221U (ja) | ||
| JPH03116441U (ja) | ||
| JPS58158540U (ja) | パルス選択回路 | |
| JPS6347625U (ja) | ||
| JPS63140735U (ja) | ||
| JPS6341930U (ja) | ||
| JPH01133396U (ja) | ||
| JPH0221823U (ja) | ||
| JPS63146772U (ja) | ||
| JPS601037U (ja) | 二者択一回路 | |
| JPS60184332U (ja) | タイマ回路 | |
| JPH02141127U (ja) | ||
| JPH0216619U (ja) | ||
| JPH03119202U (ja) | ||
| JPS6045448U (ja) | パワ−トランジスタ | |
| JPS60158332U (ja) | リセツト回路 | |
| JPS6451328U (ja) |