JPH0468453A - データ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数ハイド幅のデータバスとアドレスバスと
を含むバス（コンピュータのバス）に接続されたメモリ
および周辺装置を対象とするデータ転送（メモリまたは
周辺装置内のソースデータからメモリまたは周辺装置内
の目的データへのデータ転送）を行うデータ転送装置に
関する。

〔従来の技術〕

第１１図は、この種のデータ転送装置が適用されるコン
ピュータシステムの一例の構成を示すブロック図である
。このコンピュータシステムは、ＣＰＵ　（Ｃｅｎｔｒ
ａｌ　　ＰｒｏｃｅｓｓｉｎｇｔＪｎｉｔ）と、メモリ
　（４バイト幅のメモリ）と、データ転送装置と、周辺
装置と、バスとを含んで構成されている。

バスは、４ハイド幅のデータバスと、アドレスバスと４
．バス制御線とを含んで構成されている。

第１Ｉ図に示すようなコンピュータシステムに通用され
る従来のデータ転送装置は、ソースデータの並びと目的
データの並びとが異なっている場合（第３図および第８
回に示すような場合）のデータ転送において、バイト毎
にソースデータの読み込みと目的データの書き込みとを
行ってデータ転送を実現しており、ワード（ロングワー
ド）単位のデータ転送を行うことができなかった。

Ｃ発明が解決しようとする課題〕 上述した従来のデータ転送装置では、ソースデータの並
びと目的データの並びとが異なっている場合に、バイト
単位のデータ転送しか行うことができないので、第１１
図に示すようにデータバスが複数ハイド幅であってもバ
イト毎にデータバスを使用しなければならず、データバ
スの使用効率が大幅に低下するという欠点がある。

本発明の目的は、上述の点に鑑み、ソースデータの並び
と目的データの並びとが異なっている場合のデータ転送
におけるデータの並び替え機能を有し、データバスのバ
イ〜ト幅に応したデータ転送を可能とし、バスの使用効
率の低下を回避することができるデータ転送装置を提供
することにある。

〔課題を解決するための手段〕

本発明のデータ転送装置は、複数バイト幅のデータバス
とアドレスバスとを含むバスを介したソースデータと目
的データとの間のデータ転送を行うデータ転送装置にお
いて、読み込みアドレスおよび書き込みアドレスのいず
れかを保持しそのアドレスをアドレスバス上に出力する
アドレス保持部と、バスを起動しデータ転送の開始およ
び終了を制御するバス制御部と、このバス制御部による
制御に基づき前記アドレス保持部に保持されている読み
込みアドレスにより特定されるソースデータ中のデータ
を保持する読み込みレジスタと転送制御部による制御に
より前記読み込みレジスタ内のデータが目的データの並
びに適合するようにシフトされたデータを保持する書き
込みレジスタとを含むデータ保持部と、前記アドレス保
持部、前記バス制御部および前記データ保持部の動作を
制御する前記転送制御部とを有する。

また、本発明のデータ転送装置は、複数バイト幅のデー
タバスとアドレスバスとを含むバスを介したソースデー
タと目的データとの間のデータ転送を行うデータ転送装
置において、読み込みアドレスおよび書き込みアドレス
のいずれかを保持しそのアドレスをアドレスバス上に出
力するアドレス保持部と、バスを起動しデータ転送の開
始および終了を制御するバス制御部と、このバス制御部
による制御に基づき前記アドレス保持部に保持されてい
る読み込みアドレスにより特定されるソースデータ中の
データを保持する読み込みレジスタと転送制御部による
制御および有効フラグに基づくシフト制御部の制御によ
り前記読み込みレジスタ内のデータが目的データの並び
に適合するようにシフトされたデータを保持する書き込
みレジスタとを含むデータ保持部と、前記アドレス保持
部前記バス制御部および前記データ保持部の動作を制御
する前記転送制御部とを有する。

〔作用〕

本発明のデータ転送装置では、アドレス保持部が読み込
みアドレスおよび書き込みアドレスのいずれかを保持し
そのアドレスをアドレスバス上に出力し、バス制御部が
バスを起動しデータ転送の開始および終了を制御し、デ
ータ保持部内の読み込みレジスタがバス制御部による制
御に基づきアドレス保持部に保持されている読み込みア
ドレスにより特定されるソースデータ中のデータを保持
し、データ保持部内の書き込みレジスタが転送制御部に
よる制御により読み込みレジスタ内のデータが目的デー
タの並びに適合するようにシフトされたデータを保持し
、転送制御部がアドレス保持部、バス制御部およびデー
タ保持部の動作を制御する。

また、本発明のデータ転送装置では、アドレス保持部が
読み込みアドレスおよび書き込みアドレスのいずれかを
保持しそのアドレスをアドレスバス上に出力し、バス制
御部がバスを起動しデータ転送の開始および終了を制御
し、データ保持部内の読み込みレジスタがバス制御部に
よる制御に基づきアドレス保持部に保持されている読み
込みアドレスにより特定されるソースデータ中のデータ
を保持し、データ保持部内の書き込みレジスタが転送制
御部による制御および有効フラグに基づくシフト制御部
の制御により読み込みレジスタ内のデータが目的データ
の並びに適合するようにシフトされたデータを保持し、
転送制御部がアドレス保持部、バス制御部およびデータ
保持部の動作を制御する。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明のデータ転送装置の一実施例の構成を
示すブロック図である。本実施例のデータ転送装置は、
アドレス保持部１と、バス制御部２と、データ保持部３
と、転送制御部４とを含んで構成されている。アドレス
保持部１はバス（第１１図参照）中のアドレスバスに接
続されており、バス制御部２はバス中のバス制御線に接
続されており、データ保持部３はバス中のデータバスに
接続されている。

第２図を参照すると、データ保持部３は、読み込み用の
４バイトレジスタ（１バイトのデータレジスタの４バイ
ト分の集合）である読み込みレジスタと、読み込みレジ
スタの左シフト方向に存在する書き込み用の４バイトレ
ジスタである書き込みレジスタとからなる（各レジスタ
はバイト華位に左シフトすることができる構成になって
いる）。

第２図において、例えばｒＤＯ−７Ｊという表示はデー
タバス上の「第Ｏ〜７ビツトの１バイト」を示す。

第３図は、データ転送の対象となるソースデータおよび
目的データの並びの−例を示す図である。

第３図において、ロングワード（４バイト幅）中の最上
位バイトのアドレスを説明の便宜上「基準アドレス」と
呼ぶ。

第４図は、データ転送が行われる際のデータ保持部３に
おけるデータの流れの一例を示す図であ第５図は、転送
制御部４の処理を示す流れ図である。この処理は、読み
込み指示ステフプ１０１と、バス制御部終了判定ステッ
プ１０２と、シフト指示ステップ１０３と、読み込み指
示ステップ１０４と、バス制御部終了判定ステップ１０
５と、シフト指示ステップ１０６と、書き込み指示ステ
ップ１０７と、バス制御部終了判定ステップ１０８と、
ソフト指示ステップ１０９と、書き込みアドレス更新ス
テップ１１０と、転送終了判定ステップ１１１と、残デ
ータ有無判定ステップ１１２と、シフト指示ステップ１
１３と、書き込み指示ステップ１１４と、バス制御部終
了判定ステップ１１５とからなる。

次に、このように構成された本実施例のデータ転送装置
の動作について説明する。なお、ここでは第１１図に示
すような構成のコンピュータシステムにおいて、第３図
中のソースデータ（メモリ上のアドレスＡＤＲ１を先頭
アドレスとするソースデータ）から第３図中の目的デー
タ（メモリ上のアドレスＡＤＲ２を先頭アドレスとする
目的データ）へのデータ転送が行われる場合の動作につ
いて説明する。

この場合には、転送制御部４および転送制御部４によっ
て制御されるアドレス保持部１．バス制御部２およびデ
ータ保持部３ば以下に示すような処理を行う（第５回参
照）。

まず、転送制御部４は、アドレス保持部１にソースデー
タの先頭アドレスＡＤＲ１を読み込みアドレスとしてセ
ントし、バス制御部２に対しアドレス保持部１にセット
された読み込みアドレスに基づくデータの読み込み指示
を行う（この読み込み指示では、アドレスＡＤＲＩと基
準アドレスとの差分に応じて無効データのバイト数が指
定される）　（ステップ１０１）。

転送制御部４は、この読み込み指示の発行後に、バス制
御部２からの読み込み完了通知の有無の判定（バス制御
部２の終了判定）をその読み込み完了通知が発行される
まで繰り返す（ステップ１０２）。

一方、転送制御部４からの読み込み指示に基づき、バス
制御部２はメモリ内の読み込みアドレスに対する読み込
み動作を開始し、まずアドレス保持部１に対してアドレ
スバスへのアドレス出力（アドレス保持部ｌに保持され
ているアドレスの出力）を指示する。

アドレス保持部１は、バス制御部２からのこの指示に基
づき、転送制御部４によってセットされた読み込みアド
レスをアドレスバス上に出力する。

この読み込みアドレスのデータがメモリから出力されて
データバス上で確定すると、バス制御部２はデータ保持
部３に対してそのデータの保持を指示する。

この場合のデータバス上のデータ転送（メモリからデー
タ保持部３へのデータ転送）は、上位２バイトが無効デ
ータの４バイト転送となる。

上述のバス制御部２からの指示に基づき、データ保持部
３はデータバス上のデータを読み込みレジスタにセット
する（第４図フェーズ■参照）。

データがデータ保持部３に読み込まれた後に、バス制御
部２は転送制御部４に読み込み完了通知を発行する。

この読み込み完了通知の発行によりステップ１０２の判
定がｒＹ　（Ｙｅｓ）Ｊとなると、転送制御部４はデー
タ保持部３に左方向のシフト指示を行う　（ステップ１
０３）。この場合のシフト数はデータバスのバイト幅の
４バイトである。

データ保持部３は、このシフト指示を受けて第４図フェ
ーズ■に示すように左シフトを行う。

さらに、転送制御部４は、次の読み込みのために、読み
込みアドレスをアドレスｒＡＤＲ１＋２」　（それまで
の読み込みアドレスよりも大きな基準アドレスの中で最
小のもの。次のロングワード中の最上位バイトのアドレ
ス）に更新し、更新後の読み込みアドレスをアドレス保
持部１にセントし、バス制御部２に対して次のデータの
読み込み指示を行う（ステップ１０４）。

転送制御部４は、この読み込み指示の発行後に、バス制
御部２からの読み込み完了通知の有無の判定をその読み
込み完了通知が発行されるまで繰り返す（ステップ１０
５）。

一方、転送制御部４からの読み込み指示に基づき、バス
制御部２はメモリ内の読み込みアドレスからの４バイト
分のデータをデータ保持部３に保持させ（第４図フェー
ズ■参照）、その後に読み込み完了通知を転送制御部４
に発行する。なお、この場合のデータバス上のデータ転
送は、データバスのハイド幅に応した転送（無効データ
のない４バイト転送）となる。

この読み込み完了通知の発行によりステップＪ０５の判
定がｒＹＪとなると、転送制御部４は、ソースデータと
目的データとの並び替えを行うためにデータのシフト数
（本実施例では、アドレスＡＤＲ１とそのアドレスを含
むロングワード中の基準アドレスとの差分からアドレス
ＡＤＲ２とそのアドレスを含むロングワード中の基準ア
ドレスとの差分を減した値である２バイト）を求め、求
めたシフト数でデータ保持部３に対して左方向のシフト
指示を行う　（ステップ１０６）。

データ保持部３は、このシフト指示を受けて第４図フェ
ーズ■に示すように左シフトを行う。

この左シフトの完了後に、転送制御部４は目的データに
対する書き込み動作を開始する。すなわち、アドレス保
持部１に目的データの先頭アドレスＡＤＲ２を書き込み
アドレスとしてセントし、バス制御部２に対しアドレス
保持部１にセットされた書き込みアドレスに基づくデー
タの書き込み指示を行う（ステップ１０７）・ 転送制御部４は、この書き込み指示の発行後に、バス制
御部２からの書き込み完了通知の有無の判定（バス制御
部２の終了判定）をその書き込み完了通知が発行される
まで繰り返す（ステップ１０８）。

一方、転送制御部４からの書き込み指示に基づき、バス
制御部２はメモリ内の書き込みアドレスに対する書き込
み動作を開始し、まずアドレス保持部１に対してアドレ
スバスへのアドレス出力を指示する。

アドレス保持部１は、バス制御部２からのこの指示に基
づき、転送制御部４によってセットされた書き込みアド
レスをアドレスバス上に出力する。

また、バス制御部２は、データ保持部３に対して書き込
みレジスタの内容（データ）をデータバスに出力するよ
うに指示する。

データバスに出力された書き込みレジスタ内のデータが
書き込みアドレスにより特定されるメモリ内のロングワ
ードに書き込まれた後に、バス制御部２は転送制御部４
に書き込み完了通知を発行する。

この書き込み完了通知の発行によりステップ１０Ｂの判
定がｒＹＪとなると、転送制御部４はデータ保持部３に
左方向のシフト指示を行う（ステップ１０９）。この場
合のシフト数は、データバスのバイト幅からステップ１
０６で求めたシフト数を滅した値であり、本実施例では
２バイトである。

データ保持部３は、転送制御部４からのシフト指示を受
けて第４図フェーズＶに示すように左シフトを行う。

さらに、転送制御部４は、次の書き込みのために、書き
込みアドレスをアドレスｒＡＤＲ２＋４」　（それまで
の書き込みアドレスよりも大きな基準アドレスの中で最
小のもの。次のロングワード中の最上位バイトのアドレ
ス）に更新する（ステップ１１０）。

次に、転送制御部４は、転送終了か否か（ソースデータ
を全てデータ保持部３に転送したか否か）を判定しくス
テップ１１１）、転送終了と判定するまでステップ１０
３〜１１０の処理および判定を繰り返す。

転送終了時に、データ保持部３に残データが残ることが
ある（例えば、第４図フェーズ■の状態転送制御部４は
、このような残データが存在するか否かを判定する（ス
テップ１１２）。

この判定で残データが存在する場合には、転送制御部４
は、最後の書き込みのために、シフト数（ステップ１０
６で求めたシフト数と同一の値）を求めてデータ保持部
３に対して左方向のシフト指示を行う（ステップ１１３
）。

データ保持部３は、このシフト指示を受けて第４図フェ
ーズ■に示すように左シフトを行う。

この左シフトの完了後に、転送制御部４はアドレス保持
部１に書き込みアドレスをセ・７トし、バス制御部２に
対しアドレス保持部１にセットされた書き込みアドレス
に基づく残データの書き込み指示を行う（ステップ１１
４）。

転送制御部４は、この書き込み指示の発行後に、バス制
御部２からの書き込み完了通知の有無の判定をその書き
込み完了通知が発行されるまで繰り返す（ステップ１１
５）　。

一方、バス制御部２は、転送制御部４からの書き込み指
示に基づき、データ保持部３内の残データを書き込みア
ドレスにより特定されるメモリ内のロングワードに書き
込むように制御し、その書き込み後に転送制御部４に書
き込み完了通知を発行する。

この書き込み完了通知の発行によりステップ１１５の判
定がｒＹＪとなると、転送制御部４は処理を終了する。

ステップ１１２の判定で残データが存在しない場合には
、転送制御部４は処理を終了する。

以上の動作により、データの並び替えを伴うデータ転送
が可能となる。

なお、周辺装置内の目的データへのデータ転送において
は、周辺装置に割り当てられる書き込みアドレスの更新
は行われず、書き込みアドレスの領域に書き込まれたデ
ータが周辺装置内の他の領域に順次転送されていく。ま
た、周辺装置内のソースデータからのデータ転送におい
ては、周辺装置に割り当てられる読み込みアドレスの更
新は行われず、読み込みアドレスの領域から読み込まれ
るデータは周辺装置内の他の領域から順次転送されてく
る。

第６図は、本発明のデータ転送装置の他の実施例の構成
を示すブロフク図である。本実施例のデータ転送装置は
、アドレス保持部５と、バス制御部６と、有効フラグ付
きのデータ保持部７と、転送制御部８とを含んで構成さ
れている。アドレス保持部５はバス（第１１図参照）中
のアドレスバスに接続されており、バス制御部６はバス
中のバス制御線に接続されており、データ保持部７はバ
ス中のデータバスに接続されている。

第７回を参照すると、データ保持部３は、読み込み用の
４バイトレジスタ（１ハイドのデータレジスタの４ハイ
ド分の集合）である読み込みレジスタと、読み込みレジ
スタの左シフト方向に存在する書き込み用の４ハイドレ
ジスタである書き込みレジスタとからなる（各レジスタ
はハイド単位に左シフトすることができる構成になって
いる）。

第７図において、例えばｒＤＯ−７Ｊという表示はデー
タバス上の「第０〜７ビツトの１バイト」を示す。

また、データ保持部３は、各データレジスタに対応して
、有効ピントとデータレジスタおよび有効ビットのシフ
ト動作を制御するシフト制御部とを含んで構成されてい
る。

シフト制御部は、自分から見てソフト方向（第７図にお
いては左方向）の有効ビットがセットされていなければ
データレジスタおよび有効ピントをシフト方向のデータ
レジスタおよび有効ビットに転送する制御を行う。

有効ビ・７トは、シフ１４制御部からの制御と自分に対
応するデータレジスタへのデータの書き込みとに基づい
てセットされ、転送制御部８からの直接的な制御に基づ
いてセット／リセットされる。

第８図は、データ転送の対象となるソースデータおよび
目的データの並びの−例を示す図である。

第８図において、ロングワード（４バイト輻）中の最上
位バイトのアドレスを説明の便宜上「基準アドレス」と
呼ぶ。

第９図は、データ転送が行われる際のデータ保持部７に
おけるデータの流れの一例を示す図である。

第１０図は、転送制御部８の処理を示す流れ図である。

この処理は、読み込み指示ステップ２０１と、バス制御
部終了判定ステップ２０２と、シフト指示ステップ２０
３と、読み込み指示ステップ２０４と、バス制御部終了
判定ステップ２０５と、シフト指示ステップ２０６と、
書き込み指示ステ、プ２０７と、バス制御部終了判定ス
テップ２０８と、有効ピントクリアおよびシフト指示ス
テ、プ２０９と、書き込みアドレス更新ステップ２１０
と、転送終了判定ステップ２１１と、残データ有無判定
ステップ２１２と、書き込み指示ステップ２１３と、バ
ス制御部終了判定ステップ２１４とからなる。

次に、このように構成された本実施例のデータ転送装置
の動作について説明する。なお、ここでは第１１図に示
すような構成のコンピュータシステムにおいて、第８図
中のソースデータ（メモリ上のアドレスＡＤＲ３を先頭
アドレスとするソスデータ）から第８図中の目的データ
（メモリ上のアドレスＡＤＲ４を先頭アドレスとする目
的データ）へのデータ転送が行われる場合の動作につい
て説明する。

この場合には、転送制御部８および転送制御部８によっ
て制御されるアドレス保持部５．バス制御部６およびデ
ータ保持部７は以下に示すような処理を行う（第１０回
参照）。

まず、転送制御部８は、アドレス保持部５にソースデー
タの先頭アドレスＡＤＲ３を読み込みアドレスとしてセ
ントし、バス制御部６に対しアドレス保持部５にセット
された読み込みアドレスに基づくデータの読み込み指示
を行う（この読み込み指示では、アドレスＡＤＲ３と基
準アドレスとの差分に応して無効データのハイド数が指
定される）。また、後述するように、データ保持部７内
の読み込みレジスタへのデータのセントに合わせて有効
ビットのセットを行う　（ステップ２０１）。

転送制御部８は、この読み込み指示の発行後に、バス制
御部６からの読み込み完了通知の有無の判定（バス制御
部６の終了判定）をその読み込み完了通知が発行される
まで繰り返す（ステップ２０２）。

一方、転送制御部８からの読み込み指示に基づき、バス
制御部６はメモリ内の読み込みアドレスに対する読み込
み動作を開始し、まずアドレス保持部５に対してアドレ
スバスへのアドレス出力（アドレス保持部５に保持され
ているアドレスの出力）を指示する。

アドレス保持部５は、バス制御部６からのこの指示に基
づき、転送制御部８によってセットされた読み込みアド
レスをアドレスバス上に出力する。

この読み込みアドレスのデータがメモリから出力されて
データバス上で確定すると、バス制御部６はデータ保持
部７に対してそのデータの保持を指示する。

この場合のデータバス上のデータ転送（メモリからデー
タ保持部７へのデータ転送）は、上位２ハイドが無効デ
ータの４バイト転送となる。

上述のバス制御部６からの指示に基づき、データ保持部
７はデータバス上のデータを読み込みレジスタにセント
する（なお、転送制御部８の制御により、読み込みレジ
スタ中のデータレジスタに対応する有効ビットは目的デ
ータの最初のロングワードにおけるデータ並びに対応し
た形式でセントされる）（第９図フェーズ■参照）。

データがデータ保持部７に読み込まれた後に、バス制御
部６は転送制御部８に読み込み完了通知を発行する。

この読み込み完了通知の発行によりステップ２０２の判
定がｒＹ　（Ｙｅｓ）ｊとなると、転送制御部８はデー
タ保持部７に左方向のシフト指示を行う　（ステップ２
０３）。

データ保持部７は、このシフト指示を受けて、有効ビッ
トの状態に基づくシフト制御部の制御により、順次左シ
フトを行う。これにより、データ保持部７内のデータレ
ジスタおよび有効ピントは第９図フェーズ■の状態にな
る。

さらに、転送制御部８は、次の読み込みのために、読み
込みアドレスをアドレスｒＡＤＲ３＋２」　（それまで
の読み込みアドレスよりも大きな基準アドレスの中で最
小のもの。次のロングワード中の最上位バイトのアドレ
ス）に更新し、更新後の読み込みアドレスをアドレス保
持部５にセットし、バス制御部６に対して次のデータの
読み込み指示を行う（ステップ２０４）。

転送制御部８は、この読み込み指示の発行後に、バス制
御部６からの読み込み完了通知の有無の判定をその読み
込み完了通知が発行されるまで繰り返す（ステップ２０
５）。

一方、転送制御部８からの読み込み指示に基づき、バス
制御部６はメモリ内の読み込みアドレスからの４バイト
分のデータをデータ保持部７に保持させ（このときに、
データが保持されたデータレジスタに対応する有効ビッ
トはセットされる）（第９図フェーズ■参照）、その後
に読み込み完了通知を転送制御部８に発行する。

この読み込み完了通知の発行によりステップ２０５の判
定がｒＹＪとなると、転送制御部８は読み込まれたデー
タを左詰めにするためにデータ保持部７に対して左方向
のシフト指示を行う　（ステップ２０６）。

データ保持部７は、このシフト指示を受けて、有効ピン
トの状態に基づくシフト制御部の制御により、第９図フ
ェーズ■に示すように左シフトを行う。

この左シフトの完了後に、転送制御部８は目的データに
対する書き込み動作を開始する。すなわち、アドレス保
持部５に目的データの先頭アドレスＡＤＲ４を書き込み
アドレスとしてセットし、バス制御部６に対しアドレス
保持部５にセントされた書き込みアドレスに基づくデー
タの書き込み指示を行う（ステップ２０７）。

転送制御部８は、この書き込み指示の発行後に、バス制
御部６からの書き込み完了通知の有無の判定（バス制御
部６の終了判定）をその書き込み完了通知が発行される
まで繰り返す（ステップ２０８）。

一方、転送制御部８からの書き込み指示に基づき、バス
制御部６はメモリ内の書き込みアドレスに対する書き込
み動作を開始し、まずアドレス保持部５に対してアドレ
スバスへのアドレス出力を指示する。

アドレス保持部５は、バス制御部６からのこの指示に基
づき、転送制御部８によってセットされた書き込みアド
レスをアドレスバス上に出力する。

また、バス制御部６は、データ保持部７に対して書き込
みレジスタの内容（データ）をデータバスに出力するよ
うに指示する。

データバスに出力された書き込みレジスタ内のデータ（
有効データ）が書き込みアドレスにより特定されるメモ
リ内のロングワードに書き込まれた後に、バス制御部６
は転送制御部８に書き込み完了通知を発行する。

この書き込み完了通知の発行によりステップ２０８の判
定が「Ｙ」となると、転送制御部８はデータ保持部７の
左側４バイト分のデータレジスタ（書き込みレジスタ）
に対応する有効ピントをクリア（リセット）してデータ
保持部７に左方向のシフト指示を行う　（ステップ２０
９）。

データ保持部７は、このシフト指示を受けて、有効ビッ
トの状態に基づくシフト制御部の制御により、第９図フ
ェーズ■に示すように左シフトを行う。

さらに、転送制御部８は、次の書き込みのために、書き
込みアドレスをアドレスｒＡＤＲ４＋３」　（それまで
の書き込みアドレスよりも大きな基準アドレスの中で最
小のもの。次のロングワード中の最上位バイトのアドレ
ス）に更新する（ステップ２１０）。

次に、転送制御部８は、転送終了か否かくソースデータ
を全てデータ保持部７に転送したか否か）を判定しくス
テ、プ２１１）、転送終了と判定するまでステップ２０
４〜２１０の処理および判定を繰り返す。

転送終了時に、データ保持部７に残データが残ることが
ある（例えば、第９図）ニーズ■の状態）。

転送制御部８は、このような残データが存在するか否か
を判定する（ステップ２１２）。

この判定で残データが存在する場合には、転送制御部８
は、最後の書き込みのために、アドレス保持部５に書き
込みアドレスをセットし、バス制御部６に対しアドレス
保持部５にセットされた書き込みアドレスに基づく残デ
ータの書き込み指示を行う（ステップ２１３）。

転送制御部８は、この書き込み指示の発行後に、バス制
御部６からの書き込み完了通知の有無の判定をその書き
込み完了通知が発行されるまで繰り返す（ステップ２１
４）。

一方、バス制御部６は、転送制御部８からの書き込み指
示に基づき、データ保持部７内の残データを書き込みア
ドレスにより特定されるメモリ内のロングワードに書き
込むように制御し、その書き込み後に転送制御部８に書
き込み完了通知を発行する。

この書き込み完了通知の発行によりステラ１２１４０判
定がｒＹＪとなると、転送制御部８は処理を終了する。

ステップ２１２の判定で残データが存在しない場合には
、転送制御部８は処理を終了する。

以上の動作により、データの並び替えを伴うデータ転送
が可能となる。

なお、周辺装置内の目的データへのデータ転送において
は、周辺装置に割り当てられる書き込みアドレスの更新
は行われず、書き込みアドレスの領域に書き込まれたデ
ータが周辺装置内の他の領域に順次転送されていく。ま
た、周辺装置内のソ−スデータからのデータ転送におい
ては、周辺装置に割り当てられる読み込みアドレスの更
新は行われず、読み込みアドレスの領域から読み込まれ
るデータは周辺装置内の他の領域から順次転送されてく
る。

〔発明の効果〕

以上説明したように本発明は、ソースデータの並びと目
的データの並びとが異なっている場合のデータ転送のた
めにデータの並び替え機能を設けることにより、ソース
データの並びと目的データの並びとが異なっているデー
タ転送においてもデータバスのハイド幅に応したデータ
転送を行うことが可能となり、データバスの使用効率を
低下させることがなくなるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック回、 第２図は第１図中のデータ保持部の構成を示す図、 第３図は第１図に示すデータ転送装置によるデータ転送
の対象となるソースデータおよび目的データの並びの−
例を示す図、 第４図はデータ転送が行われる際の第２図に示すデータ
保持部におけるデータの流れの一例を示す図、 第５図は第１図中の転送制御部の処理を示す流れ図、 第６図は本発明の他の実施例の構成を示すプロ、７り図
、 第７図は第６図中のデータ保持部の構成を示す図、 第８図は第６図に示すデータ転送装置によるデータ転送
の対象となるソースデータおよび目的データの並びの−
例を示す図、 第９図はデータ転送が行われる際の第７図に示すデータ
保持部におけるデータの流れおよび有効ビットのセット
／リセットのｔ＝ｍの一例を示す図、第１０閾は第６図
中の転送制御部の処理を示す流れ図、 第１１図は第１図または第６図に示すデータ転送装置を
含むコンピュータシステムの構成の一例を示す図である
。 図において、 １５・・ ２．６・・ ３．７・・ ４．８・・ アドレス保持部、 バス制御部、 データ保持部、 転送制御部である。

Claims (2)

【特許請求の範囲】
1. （１）複数バイト幅のデータバスとアドレスバスとを含
   むバスを介したソースデータと目的データとの間のデー
   タ転送を行うデータ転送装置において、 読み込みアドレスおよび書き込みアドレスのいずれかを
   保持しそのアドレスをアドレスバス上に出力するアドレ
   ス保持部と、 バスを起動しデータ転送の開始および終了を制御するバ
   ス制御部と、 このバス制御部による制御に基づき前記アドレス保持部
   に保持されている読み込みアドレスにより特定されるソ
   ースデータ中のデータを保持する読み込みレジスタと、
   転送制御部による制御により前記読み込みレジスタ内の
   データが目的データの並びに適合するようにシフトされ
   たデータを保持する書き込みレジスタとを含むデータ保
   持部と、前記アドレス保持部、前記バス制御部および前
   記データ保持部の動作を制御する前記転送制御部と を有することを特徴とするデータ転送装置。
2. （２）複数バイト幅のデータバスとアドレスバスとを含
   むバスを介したソースデータと目的データとの間のデー
   タ転送を行うデータ転送装置において、 読み込みアドレスおよび書き込みアドレスのいずれかを
   保持しそのアドレスをアドレスバス上に出力するアドレ
   ス保持部と、 バスを起動しデータ転送の開始および終了を制御するバ
   ス制御部と、 このバス制御部による制御に基づき前記アドレス保持部
   に保持されている読み込みアドレスにより特定されるソ
   ースデータ中のデータを保持する読み込みレジスタと、
   転送制御部による制御および有効フラグに基づくシフト
   制御部の制御により前記読み込みレジスタ内のデータが
   目的データの並びに適合するようにシフトされたデータ
   を保持する書き込みレジスタとを含むデータ保持部と、
   前記アドレス保持部、前記バス制御部および前記データ
   保持部の動作を制御する前記転送制御部と を有することを特徴とするデータ転送装置。