JPH05204847A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【構成】プロセッサ２からのデータ転送要求信号１００
に応じて転送制御部１０が転送元と転送先にそれぞれデ
ータの読出要求とデータの書込要求を行う。プロセッサ
２から出力されるデータの読込開始アドレスを保持しア
ドレス信号として出力する第１のアドレスレジスタ１２
の出力とプロセッサ２から出力されるデータの書込開始
アドレスを保持しアドレス信号として出力する第２のア
ドレスレジスタの出力のそれぞれを転送制御部１０によ
ってデータの読出先とデータの読込先に選択接続させデ
ータの読出と書込の開始アドレスを指定する。転送制御
部１０は前述したデータ転送要求信号１００に応じて拡
張記憶装置４へのデータの転送を行う場合にはデータバ
ッファ１１を介して、また、主記憶装置３へデータの転
送を行う場合にはデータバッファ１１を介さないでデー
タ転送を行う。 【効果】 主記憶装置４内のデータバッファを介さない
で拡張記憶装置の互いに異なる記憶エリア間および主記
憶装置と拡張記憶装置間のデータ転送を行うことができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ転送制御装置に関
し、特にコンピュータ内の主記憶装置と外部の拡張記憶
装置の間または外部の拡張記憶装置の異なる記憶場所間
でデータの転送を行うデータ転送制御装置に関する。

【０００２】

【従来の技術】図３はコンピュータに接続された外部の
拡張記憶装置のある記憶場所に記憶されているデータを
同一の拡張記憶装置の他の記憶場所に転送するときの従
来のデータ転送の動作を示す説明図である。

【０００３】情報処理の対象とするデータの量が膨大に
なると、このようなデータを処理するコンピュータの内
蔵する主記憶装置３だけに上述のデータを格納すること
は不可能となる。そこで、上述のコンピュータにおいて
は外部に拡張記憶装置４を接続しておき、この拡張記憶
装置４に主記憶装置３に格納しきれないデータを格納し
必要に応じて拡張記憶装置４に格納されているデータを
コンピュータに読出して使用しているのが通常である。

【０００４】このように外部に拡張記憶装置４を有する
コンピュータシステムにおいては、拡張記憶装置４の特
定の記憶場所に記憶されているデータを、この拡張記憶
装置４の他の記憶場所に転送することが必要になる。

【０００５】このような場合に、従来のコンピュータシ
ステムにおいては、図３に示すように、拡張記憶装置４
のアドレスａ１からａ２までに格納されているデータを
拡張記憶装置４のアドレスｂ１からｂ２へ転送を行う場
合にはアドレスａ１からａ２に記憶されているデータを
まづ主記憶装置３内のバッファエリア２０の記憶容量に
相当する分だけ読出し、これをバッファエリア２０に記
憶する。

【０００６】次に、バッファエリア２０に記憶されたデ
ータを拡張記憶装置４のアドレスｂ１からｂ２の方向に
向って書込ませる、続いて拡張記憶装置４内のすでに読
出したアドレスの次のアドレスからバッファエリア２０
の記憶容量分だけ読出しバッファエリヤ２０に一旦記憶
しこの記憶したデータをすでに書込の終ったアドレスの
次のアドレスから順次ｂ２の方に向って書込を行う。以
下、必要なデータの転送が終了するまで同様な動作を繰
返し行っていた。

【０００７】

【発明が解決しようとする課題】上述した従来の拡張記
憶装置を用いたコンピュータシステムにおいては拡張記
憶装置内に記憶されている所望のデータを拡張記憶装置
の別の記憶場所に転送する場合には、一旦コンピュータ
内のバッファエリアに所望のデータを読出してから拡張
記憶装置の所望のアドレスにこのデータを転送して書込
を行うので、多量のデータを１回で主記憶装置のバッフ
ァエリアに読込んで、この読込んだデータを１回で拡張
記憶装置の所望のアドレスに書込むためにはコンピュー
タ内に大容量のバッファエリアを設ける必要があるの
で、通常は、拡張記憶装置の記憶容量にくらべて小さな
記憶容量をもつ主記憶装置内のバッファエリアに転送し
ようとするデータを多数回に分けて拡張記憶装置から順
次読出し、読出した分だけ順次拡張記憶装置に書込みを
繰返すことにより拡張記憶装置の異なった記憶エリア間
のデータの転送を行っていたので転送時間が長くなると
いう欠点があった。

【０００８】また、このようなデータの転送のための主
記憶装置に対するアクセスがプロセッサからこの主記憶
装置に対する他の情報処理のためのアクセスと競合した
場合には、プロセッサのアクセスの効率が低下し、この
ような主記憶装置と拡張記憶装置を外部に持つ従来のコ
ンピュータシステム全体のスループットが低下するとい
う欠点があった。

【０００９】本発明の目的は、拡張記憶装置の異なるア
ドレス間のデータの転送、拡張記憶装置と主記憶装置間
のデータの転送に対してこれらのデータの転送を専用で
制御し主記憶装置内のデータバッファを使用することな
く、また主記憶装置に対するプロセッサからのアクセス
と競合することなく上述したデータの転送を行うことの
できるデータ転送制御装置を提供することにある。

【００１０】

【課題を解決するための手段】本発明のデータ転送制御
装置は、プロセッサからのデータ転送要求信号により制
御され主記憶装置と拡張記憶装置間および前記拡張記憶
装置内の互いに異なる記憶場所の間のデータの転送とそ
の制御を行うデータ転送制御装置において、前記プロセ
ッサから出力される前記データの転送元のアドレスを保
持し出力する第１のアドレスレジスタと、前記プロセッ
サから出力される前記データの転送先のアドレスを保持
し出力する第２のアドレスレジスタと、書込要求信号に
より制御され前記転送元より読出したデータを一旦記憶
しておき読出要求信号により制御され前記記憶したデー
タを読出すデータバッファと、第１の選択信号に応じて
前記第１のアドレスレジスタからの出力を前記拡張記憶
装置または前記主記憶装置の何れかに前記データの読出
アドレス信号として出力する第１のセレクタと、第２の
選択信号に応じて前記第２のアドレスレジスタからの出
力を前記主記憶装置あるいは前記拡張記憶装置に書込ア
ドレス信号として出力する第２のセレクタと、前記プロ
セッサからのデータ転送要求信号に応じて前記第１と第
２の選択信号を出力すると共に転送元にデータ読出要求
信号を送出しデータの読出し制御を行いデータの読出し
を行い転送先が前記拡張記憶装置であるときには前記デ
ータバッファに前記書込要求信号とこれに続く前記読出
信号を送出して前記データバッファを制御し前記データ
バッファを介して前記データを出力させ前記拡張記憶装
置にデータ書込要求信号を送出し前記拡張記憶装置を制
御して前記拡張記憶装置に前記データバッファから出力
された前記データを書込ませまた転送先が前記主記憶装
置であるときには前記主記憶装置にデータ書込要求信号
を送出して前記転送元から読出された前記データを前記
主記憶装置に書込ませる制御を行う転送制御部とを備え
ている。

【００１１】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１２】図１は本発明のデータ転送制御装置の一実
施例を示すブロック図であり、図２は図１のデータ転送
制御装置とプロセッサその他の装置の間の関係を示す説
明図である。

【００１３】データっ転送制御装置１は転送制御部１０
とデータバッファ１１を主構成としている。

【００１４】プロセッサ２からデータ転送元とデータ転
送先の情報を含むデータ転送要求信号１００が転送制御
部１０に加えられ、またプロセッサ２より上述したデー
タの転送元の読出すべきデータの最初のアドレスを指定
するアドレス信号１０２が第１のアドレスレジスタ１２
に加えられ、前記データの転送先のデータを書込むべき
最初のアドレスを指定するアドレス信号１０３がプロセ
ッサ２より第２のアドレスレジスタに加えられ、かつ、
転送すべきデータがデータバッファ１１の所有する記憶
容量の何倍あるかを示す値すなわちブロック数を示すデ
ータブロック数要求信号１０１がプロセッサ２からブロ
ックカウンタ１５に与えられる。

【００１５】まず拡張記憶装置４内のあるアドレスに記
憶されているデータをこの拡張記憶装置４の他のアドレ
スに転送する場合について、本発明のデータ転送制御装
置１の動作を説明する。

【００１６】転送制御部１０はデータ転送要求信号１０
０の内容に応じてデータの転送元が拡張記憶装置４であ
れば読出要求信号３０２を出力して拡張記憶装置４に加
えると同時に読出アドレスを指定する第１のアドレスレ
ジスタ１２から出力されるアドレス信号２０３を拡張記
憶装置４に入力するアドレス信号３０４として選択出力
させるための第１の選択信号２０５を第１のセレク１４
に出力する。

【００１７】また、データの書込要求信号３０３が拡張
記憶装置４に出力される。さらに、第２のアドレスレジ
スタ１３から出力される書込先の書込開始アドレスを指
定するアドレス信号２０４を拡張記憶装置４に対する書
込開始アドレス信号３１５として選択接続させるための
第２の選択信号２０６を出力し、書込開始アドレス信号
３１５を拡張記憶装置４に加える。

【００１８】拡張記憶装置４からは上記の読出要求信号
３０２とアドレス指定２０３により指定されたデータ９
０１が読出される。

【００１９】転送制御部１０はデータ９０１を選択して
読込む第３の選択信号２０７をデータセレクタ１８に加
える。データセレクタ１８は第３の選択信号２０７によ
りデータ９０１を選択してデータバッファ１１へ出力す
る。

【００２０】データバッファ１１には転送制御部１０よ
り書込要求信号３０７が出力されデータバッファ１１を
制御してデータセレクタから出力されるデータを一時的
に書込む。

【００２１】データバッファ１１の記憶容量に相当する
データがデータバッファ１１に書込まれると、転送制御
部１０より読出要求信号３０６がデータバッファ１１に
出力され第２のセレクタ１７より出力されている書込開
始アドレス指定信号３１５で指定された拡張記憶装置４
のアドレスを書込開始アドレスとしてこのアドレスから
予め決めらた方向にデータバッファ１１から出力された
データが順次書込まれる。

【００２２】この読出と書込の動作が終了すると、転送
制御部１０からブロックカウンタ１５内のブロック数を
１だけ減ずるブロック数更新信号２００がブロックカウ
ンタ１５に出力される、ブロックカウンタ１５は保持し
ているブロック数を示す値から１を減じた値に保持して
いる内容を更新する。ブロックカウンタ１５からはこの
１だけ減じられた結果の数が信号２０１として零検出回
路１６に出力される。

【００２３】もし、信号２０１が示す値が零であると、
零検出回路１６は零検出信号２０２を転送制御部１０に
出力する。

【００２４】もし、零検出信号２０２が転送制御部１０
に出力されれば転送制御部１０はデータの転送は終了す
る。また、零検出信号２０２が出力されない場合には、
データバッファ１１の記憶容量に相当するアドレス数だ
け第１のアドレスレジスタ１２と第２のアドレスレジス
タ１３のアドレス値を増加させるアドレス更新信号２０
８が転送制御部１０より第１のアドレスレジスタ１２と
第２のアドレスレジスタ１３とに制御信号として加えら
れる。このアドレス更新信号２０８が加えられると第１
と第２のアドレスレジスタ１２と１３はデータバッファ
１１の記憶容量に対応するアドレス値だけすでに記憶し
ているアドレス値に加算したアドレス値をそれぞれアド
レス信号２０３と２０４として更新し、この更新された
値を出力する。

【００２５】転送制御部１０はこの更新されたアドレス
信号２０３と２０４に基き、すでに説明したと同様な順
序で拡張記憶装置４内のすでに読出したデータの次のア
ドレスに記憶されているデータから順次予め定められた
方向にデータを読出し、このデータを一旦データバッフ
ァ１１に書込み、このデータバッファ１１に書込まれた
データを拡張記憶装置４のすでに書込みが行われた次の
アドレスから順次定められた方向に書込みを行う。

【００２６】転送制御部１０は以上の制御を前述した零
検出信号２０２が出力されるまで繰返す。

【００２７】プロセッサ２からのデータ転送要求信号１
００が主記憶装置３に記憶されているデータを拡張記憶
装置４に転送する要求である場合には、転送制御部１０
は第１の選択信号２０５を第１のセレクタ１４に出力し
てアドレス指定信号２０３を主記憶装置３に出力する読
出しアドレス信号３１４として選択接続させる。また同
時に転送制御部１０は第２の選択信号２０６を第２のセ
レクタ１７に制御信号として出力し、第２のセレクタ１
７によって書込アドレス信号２０４を書込み指定アドレ
ス信号３１５として選択出力して拡張記憶装置４に加え
る。

【００２８】また、転送制御部１０は読出要求信号３０
０を主記憶装置３に出力し、書込要求信号３０３を拡張
記憶装置４に出力する。主記憶装置３からは指定された
アドレスから始まるアドレスに記憶されているデータ９
００が読出される。

【００２９】転送制御部１０はデータセレクタに入力さ
れる主記憶装置からのデータ９００を選択してデータバ
ッファ１１に出力する制御信号である第３の選択信号２
０７を出力しデータセレクタ１８に制御信号として加え
る。

【００３０】データセレクタ１８は第３の選択信号２０
７によって主記憶装置３から出力されたデータ９００を
選択入力してデータバッファ１１に出力する。

【００３１】データバッファ１１は転送制御部１０から
出力される書込要求信号３０７が加えられるとデータセ
レクタ１８から出力されるデータを書込む。

【００３２】続いて転送制御部１０から読出要求信号３
０６がデータバッファ１１に出力されると、データバッ
ファ１１からは一旦書込まれていたデータが読出され書
込みアドレス指定信号３１５によって指定されている拡
張記憶装置４のアドレスから指定された方向にデータバ
ッファ１１から読出されたデータが順次書込まれる。

【００３３】この場合のブロックカウンタ１５と零検出
回路１６の動作および零検出回路１６から検零検出信号
２０２が出力されたときの転送制御部１０の動作はすで
に説明した拡張記憶装置４のあるアドレスにあるデータ
をこの拡張記憶装置４の他のアドレスに転送する場合と
同様であるので説明を省略する。

【００３４】プロセッサ２からのデータ転送要求信号１
００が拡張記憶装置４に記憶されているデータを主記憶
装置３に転送する要求である場合には、転送制御部１０
は第１の選択信号２０５を第１のセレクタ１４に出力し
てアドレス指定信号２０３を拡張記憶装置４に出力する
読出しアドレス指定信号３０４として選択接続させる。
また同時に転送制御部１０は第２の選択信号２０６を第
２のセレクタ１７に制御信号として出力し、第２のセレ
クタ１７によって書込指定アドレス信号２０４を書込み
アドレス信号３０５として選択出力して主記憶装置３に
加える。

【００３５】また、転送制御部１０は読出要求信号３０
２を拡張記憶装置４に出力し、書込要求信号３０１を主
記憶装置３に出力する。拡張記憶装置４からは指定され
たアドレスから始まるデータ９０１が読出され、このデ
ータ９０１が書込みアドレス信号３０５によって指定さ
れたアドレスから主記憶装置３内に順次予め設定されて
いる方向に書込まれる。

【００３６】上述したデータの書込が終了すると転送制
御部１０からブロック数更新信号２００が出力されブロ
ックカウンタ１５の記憶しているブロック数が１だけ減
じられる。

【００３７】この場合には、転送制御部１０からデータ
バッファ１１に対しての書込要求信号３０７と読出要求
信号３０６は出力されない。

【００３８】また、上述のように減算が行われたブロッ
クカウンタ１５からの出力２０１を入力とする零検出回
路１６より零検出信号２０２が出力されると転送制御部
１０からのすべての出力は停止されて上述のデータ転送
は停止される。

【００３９】もし、上述のデータ転送が行われてから零
検出信号２０２が出力されない場合は前述したと同様な
アドレス制御信号２０８が転送制御部１０より出力され
第１のアドレスレジスタ１２と第２のアドレスレジスタ
１３のアドレス値がすでに説明した値だけ加算されその
結果がそれぞれアドレス信号２０３およびアドレス信号
２０４となって出力され、零検出信号２０２が出力され
るまで転送元から主記憶装置３にデータの転送が繰返し
行われることになる。

【００４０】図１に示された実施例においてはブロック
カウンタ１５と零検出回路１６によってデータバッファ
１１の記憶することができるデータ量づつに分割してデ
ータバッファ１１の記憶容量以上のデータの転送を行っ
ているが、もしデータバッファ１１の記憶容量が十分で
あれば図１のブロックカウンタ１５と零検出回路１６は
不要であり、また第１のアドレスレジスタ１２と第２の
アドレスレジスタ１３は転送制御部１０からのアドレス
更新信号によってアドレス値を更新する必要がなく、第
１のアドレスレジスタ１２はプロセッサ２から最初に出
力される転送元の読出開始アドレスを保持して出力する
だけでよく、同様に第２のアドレスレジスタ１３は最初
にプロセッサ２から出力される転送先の書込み開始アド
レスを保持し出力すればよいことは明らである。

【００４１】

【発明の効果】以上説明したように、本発明のデータ転
送制御装置は、主記憶装置の記憶容量を増大させること
なく、またプロセッサが主記憶装置へのアクセスする際
にこのアクセスと独立して拡張装置の互いに異なる記憶
エリア間および主記憶装置と拡張記憶装置間のデータ転
送を行うことができ、上述の主記憶装置および拡張記憶
装置を使用したコンピュータシステムにおいて上述のデ
ータ転送を行う際にシステムのスループットを低下させ
ることがないという効果がある。

【図面の簡単な説明】

【図１】本発明のデータ転送制御装置の一実施例を示す
ブロック図である。

【図２】図１のデータ転送制御装置と他の装置との関係
を示す説明図である。

【図３】従来のデータ転送の動作を示す説明図である。

【符号の説明】

１ データ転送制御装置 ２ プロセッサ ３ 主記憶装置 ４ 拡張記憶装置 １０ 転送制御部 １１ データバッファ １２ 第１のアドレスレジスタ １３ 第２のアドレスレジスタ １４ 第１のセレクタ １５ ブロックカウンタ １６ 零検出回路 １７ 第２のセレクタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 プロセッサからのデータ転送要求信号に
   より制御され主記憶装置と拡張記憶装置間および前記拡
   張記憶装置内の互いに異なる記憶場所の間のデータの転
   送とその制御を行うデータ転送制御装置において、前記
   プロセッサから出力される前記データの転送元の読出開
   始アドレスを保持し読出アドレス信号として出力する第
   １のアドレスレジスタと、前記プロセッサから出力され
   る前記データの転送先の書込開始アドレスを保持し書込
   アドレス信号として出力する第２のアドレスレジスタ
   と、書込要求信号により制御され前記転送元より読出し
   たデータを一旦記憶しておき読出要求信号により制御さ
   れ前記記憶したデータを読出すデータバッファと、第１
   の選択信号に応じて前記読出アドレス信号を前記拡張記
   憶装置または前記主記憶装置の何れかに選択接続して出
   力する第１のセレクタと、第２の選択信号に応じて前記
   書込アドレス信号を前記主記憶装置あるいは前記拡張記
   憶装置に選択接続して出力する第２のセレクタと、前記
   プロセッサからのデータ転送要求信号に応じて前記第１
   と第２の選択信号を出力すると共に転送元にデータ読出
   要求信号を送出しデータの読出しを行い転送先が前記拡
   張記憶装置であるときには前記データバッファに前記書
   込要求信号とこれに続く前記読出信号を送出して前記デ
   ータバッファを制御し前記データバッファを介して前記
   データを出力させ前記拡張記憶装置にデータ書込要求信
   号を送出し前記拡張記憶装置を制御して前記拡張記憶装
   置に前記データバッファから出力された前記データを書
   込ませまた転送先が前記主記憶装置であるときには前記
   主記憶装置にデータ書込要求信号を送出して前記転送元
   から読出された前記データを前記主記憶装置に書込ませ
   る制御を行う転送制御部とを備えたことを特徴とするデ
   ータ転送制御装置。
2. 【請求項２】 プロセッサからのデータ転送要求信号に
   より制御され主記憶装置と拡張記憶装置間および前記拡
   張記憶装置内の互いに異なる記憶場所の間のデータの転
   送とその制御を行うデータ転送制御装置において、前記
   プロセッサから出力される前記データの転送元の読出開
   始アドレスを保持しアドレス更新信号が加えられると前
   記保持したアドレス値に予め定められた値を加算するか
   または減算して前記保持したアドレス値を更新し更新し
   たアドレスを読出アドレス信号として出力する第１のア
   ドレスレジスタと、前記プロセッサから出力される前記
   データの転送先の書込開始アドレスを保持し前記アドレ
   ス更新信号が加えられると前記保持している転送先のア
   ドレス値に対して前記予め定められた値によって前記第
   １のアドレスレジスタと同一の値だけアドレス値の更新
   を行い更新された値を書込アドレス信号として出力する
   第２のアドレスレジスタと、前記プロセッサから出力さ
   れるデータブロック数要求信号を記憶しブロック数更新
   信号が加えられると前記保持したブロック数を１だけ減
   じた値に更新し出力するブロックカウンタと、前記ブロ
   ックカウンタの出力を監視し前記ブロックカウンタの出
   力が零になると零検出信号を出力する零検出回路と、書
   込要求信号により制御され前記転送元より読出したデー
   タを一旦記憶しておき読出要求信号により制御され前記
   記憶したデータを読出すデータバッファと、第１の選択
   信号に応じて前記読出アドレス信号を前記拡張記憶装置
   または前記主記憶装置の何れかに選択出力する第１のセ
   レクタと、第２の選択信号に応じて前記書込アドレス信
   号を前記主記憶装置あるいは前記拡張記憶装置に選択接
   続して出力する第２のセレクタと、前記プロセッサから
   のデータ転送要求信号に応じて前記第１と第２の選択信
   号を出力すると共に転送元にデータ読出要求信号を送出
   しデータの読出し制御を行い転送先が前記拡張記憶装置
   であるときには前記データバッファに前記書込要求信号
   とこれに続く前記読出信号を送出して前記データバッフ
   ァを制御し前記データバッファを介して前記データを出
   力させ前記拡張記憶装置にデータ書込要求信号を送出し
   前記拡張記憶装置を制御して前記拡張記憶装置に前記デ
   ータバッファから出力された前記データを書込ませ前記
   データの書込が終了する毎に前記アドレス更新信号と前
   記ブロック数更新信号を出力し前記零検出信号を監視し
   前記零検出信号が検出されるまで前記転送元からデータ
   を読出し前記転送先ヘ前記データの書込の制御を繰返し
   また転送先が前記主記憶装置であるときには前記主記憶
   装置にデータ書込要求信号を送出して前記転送元から読
   出された前記データを前記主記憶装置に書込ませる毎に
   前記アドレス更新信号と前記ブロック数更新信号とを出
   力し前記零検出信号を監視し前記零検出信号が検出され
   るまで前記転送元からデータを読込み前記転送先に前記
   読出したデータを書込む制御を繰返し行う転送制御部と
   を備えたことを特徴とするデータ転送制御装置。